本發(fā)明涉及半導(dǎo)體領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其制造方法。

背景技術(shù)：

隨著集成電路高密度的發(fā)展趨勢，構(gòu)成電路的器件更緊密地放置在芯片中以適應(yīng)芯片的可用空間。相應(yīng)地，半導(dǎo)體襯底單位面積上有源器件的密度不斷增加，因此器件之間的有效絕緣隔離變得更加重要。

淺溝槽隔離(shallowtrenchisolation，sti)技術(shù)具有良好的隔離效果(例如：工藝隔離效果和電性隔離效果)，淺溝槽隔離技術(shù)還具有減少占用晶圓表面的面積、增加器件的集成度等優(yōu)點。因此，隨著集成電路尺寸的減小，器件之間的隔離現(xiàn)主要采用淺溝槽隔離結(jié)構(gòu)。

但是，現(xiàn)有技術(shù)的淺溝槽隔離結(jié)構(gòu)容易引起半導(dǎo)體器件的電學(xué)性能的降低。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)及其制造方法，優(yōu)化半導(dǎo)體器件的電學(xué)性能。

為解決上述問題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括：提供基底，所述基底包括襯底、以及凸出于所述襯底的鰭部，所述襯底包括第一區(qū)域和第二區(qū)域；在所述鰭部之間的襯底上形成第一初始隔離層；圖形化所述第一初始隔離層，在所述第一區(qū)域和第二區(qū)域交界處形成露出所述襯底的第一開口；在所述第一開口側(cè)壁形成側(cè)壁保護(hù)層，所述側(cè)壁保護(hù)層與所述襯底以及鰭部的材料不相同；形成所述側(cè)壁保護(hù)層后，沿所述第一開口刻蝕所述襯底，在所述襯底內(nèi)形成第二開口；形成填充滿所述第二開口和第一開口的第二初始隔離層；去除部分厚度的第二初始隔離層、側(cè)壁保護(hù)層和第一初始隔離層，露出所述鰭部；剩余所述第一初始隔離層、第二初始隔離層和側(cè)壁保護(hù)層用于構(gòu)成隔離結(jié)構(gòu)。

可選的，所述第一區(qū)域用于形成n型晶體管，所述第二區(qū)域用于形成p型晶體管；所述半導(dǎo)體結(jié)構(gòu)為sram；所述第一區(qū)域用于形成下拉晶體管或傳送門晶體管，所述第二區(qū)域用于形成上拉晶體管。

可選的，所述側(cè)壁保護(hù)層的厚度為至

可選的，所述側(cè)壁保護(hù)層的材料為氧化硅、氮化硅或氮氧化硅。

可選的，形成所述側(cè)壁保護(hù)層的步驟包括：形成保形覆蓋所述第一開口底部和側(cè)壁的側(cè)壁保護(hù)膜，所述側(cè)壁保護(hù)膜還覆蓋所述第一初始隔離層頂部和鰭部頂部；采用無掩膜刻蝕工藝，刻蝕去除所述第一開口底部、以及所述第一初始隔離層頂部和鰭部頂部的側(cè)壁保護(hù)膜，在所述第一開口側(cè)壁形成側(cè)壁保護(hù)層。

可選的，形成所述側(cè)壁保護(hù)膜的工藝為原子層沉積工藝。

可選的，所述原子層沉積工藝的工藝參數(shù)包括：向原子層沉積室內(nèi)通入的前驅(qū)體為含硅的前驅(qū)體，工藝溫度為80攝氏度至300攝氏度，壓強(qiáng)為0.1托至20托，沉積次數(shù)為5次至50次。

可選的，所述第二開口的深度為至

可選的，沿所述第一開口刻蝕所述襯底的步驟中，所述刻蝕工藝對所述襯底的刻蝕速率大于對所述側(cè)壁保護(hù)層的刻蝕速率。

可選的，所述第一初始隔離層的材料為氧化硅、氮化硅或氮氧化硅；所述第二初始隔離層的材料為氧化硅、氮化硅或氮氧化硅。

可選的，所述第一初始隔離層和第二初始隔離層的材料相同。

可選的，形成所述第一開口的步驟包括：通過曝光顯影工藝，在所述第一初始隔離層上形成圖形層，所述圖形層暴露出所述第一區(qū)域和第二區(qū)域交界處的部分第一初始隔離層；以所述圖形層為掩膜，刻蝕所述第一初始隔離層，直至露出所述襯底，并在所述第一初始隔離層內(nèi)形成第一開口。

相應(yīng)的，本發(fā)明還提供半導(dǎo)體結(jié)構(gòu)，包括：基底，所述基底包括襯底、以及凸出于所述襯底的鰭部，所述襯底包括第一區(qū)域和第二區(qū)域；位于所述鰭部之間的隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)的頂部低于所述鰭部的頂部，所述隔離 結(jié)構(gòu)包括位于所述第一區(qū)域和第二區(qū)域交界處襯底內(nèi)的第二隔離層，所述第二隔離層的頂部高于所述襯底頂部，所述隔離結(jié)構(gòu)還包括位于高于所述襯底的第二隔離層側(cè)壁上的側(cè)壁保護(hù)層，以及覆蓋所述側(cè)壁保護(hù)層側(cè)壁和襯底的第一隔離層，其中，所述側(cè)壁保護(hù)層與所述襯底以及鰭部的材料不相同。

可選的，所述第一區(qū)域用于形成n型晶體管，所述第二區(qū)域用于形成p型晶體管；所述半導(dǎo)體結(jié)構(gòu)為sram；所述第一區(qū)域用于形成下拉晶體管或傳送門晶體管，所述第二區(qū)域用于形成上拉晶體管。

可選的，所述側(cè)壁保護(hù)層的厚度為至

可選的，所述第二隔離層位于所述襯底內(nèi)的厚度為至

可選的，所述側(cè)壁保護(hù)層的材料為氧化硅、氮化硅或氮氧化硅。

可選的，所述第一隔離層的材料為氧化硅、氮化硅或氮氧化硅；所述第二隔離層的材料為氧化硅、氮化硅或氮氧化硅。

可選的，所述第一隔離層和第二隔離層的材料相同。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

本發(fā)明在形成隔離結(jié)構(gòu)的步驟中，先在第一初始隔離層內(nèi)形成露出所述襯底的第一開口，然后在所述第一開口側(cè)壁形成側(cè)壁保護(hù)層，再沿所述第一開口刻蝕所述襯底。其中，所述側(cè)壁保護(hù)層的材料與所述襯底以及鰭部的材料不相同，因此在刻蝕所述襯底的過程中，所述刻蝕工藝對所述側(cè)壁保護(hù)層的刻蝕速率較慢，所述側(cè)壁保護(hù)層可以保護(hù)所述第一開口兩側(cè)的鰭部，從而可以避免刻蝕所述襯底的工藝對所述鰭部造成損耗，進(jìn)而可以優(yōu)化半導(dǎo)體器件的電學(xué)性能。

可選方案中，所述第一初始隔離層、第二初始隔離層和側(cè)壁保護(hù)層的材料均為氧化硅、氮化硅或氮氧化硅，也就是說，所述側(cè)壁保護(hù)層的材料也為隔離結(jié)構(gòu)材料，因此具有較好的工藝兼容性。

附圖說明

圖1至圖8是現(xiàn)有技術(shù)半導(dǎo)體結(jié)構(gòu)的制造方法一實施例中各步驟對應(yīng)結(jié)構(gòu)示意圖；

圖9至圖16是本發(fā)明半導(dǎo)體結(jié)構(gòu)的制造方法一實施例中各步驟對應(yīng)結(jié)構(gòu)示意圖；

圖17是本發(fā)明半導(dǎo)體結(jié)構(gòu)一實施例的結(jié)構(gòu)示意圖。

具體實施方式

由背景技術(shù)可知，現(xiàn)有技術(shù)的淺溝槽隔離結(jié)構(gòu)容易引起半導(dǎo)體器件的電學(xué)性能的降低，結(jié)合現(xiàn)有技術(shù)半導(dǎo)體結(jié)構(gòu)的制造方法分析其原因。結(jié)合參考圖1至圖6，示出了現(xiàn)有技術(shù)半導(dǎo)體結(jié)構(gòu)的制造方法一實施例中各步驟對應(yīng)結(jié)構(gòu)示意圖。

參考圖1，提供基底(未標(biāo)示)，所述基底包括襯底100、以及凸出于所述襯底100的鰭部110，所述襯底包括第一區(qū)域ⅰ和第二區(qū)域ⅱ。

本實施例中，所述基底用于形成sram，所述第一區(qū)域ⅰ用于形成下拉(pd，pulldown)晶體管或傳送門(pg，passgate)晶體管，所述第二區(qū)域ⅱ用于形成上拉(pu，pullup)晶體管。

需要說明的是，所述鰭部110頂部形成有硬掩膜層300，所述硬掩膜層300用于作為形成所述鰭部110的刻蝕掩膜。

參考圖2，在所述鰭部110之間的襯底100上形成第一初始隔離層120，所述第一初始隔離層120頂部與所述硬掩膜層300頂部齊平。所述第一初始隔離層120的材料為氧化硅。

參考圖3，在所述第一初始隔離層120上形成圖形層310，所述圖形層310具有開口311，且所述開口311暴露出所述第一區(qū)域ⅰ和第二區(qū)域ⅱ交界處的部分第一初始隔離層120。

參考圖4，以所述圖形層310為掩膜，沿所述開口311(如圖3所示)依次刻蝕所述第一初始隔離層120和部分厚度的襯底100，形成溝槽130。

參考圖5，形成填充滿所述溝槽130(如圖4所示)的第二初始隔離層140，所述第二初始隔離層140的頂部與所述第一初始隔離層120的頂部齊平。

參考圖6，去除部分厚度的所述第一初始隔離層120和第二初始隔離層140，分別形成第一隔離層121和第二隔離層141，所述第一隔離層121和第 二隔離層141用于構(gòu)成隔離結(jié)構(gòu)150。其中，所述第一隔離層121用于對相鄰n型晶體管或相鄰p型晶體管之間起到隔離作用，所述第二隔離層141用于對相鄰n型晶體管和p型晶體管之間起到隔離作用。

本實施例中，所述第一區(qū)域ⅰ用于形成下拉晶體管或傳送門晶體管，且所述下拉晶體管或傳送門晶體管為n型晶體管，所述第二區(qū)域ⅱ用于形成上拉晶體管，且所述上拉晶體管為p型晶體管；所述第二隔離層141不僅位于所述第一隔離層121內(nèi)，還位于部分深度的襯底100內(nèi)，通過所述第二隔離層141，可以更好地對相鄰n型晶體管和p型晶體管之間起到隔離作用，即對不同類型的晶體管之間起到隔離作用。

但是，如圖7所示，在所述第一初始隔離層120上形成圖形層310的工藝過程中，光刻工藝容易發(fā)生對準(zhǔn)偏移的現(xiàn)象，例如所述開口311向所述第一區(qū)域ⅰ發(fā)生偏移；如圖8所示，在以所述圖形層310為掩膜，沿所述開口311(如圖7所示)刻蝕所述第一初始隔離層120后，所述第一區(qū)域ⅰ鰭部110的側(cè)壁容易因所述開口311發(fā)生偏移而暴露在刻蝕環(huán)境中，且隨著集成電路特征尺寸的持續(xù)減小，鰭部110與鰭部110之間的間距也越來越小，相應(yīng)的，對準(zhǔn)偏移問題造成的后果也越來越明顯；此外，由于所述襯底100和鰭部110的材料相同，后續(xù)繼續(xù)刻蝕所述襯底100的過程中，對暴露在刻蝕環(huán)境中的鰭部110進(jìn)行刻蝕，從而導(dǎo)致所述鰭部110受到損耗，進(jìn)而導(dǎo)致半導(dǎo)體器件的電學(xué)性能的降低。

為了解決所述技術(shù)問題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的制造方法，包括：提供基底，所述基底包括襯底、以及凸出于所述襯底的鰭部，所述襯底包括第一區(qū)域和第二區(qū)域；在所述鰭部之間的襯底上形成第一初始隔離層；圖形化所述第一初始隔離層，在所述第一區(qū)域和第二區(qū)域交界處形成露出所述襯底的第一開口；在所述第一開口側(cè)壁形成側(cè)壁保護(hù)層，所述側(cè)壁保護(hù)層與所述襯底以及鰭部的材料不相同；形成所述側(cè)壁保護(hù)層后，沿所述第一開口刻蝕所述襯底，在所述襯底內(nèi)形成第二開口；形成填充滿所述第二開口和第一開口的第二初始隔離層；去除部分厚度的第二初始隔離層、側(cè)壁保護(hù)層和第一初始隔離層，露出所述鰭部；剩余所述第一初始隔離層、第二初始隔離層和側(cè)壁保護(hù)層用于構(gòu)成隔離結(jié)構(gòu)。

本發(fā)明在形成隔離層的步驟中，先在第一初始隔離層內(nèi)形成露出所述襯底的第一開口，然后在所述第一開口側(cè)壁形成側(cè)壁保護(hù)層，再沿所述第一開口刻蝕所述襯底。其中，所述側(cè)壁保護(hù)層的材料與所述襯底以及鰭部的材料不相同，因此在刻蝕所述襯底的過程中，所述側(cè)壁保護(hù)層可以保護(hù)所述第一開口兩側(cè)的鰭部，從而可以避免刻蝕所述襯底的工藝對所述鰭部造成損耗，進(jìn)而可以優(yōu)化半導(dǎo)體器件的電學(xué)性能。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細(xì)的說明。

圖9至圖16是本發(fā)明半導(dǎo)體結(jié)構(gòu)的制造方法一實施例中各步驟對應(yīng)結(jié)構(gòu)示意圖。

參考圖9，提供基底(未標(biāo)示)，所述基底包括襯底400、以及凸出于所述襯底400的鰭部410，所述襯底包括第一區(qū)域ⅰ和第二區(qū)域ⅱ。

所述第一區(qū)域ⅰ用于形成n型晶體管，所述第二區(qū)域ⅱ用于形成p型晶體管。本實施例中，所述基底用于形成sram，所述第一區(qū)域ⅰ用于形成下拉(pd，pulldown)晶體管或傳送門(pg，passgate)晶體管，所述第二區(qū)域ⅱ用于形成上拉(pu，pullup)晶體管。

所述襯底400的材料為硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦，所述襯底400還能夠為絕緣體上的硅襯底或者絕緣體上的鍺襯底；所述鰭部410的材料包括硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦。本實施例中，所述襯底400為硅襯底，所述鰭部410的材料為硅。

具體地，形成所述基底的步驟包括：提供初始基底，在所述初始基底上形成圖形化的硬掩膜層600；以所述硬掩模層600為掩膜，刻蝕所述初始基底，形成若干分立的凸起；所述凸起為鰭部410，刻蝕后的初始基底作為襯底400，所述襯底400包括第一區(qū)域ⅰ和第二區(qū)域ⅱ。

本實施例中，所述鰭部410的側(cè)壁與所述襯底400表面相垂直，即所述鰭部410的頂部尺寸等于底部尺寸。在其他實施例中，所述鰭部的頂部尺寸還可以小于底部尺寸。

本實施例中，所述硬掩膜層600的材料為氮化硅，后續(xù)在進(jìn)行平坦化工 藝時，所述硬掩膜層600表面能夠作為平坦化工藝的停止位置，且所述硬掩膜層600還能夠起到保護(hù)所述鰭部410頂部的作用。

需要說明的是，為了減小所述硬掩膜層600與鰭部410之間的應(yīng)力，避免直接在初始基底上形成所述硬掩膜層600時產(chǎn)生位錯的問題，在初始基底上形成所述硬掩膜層600之前，還包括：在所述初始基底上形成緩沖層500，所述緩沖層500的材料可以為氧化硅。

還需要說明的是，形成所述基底之后，所述制造方法還包括：在所述鰭部410表面形成襯墊氧化層(圖未示)，用于修復(fù)所述鰭部410。

在氧化處理過程中，由于所述鰭部410凸出的棱角部分的比表面更大，更容易被氧化，后續(xù)去除所述襯墊氧化層之后，不僅所述鰭部410表面的缺陷層被去除，且凸出棱角部分也被去除，使所述鰭部410的表面光滑，晶格質(zhì)量得到改善，避免所述鰭部410頂角尖端放電問題，有利于改善鰭式場效應(yīng)管的性能。

本實施例中，所述襯墊氧化層還位于所述襯底400表面，所述襯墊氧化層的材料為氧化硅。

參考圖10，在所述鰭部410之間的襯底400上形成第一初始隔離層420。

所述第一初始隔離層420為后續(xù)形成隔離結(jié)構(gòu)提供工藝基礎(chǔ)，用于對相鄰器件之間起到隔離作用。

所述第一初始隔離層420的材料可以為氧化硅、氮化硅或氮氧化硅。本實施例中，所述第一初始隔離層420的材料為氧化硅。

具體地，形成所述第一初始隔離層420的步驟包括：在所述鰭部410之間的襯底400上形成第一隔離膜，所述第一隔離膜的頂部高于所述硬掩膜層600的頂部；研磨去除高于所述硬掩膜層600頂部的第一隔離膜，形成第一初始隔離層420。

為了提高形成所述第一隔離膜的工藝的填孔(gap-filling)能力，采用流動性化學(xué)氣相沉積(fcvd，flowablecvd)或高縱寬比化學(xué)氣相沉積工藝(harpcvd)，形成所述第一隔離膜。在一個具體實施例中，所述第一隔離膜 的形成工藝包括：采用流動性化學(xué)氣相沉積工藝形成前驅(qū)第一隔離膜；對所述前驅(qū)第一隔離膜進(jìn)行退火固化處理，將前驅(qū)第一隔離膜轉(zhuǎn)化為第一隔離膜。

本實施例中，采用化學(xué)機(jī)械研磨工藝，研磨去除高于所述硬掩膜層600頂部的第一隔離膜，直至剩余第一隔離膜頂部與所述硬掩膜層600頂部齊平。

結(jié)合參考圖11和圖12，圖形化所述第一初始隔離層420，在所述第一區(qū)域ⅰ和第二區(qū)域ⅱ交界處形成露出所述襯底400的第一開口430(如圖12所示)。

所述第一開口430為后續(xù)在所述襯底400內(nèi)形成第二開口提供工藝基礎(chǔ)，且為后續(xù)形成第二初始隔離層提供空間位置。

具體地，形成所述第一開口430的步驟包括：通過曝光顯影工藝，在所述第一初始隔離層420上形成圖形層610(如圖11所示)，所述圖形層610暴露出所述第一區(qū)域ⅰ和第二區(qū)域ⅱ交界處的部分第一初始隔離層420；以所述圖形層610為掩膜，刻蝕所述第一初始隔離層420，直至露出所述襯底400，并在所述第一初始隔離層420內(nèi)形成第一開口430。

本實施例中，刻蝕所述第一初始隔離層420的工藝為等離子體干法刻蝕工藝。

具體地，所述等離子體干法刻蝕工藝的工藝參數(shù)包括：刻蝕氣體為c4f8、cf4或chf3，刻蝕氣體的氣體流量為5sccm至400sccm，腔室壓強(qiáng)為2毫托至200毫托，工藝時間為60s至5000s。

本實施例中，形成所述第一開口430后，去除所述圖形層610。所述圖形層610的材料為光刻膠，可以采用濕法去膠或灰化工藝去除所述圖形層610。

參考圖13，在所述第一開口430側(cè)壁形成側(cè)壁保護(hù)層700，所述側(cè)壁保護(hù)層700與所述襯底400以及鰭部410的材料不相同。

所述側(cè)壁保護(hù)層700用于保護(hù)所述第一開口430兩側(cè)的鰭部410，避免后續(xù)刻蝕所述襯底400的工藝對所述鰭部410造成損耗。

所述側(cè)壁保護(hù)層700的材料可以為氧化硅、氮化硅或氮氧化硅。本實施例中，所述側(cè)壁保護(hù)層700的材料可以為氮化硅。

需要說明的是，所述側(cè)壁保護(hù)層700的厚度不宜過厚，也不宜過薄。如果所述側(cè)壁保護(hù)層700的厚度過薄，后續(xù)在刻蝕所述襯底400時，難以對所述鰭部410起到保護(hù)作用，或者保護(hù)效果不明顯；如果所述側(cè)壁保護(hù)層700的厚度過厚，影響后續(xù)在所述襯底400內(nèi)形成的第二開口的尺寸，從而影響在所述第一開口430和第二開口內(nèi)形成的第二初始隔離層的質(zhì)量，進(jìn)而影響最終形成的隔離結(jié)構(gòu)的隔離效果。為此，本實施例中，所述側(cè)壁保護(hù)層700的厚度為至

具體地，形成所述側(cè)壁保護(hù)層700的步驟包括：形成保形覆蓋所述第一開口430底部和側(cè)壁的側(cè)壁保護(hù)膜，所述側(cè)壁保護(hù)膜還覆蓋所述第一初始隔離層420頂部和鰭部410頂部；采用無掩膜刻蝕工藝，刻蝕去除所述第一開口430底部、以及所述第一初始隔離層420頂部和鰭部410頂部的側(cè)壁保護(hù)膜，在所述第一開口430側(cè)壁形成側(cè)壁保護(hù)層700。

本實施例中，形成所述側(cè)壁保護(hù)膜的工藝為原子層沉積工藝。所述原子層沉積工藝的工藝參數(shù)包括：向原子層沉積室內(nèi)通入的前驅(qū)體為含硅的前驅(qū)體，工藝溫度為80攝氏度至300攝氏度，壓強(qiáng)為0.1托至20托，沉積次數(shù)為5次至50次。

其中，當(dāng)工藝溫度低于80攝氏度時，容易導(dǎo)致每次沉積工藝的沉積速度過慢，從而導(dǎo)致所述側(cè)壁保護(hù)膜的厚度較薄，或者需要增加工藝時間以達(dá)到目標(biāo)厚度值，從而降低所述側(cè)壁保護(hù)膜的形成效率；當(dāng)所述工藝溫度高于300攝氏度時，容易導(dǎo)致所述前驅(qū)體的熱分解，從而引入類似化學(xué)氣相沉積的現(xiàn)象，進(jìn)而影響所述側(cè)壁保護(hù)膜的純度和臺階覆蓋性，最終降低所述側(cè)壁保護(hù)膜的形成質(zhì)量。

基于所述設(shè)定的工藝溫度，將腔室壓強(qiáng)、氣體流量和沉積次數(shù)設(shè)定在合理范圍值內(nèi)，避免類似化學(xué)氣相沉積的現(xiàn)象發(fā)生，從而保證所述側(cè)壁保護(hù)膜的高純度和良好臺階覆蓋性，進(jìn)而提高所述側(cè)壁保護(hù)膜的形成質(zhì)量。

參考圖14，形成所述側(cè)壁保護(hù)層700后，沿所述第一開口430(如圖13所示)刻蝕所述襯底400，在所述襯底400內(nèi)形成第二開口431。

所述第二開口431為后續(xù)形成第二初始隔離層提供空間位置。

需要說明的是，所述第二開口431的深度影響后續(xù)形成的第二初始隔離層的厚度，從而影響最終形成的隔離結(jié)構(gòu)的隔離效果，為此，所述第二開口431的深度不宜過深，也不宜過淺。本實施例中，所述第二開口431的深度為至

本實施例中，形成所述第二開口431的刻蝕工藝為等離子體干法刻蝕工藝。具體地，所述等離子體干法刻蝕工藝的工藝參數(shù)包括：刻蝕氣體為ch3f。

需要說明的是，為了形成滿足目標(biāo)深度值和良好形貌的第二開口431，所述等離子體干法刻蝕工藝的工藝參數(shù)需設(shè)定在合理范圍內(nèi)。具體地，刻蝕氣體的氣體流量為20sccm至500sccm，腔室壓強(qiáng)為2毫托至10毫托，工藝時間為10s至500s

還需要說明的是，由于所述第一開口430側(cè)壁形成有所述側(cè)壁保護(hù)層700，且所述側(cè)壁保護(hù)層700的材料與所述襯底400以及鰭部410的材料不相同，所述刻蝕工藝對所述襯底400的刻蝕速率大于對所述側(cè)壁保護(hù)層700的刻蝕速率，從而在形成所述第二開口431的過程中，所述側(cè)壁保護(hù)層700可以對所述第一開口430兩側(cè)的鰭部410起到保護(hù)作用，避免所述刻蝕工藝對所述鰭部410造成損耗。

參考圖15，形成填充滿所述第二開口431(如圖14所示)和第一開口430(如圖13所示)的第二初始隔離層440。

所述第二初始隔離層440為后續(xù)形成隔離結(jié)構(gòu)提供工藝基礎(chǔ)，用于更好地對不同類型晶體管之間起到隔離作用，即用于對相鄰n型晶體管和p型晶體管之間起到隔離作用。

所述第二初始隔離層440的材料可以為氧化硅、氮化硅或氮氧化硅。本實施例中，所述第二初始隔離層440和第一初始隔離層420的材料相同，所述第二初始隔離層440的材料為氧化硅。

具體地，形成所述第二初始隔離層440的步驟包括：形成填充滿所述第二開口431和第一開口430的第二隔離膜，所述第二隔離膜的頂部高于所述第一初始隔離層420的頂部；研磨去除高于所述第一初始隔離層420的第二隔離膜，形成第二初始隔離層440。

為了提高形成所述第二隔離膜的工藝的填孔(gap-filling)能力，采用流動性化學(xué)氣相沉積(fcvd，flowablecvd)或高縱寬比化學(xué)氣相沉積工藝(harpcvd)，形成所述第二隔離膜。在一個具體實施例中，所述第二隔離膜的形成工藝包括：采用流動性化學(xué)氣相沉積工藝形成前驅(qū)第二隔離膜；對所述前驅(qū)第二隔離膜進(jìn)行退火固化處理，將前驅(qū)第二隔離膜轉(zhuǎn)化為第二隔離膜。

本實施例中，采用化學(xué)機(jī)械研磨工藝，研磨去除高于所述第一初始隔離層420的第二隔離膜，直至剩余第二隔離膜頂部與所述第一初始隔離層420頂部齊平。

需要說明的是，所述鰭部410頂部形成有硬掩膜層600，所述硬掩膜層600表面用于作為平坦化工藝的停止位置；相應(yīng)的，形成所述第二初始隔離層440的步驟中，以所述硬掩膜層600表面作為研磨停止位置，去除高于所述硬掩膜層600的第二隔離膜，形成第二初始隔離層440。

參考圖16，去除部分厚度的第二初始隔離層440(如圖15所示)、側(cè)壁保護(hù)層700和第一初始隔離層420(如圖15所示)，剩余所述第一初始隔離層420、第二初始隔離層440和側(cè)壁保護(hù)層700用于構(gòu)成隔離結(jié)構(gòu)450。

本實施例中，剩余所述第一初始隔離層420為第一隔離層421，剩余所述第二初始隔離層440為第二隔離層441。

所述第一隔離層421用于對相鄰n型晶體管或相鄰p型晶體管之間起到隔離作用，所述第二隔離層441用于對不同類型的晶體管之間起到隔離作用，即對相鄰n型晶體管和p型晶體管之間起到隔離作用。

所述第一隔離層421的材料可以為氧化硅、氮化硅或氮氧化硅，所述第二隔離層441的材料可以為氧化硅、氮化硅或氮氧化硅。本實施例中，所述第一隔離層421的材料為氧化硅，所述第二隔離層441的材料為氧化硅。

去除部分厚度的第二初始隔離層440、側(cè)壁保護(hù)層700和第一初始隔離層420的工藝可以為干法刻蝕工藝、濕法刻蝕工藝，或干法刻蝕工藝和濕法刻蝕工藝相結(jié)合的工藝。本實施例中，采用濕法刻蝕工藝，所述濕法刻蝕工藝所述采用的溶液為氫氟酸和磷酸溶液。

需要說明的是，所述第一隔離層421的厚度與所述鰭部410的高度之比 大于等于1/4且小于等于1/2。本實施例中，所述第一隔離層421的厚度與所述鰭部410的高度之比為1/2。

還需要說明的是，去除部分厚度的第二初始隔離層440、側(cè)壁保護(hù)層700和第一初始隔離層420的同時，去除所述鰭部410頂部的緩沖層500(如圖15所示)和硬掩膜層600(如圖15所示)，還去除所述鰭部410部分表面的襯墊氧化層(圖未示)。

本發(fā)明在形成隔離結(jié)構(gòu)450的步驟中，先在所述第一初始隔離層420(如圖13所示)內(nèi)形成露出所述襯底400的第一開口430(如圖13所示)，然后在所述第一開口430側(cè)壁形成側(cè)壁保護(hù)層700(如圖13所示)，再沿所述第一開口430刻蝕所述襯底400。其中，所述側(cè)壁保護(hù)層700的材料與所述襯底400以及鰭部410的材料不相同，因此在刻蝕所述襯底400的過程中，所述刻蝕工藝對所述側(cè)壁保護(hù)層700的刻蝕速率較慢，所述側(cè)壁保護(hù)層700可以保護(hù)所述第一開口430兩側(cè)的鰭部410，從而可以避免刻蝕所述襯底400的工藝對所述鰭部410造成損害，進(jìn)而優(yōu)化半導(dǎo)體器件的電學(xué)性能。

此外，所述側(cè)壁保護(hù)層700的材料為隔離結(jié)構(gòu)材料，因此，具有較好的工藝兼容性。

參考圖17，相應(yīng)的，本發(fā)明還提供一種半導(dǎo)體結(jié)構(gòu)，包括：

基底(未標(biāo)示)，所述基底包括襯底800、以及凸出于所述襯底800的鰭部810，所述襯底800包括第一區(qū)域ⅰ和第二區(qū)域ⅱ；

位于所述鰭部810之間的隔離結(jié)構(gòu)820，所述隔離結(jié)構(gòu)820的頂部低于所述鰭部810的頂部，所述隔離結(jié)構(gòu)820包括位于所述第一區(qū)域ⅰ和第二區(qū)域ⅱ交界處襯底800內(nèi)的第二隔離層822，所述第二隔離層822的頂部高于所述襯底800頂部，所述隔離結(jié)構(gòu)820還包括位于高于所述襯底800的第二隔離層822側(cè)壁上的側(cè)壁保護(hù)層823，以及覆蓋所述側(cè)壁保護(hù)層823側(cè)壁和襯底800的第一隔離層821，其中，所述側(cè)壁保護(hù)層823的材料與所述襯底800以及鰭部810的材料不相同。

所述第一區(qū)域ⅰ用于形成n型晶體管，所述第二區(qū)域ⅱ用于形成p型晶體管。本實施例中，所述基底用于形成sram，所述第一區(qū)域ⅰ用于形成下 拉(pd，pulldown)晶體管或傳送門(pg，passgate)晶體管，所述第二區(qū)域ⅱ用于形成上拉(pu，pullup)晶體管。

所述襯底800的材料為硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦，所述襯底800還能夠為絕緣體上的硅襯底或者絕緣體上的鍺襯底；所述鰭部810的材料包括硅、鍺、鍺化硅、碳化硅、砷化鎵或鎵化銦。本實施例中，所述襯底800為硅襯底，所述鰭部810的材料為硅。

本實施例中，所述鰭部810的側(cè)壁與所述襯底800表面相垂直，即所述鰭部810的頂部尺寸等于底部尺寸。在其他實施例中，所述鰭部的頂部尺寸還可以小于底部尺寸。

所述第一隔離層821的材料可以為氧化硅、氮化硅或氮氧化硅，所述第二隔離層822的材料也可以為氧化硅、氮化硅或氮氧化硅。本實施例中，所述第一隔離層821和第二隔離層822的材料相同，所述第一隔離層821的材料為氧化硅，所述第二隔離層822的材料為氧化硅。

本實施例中，所述第一隔離層821用于對相鄰n型晶體管或相鄰p型晶體管之間起到隔離作用，所述第二隔離層822用于對不同類型晶體管之間起到隔離作用，即相鄰n型晶體管和p型晶體管之間起到隔離作用。

需要說明的是，所述第一隔離層821的厚度與所述鰭部810的高度之比大于等于1/4且小于等于1/2。本實施例中，所述第一隔離層821的厚度與所述鰭部810的高度之比為1/2。

還需要說明的是，所述第二隔離層822位于所述襯底800內(nèi)的厚度對所述第二隔離層822的隔離效果具有影響，為此，所述第二隔離層822位于所述襯底800內(nèi)的厚度不宜過大，也不宜過小。本實施例中，所述第二隔離層822位于所述襯底800內(nèi)的厚度為至

所述側(cè)壁保護(hù)層823的材料可以為氧化硅、氮化硅或氮氧化硅。本實施例中，所述側(cè)壁保護(hù)層823的材料為氮化硅。

需要說明的是，所述側(cè)壁保護(hù)層823的厚度不宜過厚，也不宜過薄。如果所述側(cè)壁保護(hù)層823的厚度過薄，在形成所述第二隔離層822的工藝過程中，難以保護(hù)所述第二隔離層822兩側(cè)的鰭部810，容易導(dǎo)致所述鰭部810受 到刻蝕損耗；如果所述側(cè)壁保護(hù)層823的厚度過厚，容易導(dǎo)致所述第二隔離層822的寬度尺寸減小，從而影響所述第二隔離層822的隔離效果。為此，本實施例中，所述側(cè)壁保護(hù)層823的厚度為至

由于高于所述襯底800的第二隔離層822側(cè)壁上形成有側(cè)壁保護(hù)層823，其中，所述側(cè)壁保護(hù)層823的材料與所述襯底800以及鰭部810的材料不相同；所述側(cè)壁保護(hù)層823用于在形成所述第二隔離層822的工藝過程中，對所述第二隔離層822兩側(cè)的鰭部810進(jìn)行保護(hù)，從而可以避免所述鰭部810受到刻蝕損耗，進(jìn)而可以優(yōu)化半導(dǎo)體器件的電學(xué)性能。

此外，所述側(cè)壁保護(hù)層823的材料為隔離結(jié)構(gòu)材料，因此，具有較好的工藝兼容性。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。