發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，涉及一種碳化硅VDMOS器件。

背景技術(shù)：

SiC(碳化硅)作為第三代寬禁帶半導(dǎo)體材料，具有高的臨界擊穿電場(chǎng)，適合制造高壓大功率半導(dǎo)體器件。在制作平面柵碳化硅VDMOS器件時(shí)，為了降低器件的JFET區(qū)電阻，常整體提高JFET區(qū)的摻雜劑量，通過(guò)減小JFET區(qū)的耗盡區(qū)寬度以增加JFET區(qū)的導(dǎo)電通路同時(shí)減小JFET區(qū)的單位面積電阻。

然而由于SiC自身的高臨界擊穿電場(chǎng)以及相對(duì)于二氧化硅更高的介電常數(shù)，致使SiC MOSFET在阻斷狀態(tài)下其柵氧化層承受高電場(chǎng)，且電場(chǎng)分布為從柵氧化層中心向源端急速遞減。對(duì)于平面柵SiC MOSFET而言，JFET區(qū)摻雜劑量越高，柵氧化層在相同耐壓下的最高電場(chǎng)也越高，通常認(rèn)為柵氧化層上的最高電場(chǎng)大于3MV/cm時(shí)即不能保證MOSFET的長(zhǎng)期可靠性工作，這一限制大大降低了JFET區(qū)摻雜劑量的上限。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的，就是針對(duì)上述問(wèn)題，提出一種具有低導(dǎo)通電阻的平面柵SiC VDMOS器件。

本發(fā)明的技術(shù)方案是：一種碳化硅VDMOS器件，包括柵極結(jié)構(gòu)、源極結(jié)構(gòu)、漏極結(jié)構(gòu)、漂移區(qū)7和JFET區(qū)8。其中漂移區(qū)7位于漏極結(jié)構(gòu)之上，源極結(jié)構(gòu)位于漂移區(qū)7之上，源極結(jié)構(gòu)之間形成JFET區(qū)8；

所述源極結(jié)構(gòu)包括P型阱區(qū)3以及位于P型阱區(qū)上部的N型源區(qū)4和P型體接觸區(qū)5，所述N型源區(qū)4和P型體接觸區(qū)5共同引出端為源極；N型源區(qū)4遠(yuǎn)離P型體接觸區(qū)5一側(cè)與P型阱區(qū)3邊緣之間形成溝道區(qū)；

所述柵極結(jié)構(gòu)覆蓋于溝道區(qū)和JFET區(qū)8之上，所述柵極結(jié)構(gòu)包括柵絕緣層1和位于柵絕緣層上的多晶硅或金屬柵區(qū)2，所述柵區(qū)2引出端為柵極；

所述漏極結(jié)構(gòu)位于漂移區(qū)之下，包括N型漏區(qū)6，所述N型漏區(qū)6引出端為漏極；

其特征在是：

所述JFET區(qū)8的摻雜劑量從JFET區(qū)8和P型阱區(qū)3的接觸面到JFET區(qū)8的中部逐漸降低。

進(jìn)一步的，所述JFET區(qū)8從JFET區(qū)8和P型阱區(qū)3的接觸面到JFET區(qū)8的中部依次形成1區(qū)、2區(qū)·······n區(qū)，其摻雜濃度按1區(qū)、2區(qū)·······n區(qū)的順序遞減，n≥2。

更進(jìn)一步的，所述1區(qū)、2區(qū)·······n區(qū)的結(jié)深是變化的，其結(jié)深按1區(qū)、2區(qū)·······n區(qū)順序遞減。

本發(fā)明的有益效果為，相對(duì)于傳統(tǒng)結(jié)構(gòu)，本發(fā)明具有導(dǎo)通電阻低的優(yōu)點(diǎn)，相對(duì)于JFET區(qū)整體摻雜的器件，在器件具有同等正向?qū)娮璧那闆r下本結(jié)構(gòu)可降低阻斷狀態(tài)下柵氧化層電場(chǎng)峰值，提高器件可靠性。

附圖說(shuō)明

圖1為實(shí)施例1的結(jié)構(gòu)示意圖；

圖2為實(shí)施例2的結(jié)構(gòu)示意圖；

圖3為實(shí)施例3的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖和實(shí)施例，詳細(xì)描述本發(fā)明的技術(shù)方案：

實(shí)施例1

如圖1所示，本實(shí)例為JFET區(qū)變化橫向摻雜SiC功率MOSFET，包括柵極結(jié)構(gòu)、源極結(jié)構(gòu)、漏極結(jié)構(gòu)、漂移區(qū)7和JFET區(qū)8。其中漂移區(qū)7位于漏極結(jié)構(gòu)之上，源極結(jié)構(gòu)位于漂移區(qū)7之上，源極結(jié)構(gòu)之間形成JFET區(qū)8；

所述源極結(jié)構(gòu)包括P型阱區(qū)3以及位于P型阱區(qū)上部的N型源區(qū)4和P型體接觸區(qū)5，所述N型源區(qū)4和P型體接觸區(qū)5共同引出端為源極；N型源區(qū)4遠(yuǎn)離P型體接觸區(qū)5一側(cè)與P型阱區(qū)3邊緣之間形成溝道區(qū)；

所述柵極結(jié)構(gòu)覆蓋于溝道與JFET區(qū)8之上，所述柵極結(jié)構(gòu)包括柵絕緣層1和位于柵絕緣層上的多晶硅或金屬柵區(qū)2，所述柵區(qū)2引出端為柵極；

所述漏極結(jié)構(gòu)位于漂移區(qū)之下，包括N型漏區(qū)6，所述N型漏區(qū)6引出端為漏極；

其特征是：

所述JFET區(qū)8的摻雜劑量在靠近JFET區(qū)8/P型阱區(qū)3界面處高，遠(yuǎn)離此界面處低。

本例的工作原理為：

新器件處于阻斷狀態(tài)時(shí)，JFET區(qū)靠近P型阱區(qū)處的高摻雜部分會(huì)抬其上柵氧化層中原本較低的電場(chǎng)，JFET區(qū)遠(yuǎn)離P型阱區(qū)處的低摻雜部分不會(huì)使其上柵氧化層中的電場(chǎng)過(guò)高，整個(gè)柵氧化層中的電場(chǎng)沿橫向分布更加均勻；正向?qū)〞r(shí)，p阱邊的重?fù)诫s區(qū)會(huì)使JFET區(qū)內(nèi)的耗盡區(qū)寬度縮短，這不僅展寬了電子的導(dǎo)通路徑，同時(shí)未耗盡的高摻雜區(qū)還可作為電子導(dǎo)通的低阻通道，有效地降低了器件的導(dǎo)通電阻。

實(shí)施例2

如圖2所示，本例與實(shí)施例1的結(jié)構(gòu)基本相同，不同的地方是所述JFET區(qū)8從靠近JFET區(qū)8/P型阱區(qū)3界面到遠(yuǎn)離該界面形成1區(qū)、2區(qū)·······n區(qū)，其摻雜濃度按1區(qū)、2區(qū)·······n區(qū)順序遞減，n≥2。

與實(shí)施例1相比，本例中在工藝上更易實(shí)現(xiàn)。

實(shí)施例3

如圖3所示，本例與實(shí)施例2的結(jié)構(gòu)基本相同，不同的地方是所述1區(qū)、2區(qū)·······n區(qū)的結(jié)深是變化的，其結(jié)深按1區(qū)、2區(qū)·······n區(qū)順序遞減。

與實(shí)施例2相比，本例可簡(jiǎn)化JFET區(qū)離子注入工序。