本實(shí)用新型涉及一種芯片封裝結(jié)構(gòu)，特別是涉及一種可應(yīng)用于電壓轉(zhuǎn)換電路的芯片封裝結(jié)構(gòu)。

背景技術(shù)：

隨著可攜式與穿戴式電子產(chǎn)品的發(fā)展，開(kāi)發(fā)具有高效能、體積小、高速度、高質(zhì)量及多功能性的產(chǎn)品成為趨勢(shì)。為了使消費(fèi)型電子產(chǎn)品的外形尺寸朝向微型化發(fā)展，晶圓級(jí)芯片尺寸封裝(Wafer Level Chip Scale Package,WLCSP)制程成為在進(jìn)行芯片封裝時(shí)經(jīng)常采用的技術(shù)手段。芯片尺寸(CSP)封裝體，使用鉛錫凸塊(solder bump)直接將電路引出，不使用傳統(tǒng)打線，除了減少線路電阻也可以有效降低寄生電感，提高產(chǎn)品操作頻率。此外，芯片面積與封裝尺寸接近，功率密度也可以達(dá)到優(yōu)化。

然而，現(xiàn)有的芯片尺寸封裝體的機(jī)械強(qiáng)度通常較弱，容易損壞。另外，垂直式功率晶體管的漏極、源極與柵極是位于不同側(cè)，因此，在將垂直式功率晶體管的封裝體裝設(shè)于電路板上時(shí)，仍需要通過(guò)打線的方式，使垂直式功率晶體管的漏極電性連接于電路板上對(duì)應(yīng)的焊墊，但此方式會(huì)增加電阻及寄生電感，不利于應(yīng)用在高頻電路。因此，現(xiàn)有的芯片封裝結(jié)構(gòu)仍有需要改進(jìn)的空間。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型所要解決的技術(shù)問(wèn)題在于，針對(duì)現(xiàn)有技術(shù)的不足提供一種芯片封裝結(jié)構(gòu)，其通過(guò)導(dǎo)電架來(lái)封裝芯片，以對(duì)芯片提供支撐強(qiáng)度以及保護(hù)，從而減少塑封膠的使用。

為了解決上述的技術(shù)問(wèn)題，本實(shí)用新型所采用的其中一技術(shù)方案是，提供一種芯片封裝結(jié)構(gòu)，其可設(shè)置于一電路板上。芯片封裝結(jié)構(gòu)包括支撐架、第一芯片以及第二芯片。支撐架包括承載部、第一側(cè)連接件以及第二側(cè)連接件。承載部包括一第一導(dǎo)電部以及一與第一導(dǎo)電部彼此絕緣的第二導(dǎo)電部。第一側(cè)連接件電性連接于第一導(dǎo)電部，其中，第一側(cè)連接件與第一導(dǎo)電部定義出一第一容置區(qū)。第二側(cè)連接件電性連接于第二導(dǎo)電部，其中，第二側(cè)連接件與第二導(dǎo)電部定義出一第二容置區(qū)。第一芯片設(shè)置于第一容置區(qū)內(nèi)，其中第一芯片的背面具有一電性連接第一導(dǎo)電部的背面電極，且背面電極通過(guò)第一導(dǎo)電部以電性連接于第一側(cè)連接件。第二芯片設(shè)置于第二容置區(qū)內(nèi)，其中第二芯片的背面具有一電性連接第二導(dǎo)電部的第一電極，且第一電極通過(guò)第二導(dǎo)電部以電性連接于第二側(cè)連接件，其中，第一芯片的背面電極依序通過(guò)第一導(dǎo)電部以及第一側(cè)連接件以電性連接于電路板，且第二芯片的第一電極依序通過(guò)第二導(dǎo)電部以及第二側(cè)連接件以電性連接于電路板。

優(yōu)選地，第二芯片為二極管，且第一電極為第二芯片的陰極或者陽(yáng)極。更進(jìn)一步地，第一芯片的主動(dòng)面還包括一第一正面電極以及一第二正面電極，第一電極依序通過(guò)第二導(dǎo)電部、第二側(cè)連接件及電路板以電性連接于第一正面電極與第二正面電極兩者其中之一。

更進(jìn)一步地，第一芯片為功率晶體管，背面電極為漏極，第一正面電極為柵極，且第二正面電極為源極。

優(yōu)選地，芯片封裝結(jié)構(gòu)還包括一位于第二容置區(qū)的第三芯片，其中，第三芯片的背面具有一電性連接于第二導(dǎo)電部的背電極，背電極與第一電極都通過(guò)第二導(dǎo)電部電性連接至第二側(cè)連接件。更進(jìn)一步地，第二芯片與第三芯片都是二極管，且第一電極與背電極都是陰極。

優(yōu)選地，承載部還包括一連接在第一導(dǎo)電部與第二導(dǎo)電部之間的絕緣部。

本實(shí)用新型所采用的其中一技術(shù)方案是，提供一種芯片封裝結(jié)構(gòu)，其可設(shè)置于一電路板上。芯片封裝結(jié)構(gòu)包括支撐架、第一芯片以及第二芯片。支撐架包括一承載部及一電性連接于承載部的側(cè)連接件。第一芯片設(shè)置于承載部上，且第一芯片的背面具有一電性連接于承載部的背面電極。第二芯片設(shè)置于承載部上，且第二芯片的背面具有一電性連接于承載部的第一電極，且第一電極通過(guò)承載部電性連接于背面電極。所述第一電極與所述背面電極都是依序通過(guò)所述承載部及所述側(cè)連接件電性連接于所述電路板。

優(yōu)選地，第一芯片為功率晶體管，第二芯片為二極管，背面電極為漏極，且第一電極為陽(yáng)極。更進(jìn)一步地，所述側(cè)連接件和所述第一芯片位于所述第二芯片的相同側(cè)。

優(yōu)選地，所述側(cè)連接件位于所述第一芯片與所述第二芯片之間。

本實(shí)用新型所采用的其中一技術(shù)方案是，提供一種芯片封裝結(jié)構(gòu)，其可設(shè)置于一電路板上。芯片封裝結(jié)構(gòu)包括支撐架及至少一第一芯片。支撐架具有一承載部及一凸出于承載部的側(cè)連接件，第一芯片設(shè)置于承載部上，且第一芯片的背面具有電性連接于承載部的背面電極。另外，第一芯片的背面電極會(huì)依序通過(guò)承載部及側(cè)連接件與電路板電性連接。

優(yōu)選地，芯片封裝結(jié)構(gòu)還包括位于第一芯片與側(cè)連接件之間的一空隙，其中，當(dāng)芯片封裝結(jié)構(gòu)設(shè)置于電路板上時(shí)，第一芯片的主動(dòng)面朝向電路板設(shè)置，且側(cè)連接件連接于電路板與所述承載部之間。

本實(shí)用新型的有益效果在于，在芯片封裝結(jié)構(gòu)中，支撐架不僅可提供芯片支撐力，且位于芯片背面的電極可通過(guò)支撐架而電性連接至電路板。據(jù)此，可減少塑封料的使用，而盡可能避免環(huán)境污染。

為使能更進(jìn)一步了解本實(shí)用新型的特征及技術(shù)內(nèi)容，請(qǐng)參閱以下有關(guān)本實(shí)用新型的詳細(xì)說(shuō)明與附圖，然而所提供的附圖僅提供參考與說(shuō)明用，并非用來(lái)對(duì)本實(shí)用新型加以限制者。

附圖說(shuō)明

圖1為本實(shí)用新型其中一實(shí)施例的芯片封裝結(jié)構(gòu)組裝于電路板上的局部剖面示意圖。

圖2A為本實(shí)用新型另一實(shí)施例的芯片封裝結(jié)構(gòu)的底視示意圖。

圖2B為圖2A中沿IIB-IIB剖面線的剖面示意圖。

圖2C為本實(shí)用新型另一實(shí)施例的芯片封裝結(jié)構(gòu)的俯視示意圖。

圖3A為圖2B的芯片封裝結(jié)構(gòu)應(yīng)用于其中一電路中的示意圖。

圖3B為圖2B的芯片封裝結(jié)構(gòu)對(duì)應(yīng)于圖3A的電路組裝于電路板上的局部剖面示意圖。

圖4為圖2B的芯片封裝結(jié)構(gòu)應(yīng)用于另一電路中的示意圖。

圖5為圖2B的芯片封裝結(jié)構(gòu)應(yīng)用于另一電路中的示意圖。

圖6A為圖2B的芯片封裝結(jié)構(gòu)應(yīng)用于另一電路中的示意圖。

圖6B為圖2B的芯片封裝結(jié)構(gòu)對(duì)應(yīng)圖6A的電路組裝于電路板上的局部剖面示意圖。

圖7為圖2B的芯片封裝結(jié)構(gòu)應(yīng)用于另一電路中的示意圖。

圖8為本實(shí)用新型另一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。

圖9A為圖8的芯片封裝結(jié)構(gòu)應(yīng)用于電路中的示意圖。

圖9B為圖8的芯片封裝結(jié)構(gòu)對(duì)應(yīng)圖9A的電路組裝于電路板上的局部剖面示意圖。

圖10為本實(shí)用新型另一實(shí)施例的芯片封裝結(jié)構(gòu)的俯視示意圖。

圖11A為圖2B與圖10的芯片封裝結(jié)構(gòu)應(yīng)用于電路中的示意圖。

圖11B為圖2B與圖10的芯片封裝結(jié)構(gòu)組裝于電路板上的局部剖面示意圖。

圖12A為本實(shí)用新型另一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。

圖12B為本實(shí)用新型另一實(shí)施例的芯片封裝結(jié)構(gòu)的剖面示意圖。

圖13A為圖12A的芯片封裝結(jié)構(gòu)應(yīng)用于電路中的示意圖。

圖13B為圖12A的芯片封裝結(jié)構(gòu)對(duì)應(yīng)于圖13A的電路組裝于電路板上的局部剖面示意圖。

具體實(shí)施方式

請(qǐng)參照?qǐng)D1。圖1為本實(shí)用新型其中一實(shí)施例的芯片封裝結(jié)構(gòu)組裝于電路板上的局部剖面示意圖。芯片封裝結(jié)構(gòu)P1包括支撐架F1及固定于支撐架F1上的第一芯片T1。

支撐架F1包括承載部F10及凸出于承載部F10的側(cè)連接件F11，其中承載部F10具有一承載面FS1以及和承載面FS1相反的一外表面FS2。側(cè)連接件F11凸出于承載面FS1，并和承載部F10共同定義出一容置區(qū)R0。

第一芯片T1設(shè)置于容置區(qū)R0內(nèi)，且第一芯片T1可以是任何半導(dǎo)體組件，例如是功率晶體管、控制芯片、集成電路組件或是二極管等等。功率晶體管例如是垂直式功率晶體管、絕緣閘雙極型晶體管(Insulated Gate Bipolar Transistor,IGBT)或是底部源極橫向雙擴(kuò)散金氧半場(chǎng)效晶體管(bottom-source lateral diffusion MOSFET)。本實(shí)施例中，以第一芯片T1為垂直式功率晶體管為例來(lái)詳細(xì)說(shuō)明。

如圖1所示，第一芯片T1包括一位于第一芯片T1的背面1b的背面電極10、位于第一芯片T1的主動(dòng)面1a的第一正面電極11及第二正面電極12。當(dāng)?shù)谝恍酒琓1為垂直式功率晶體管時(shí)，背面電極10、第一正面電極11與第二正面電極12分別是漏極電極、柵極電極以及源極電極。

另外，第一芯片T1還包括位于第一正面電極11上的第一接墊110以及位于第二正面電極12上的第二接墊120。在本實(shí)施例中，當(dāng)芯片封裝結(jié)構(gòu)P1設(shè)置于電路板Z0上時(shí)，第一正面電極11與第二正面電極12可分別通過(guò)第一接墊110與第二接墊120焊接于電路板Z0。因此，構(gòu)成第一接墊110與第二接墊120的材料可以是有助于焊接的合金材料。在一實(shí)施例中，每一個(gè)第一接墊110與第二接墊120具有疊層結(jié)構(gòu)。詳細(xì)而言，每一個(gè)第一接墊110與第二接墊120具有底部凸點(diǎn)金屬層(under bump metallization,UBM)以及通過(guò)植球制程、銅柱凸塊法、金凸塊法或者電鍍法所形成的焊墊。

在其他實(shí)施例中，若電路板Z0上和第一正面電極11與第二正面電極12對(duì)應(yīng)的電氣接點(diǎn)Z00、Z01、Z02已經(jīng)預(yù)先形成足夠的焊料及適當(dāng)?shù)闹竸?，且第一接墊110與第二接墊120與對(duì)應(yīng)的電氣接點(diǎn)Z01、Z02之間的對(duì)位不須太精準(zhǔn)的情況下，第一接墊110與第二接墊120也可以只具有底部凸點(diǎn)金屬層。

第一芯片T1是以背面1b朝向承載部F10而固定在支撐架F1上。因此，第一芯片T1的背面電極10會(huì)面對(duì)承載面FS1而設(shè)置。本實(shí)施例中，第一芯片T1是通過(guò)接合膠100固定于承載面FS1。

接合膠100可以是導(dǎo)電膠或絕緣膠，視第一芯片T1的種類而定。在本實(shí)施例中，第一芯片T1為垂直式功率晶體管，接合膠100為導(dǎo)電膠，例如：銀膠、奈米銀、燒結(jié)銀、錫膏、焊錫或銅膏等導(dǎo)電膠材。

在將接合膠100形成于第一芯片T1與承載面FS1之間后，通過(guò)一烘烤或回焊制程，使接合膠100固化，從而使第一芯片T1固定于承載部F10上。但在其他實(shí)施例中，當(dāng)?shù)谝恍酒琓1為控制芯片時(shí)，接合膠為絕緣膠。將接合膠100形成于第一芯片T1與承載面FS1之間的技術(shù)手段可以是點(diǎn)膠或是網(wǎng)版涂布等已知的技術(shù)手段。

需說(shuō)明的是，在本實(shí)施例中，構(gòu)成承載部F10與側(cè)連接件F11的材料都是導(dǎo)電材料。第一芯片T1的背面電極10通過(guò)可導(dǎo)電的接合膠100而電性連接于承載部F10，并通過(guò)承載部F10電性連接于側(cè)連接件F11。當(dāng)芯片封裝結(jié)構(gòu)P1組裝到電路板Z0上時(shí)，背面電極10會(huì)依序通過(guò)承載部F10以及側(cè)連接件F11電性連接于電路板Z0。

在本實(shí)用新型實(shí)施例中，芯片封裝結(jié)構(gòu)P1還包括位于側(cè)連接件F11端面上的導(dǎo)電層L1。導(dǎo)電層L1的材料可以是鎳、錫、銀或其合金等較容易與電路板Z1上的電氣接點(diǎn)Z00、Z01、Z02接合的金屬。當(dāng)芯片封裝結(jié)構(gòu)P1組裝于電路板Z0時(shí)，位于側(cè)連接件F11上的導(dǎo)電層L1可以作為第一芯片T1的背極焊墊，也就是作為漏極焊墊。

據(jù)此，通過(guò)接合膠100、承載部F10、側(cè)連接件F11以及導(dǎo)電層L1，可使芯片封裝結(jié)構(gòu)P1的第一接墊110、第二接墊120與漏極焊墊(導(dǎo)電層L1)都位于芯片封裝結(jié)構(gòu)P1的相同側(cè)，而便于組裝于電路板Z0上。如圖1所示，當(dāng)芯片封裝結(jié)構(gòu)P1組裝于電路板Z0上時(shí)，是以第一芯片T1的主動(dòng)面1a朝向電路板Z0而設(shè)置，從而使第一接墊110、第二接墊120以及背極焊墊(導(dǎo)電層L1)可分別焊接于電路板Z0上相對(duì)應(yīng)的電氣接點(diǎn)Z01、Z02、Z00。

另外，要說(shuō)明的是，在本實(shí)用新型實(shí)施例中，是利用支撐架F1對(duì)第一芯片T1提供支撐強(qiáng)度，減少塑封材料的使用。也就是說(shuō)，第一芯片T1并沒(méi)有被塑封材料完全包覆。因此，本實(shí)用新型實(shí)施例的芯片封裝結(jié)構(gòu)P1會(huì)具有位于第一芯片T1以及側(cè)連接件F11之間的空隙V1。

在本實(shí)施例中，芯片封裝結(jié)構(gòu)P1還包括一圍繞第一芯片T1側(cè)表面的絕緣層M1，以保護(hù)第一芯片T1，并使第一芯片T1可在較嚴(yán)苛(如:高壓)的環(huán)境下操作。在一實(shí)施例中，可以先通過(guò)點(diǎn)膠機(jī)在第一芯片T1的周邊形成包覆第一芯片T1側(cè)表面的絕緣膠之后，再將絕緣膠固化而形成圍繞第一芯片T1的絕緣層M1。在其他實(shí)施例中，絕緣層M1也可以省略。

須說(shuō)明的是，芯片封裝結(jié)構(gòu)并不限于只封裝一個(gè)芯片，也可以將兩個(gè)以上的芯片封裝在同一個(gè)芯片封裝結(jié)構(gòu)中。

請(qǐng)參照?qǐng)D2A及圖2B。圖2A為本實(shí)用新型另一實(shí)施例的芯片封裝結(jié)構(gòu)的俯視示意圖，圖2B為圖2A中沿IIB-IIB剖面線的剖面示意圖。

本實(shí)用新型的芯片封裝結(jié)構(gòu)P2包括支撐架F2、設(shè)置于支撐架F2上的第一芯片T1以及第二芯片T2。

須先說(shuō)明的是，被共同封裝在同一個(gè)芯片封裝結(jié)構(gòu)P2內(nèi)的第一芯片T1與第二芯片T2可以是相同的半導(dǎo)體組件或者不同的半導(dǎo)體組件，依據(jù)芯片封裝結(jié)構(gòu)P2所應(yīng)用的電路而決定。在本實(shí)施例中，第一芯片T1與第二芯片T2為不同的半導(dǎo)體組件，例如分別是垂直式功率晶體管及二極管。在其他實(shí)施例中，第一芯片T1與第二芯片T2都是垂直式功率晶體管。

請(qǐng)參照?qǐng)D2A與2B，本實(shí)施例的支撐架F2包括承載部F10’、第一側(cè)連接件F111以及第二側(cè)連接件F112。承載部F10’包括第一導(dǎo)電部F101以及和第一導(dǎo)電部F101彼此絕緣的第二導(dǎo)電部F102。

在本實(shí)施例中，承載部F10’還包括連接在第一導(dǎo)電部F101與第二導(dǎo)電部F102之間的絕緣部F12，以使第一導(dǎo)電部F101與第二導(dǎo)電部F102彼此絕緣。由圖2A可以看出，絕緣部F12會(huì)由承載部F10’的其中一邊緣沿著一第一方向D1延伸至承載部F10’的另一邊緣，使第一導(dǎo)電部F101與第二導(dǎo)電部F102彼此分離。

請(qǐng)參照?qǐng)D2B，第一側(cè)連接件F111電性連接至第一導(dǎo)電部F101，且第一側(cè)連接件F111與第一導(dǎo)電部F101定義出第一容置區(qū)R1。相似地，第二側(cè)連接件F112電性連接至第二導(dǎo)電部F102，且第二側(cè)連接件F112與第二導(dǎo)電部F102定義出第二容置區(qū)R2。相似于前一實(shí)施例，第一側(cè)連接件F111與第二側(cè)連接件F112都是凸出于承載部F10’。

請(qǐng)?jiān)賲⒄請(qǐng)D2A，在本實(shí)施例中，第一側(cè)連接件F111與第二側(cè)連接件F112的長(zhǎng)軸方向是大致和一第一方向D1相同，且第一側(cè)連接件F111與第二側(cè)連接件F112會(huì)在第二方向D2上并排設(shè)置。另外，由底視圖觀之，絕緣部F12是位于第一側(cè)連接件F111與第二側(cè)連接件F112之間。也就是說(shuō)，第一側(cè)連接件F111也會(huì)和第二側(cè)連接件F112電性絕緣。

如圖2B所示，芯片封裝結(jié)構(gòu)P2包括位于第一側(cè)連接件F111的端面的第一導(dǎo)電層L11，以及位于第二側(cè)連接件F112的端面的第二導(dǎo)電層L12。第一導(dǎo)電層L11與第二導(dǎo)電層L12的功能將于后文中進(jìn)一步說(shuō)明。

圖2B的實(shí)施例中，第一芯片T1的結(jié)構(gòu)和前一實(shí)施例的第一芯片T1大致相似。也就是說(shuō)，第一芯片T1具有位于第一芯片T1的背面1b的背面電極10以及位于第一芯片T1的主動(dòng)面1a的第一正面電極11與第二正面電極12。另外，第一芯片T1還包括位于第一正面電極11上的第一接墊110與位于第二正面電極12上的第二接墊120。

第一芯片T1位于第一容置區(qū)R1內(nèi)，且第一芯片T1的背面電極10電性連接第一導(dǎo)電部F101。進(jìn)一步而言，背面電極10可通過(guò)第一導(dǎo)電部F101電性連接到第一側(cè)連接件F111。據(jù)此，位于第一側(cè)連接件F111端面的第一導(dǎo)電層L11可以做為第一芯片T1的背面電極焊墊。

第二芯片T2位于第二容置區(qū)R2內(nèi)，且第二芯片T2的背面2b具有一第一電極20，而第二芯片T2的主動(dòng)面2a具有一第二電極21。另外，第二芯片T2還包括位于第二電極21上的第二電極焊墊210。

和第一芯片T1相似，第二芯片T2的第一電極20朝向承載部F10’設(shè)置，并電性連接于第二導(dǎo)電部F102。換言之，第一電極20會(huì)通過(guò)第二導(dǎo)電部F102電性連接于第二側(cè)連接件F112，但和第一導(dǎo)電部F101絕緣。據(jù)此，位于第二側(cè)連接件F112端面的第二導(dǎo)電層L12可以做為第二芯片T2的第一電極焊墊。

另外，第一芯片T1的背面電極10與第二芯片T2的第一電極20分別電性連接到第一導(dǎo)電部F101與第二導(dǎo)電部F102的方式可參照?qǐng)D1的實(shí)施例，在此不再贅述。

在一實(shí)施例中，第二芯片T2為二極管。當(dāng)?shù)谝浑姌O20為第二芯片T2的陰極(cathode)時(shí)，第二電極21為第二芯片T2的陽(yáng)極(anode)。相反地，當(dāng)?shù)谝浑姌O20為第二芯片T2的陽(yáng)極時(shí)，第二電極21為第二芯片T2的陰極。因此，第二芯片T2的設(shè)置方式會(huì)根據(jù)所應(yīng)用的電路不同而決定，在后文中會(huì)舉例詳細(xì)說(shuō)明。

請(qǐng)參照?qǐng)D2C，顯示本實(shí)用新型另一實(shí)施例的芯片封裝結(jié)構(gòu)的俯視示意圖。圖2C的芯片封裝結(jié)構(gòu)P2’和圖2A的芯片封裝結(jié)構(gòu)P2相同的組件具有相同的標(biāo)號(hào)，且相似的部分不再贅述。

本實(shí)施例中，芯片封裝結(jié)構(gòu)P2’的第一芯片T1與第二芯片T2是沿著第一方向D1排列。另外，絕緣部F12是沿著水平方向由承載部F10’的其中一邊緣延伸至另一邊緣，以使第一導(dǎo)電部F101與第二導(dǎo)電部F102上下分隔。在本實(shí)施例中，第一側(cè)連接件F111(即圖2C中標(biāo)示第一導(dǎo)電層L11的位置)與第二側(cè)連接件F112(即圖2C中標(biāo)示第二導(dǎo)電層L12的位置)是沿著第一方向D1排列成一直線。

但在其他實(shí)施例中，第一側(cè)連接件F111與第二側(cè)連接件F112的位置也可彼此錯(cuò)開(kāi)。也就是說(shuō)，只要第一側(cè)連接件F111與第二側(cè)連接件F112可分別電性連接至電路板Z1上對(duì)應(yīng)的電氣接點(diǎn)，本實(shí)用新型并沒(méi)有限制第一側(cè)連接件F111與第二側(cè)連接件F112的相對(duì)位置。

另外，圖2B與圖2C的芯片封裝結(jié)構(gòu)P2、P2’可以被應(yīng)用于各種電壓轉(zhuǎn)換電路中，以下將舉具體實(shí)例進(jìn)行說(shuō)明。

請(qǐng)參照?qǐng)D3A及圖3B。圖3A顯示圖2B的芯片封裝結(jié)構(gòu)P2應(yīng)用于降壓型轉(zhuǎn)換電路(buck converter)的示意圖。圖3B為圖2B的芯片封裝結(jié)構(gòu)對(duì)應(yīng)于圖3A的電路組裝于電路板上的局部剖面示意圖。

如圖3B所示，電路板Z1的組裝面上設(shè)有對(duì)應(yīng)于圖3A的電路的多個(gè)電氣接點(diǎn)Z10～Z13。

在本實(shí)施例中，第一芯片T1為垂直式功率晶體管，背面電極10為漏極，而第一正面電極11與第二正面電極12分別為柵極及源極。另外，第二芯片T2是二極管，且第二芯片T2的第一電極20與第二電極21分別是陰極與陽(yáng)極。

根據(jù)圖3A的電路圖，芯片封裝結(jié)構(gòu)P2的第一導(dǎo)電層L11電性接觸電氣接點(diǎn)Z10，第一接墊110會(huì)電性接觸電氣接點(diǎn)Z11、第二接墊120以及第二導(dǎo)電層L12會(huì)共同電性接觸電氣接點(diǎn)Z12，且第二電極焊墊210會(huì)電性接觸電氣接點(diǎn)Z13，如圖3B所示。

須說(shuō)明的是，第二芯片T2的第一電極20為陰極，且第一電極20可依序通過(guò)第二導(dǎo)電部F102、第二側(cè)連接件F112以及電路板Z1電性連接至第一芯片T1的第二正面電極12。

也就是說(shuō)，本實(shí)用新型實(shí)施例的芯片封裝結(jié)構(gòu)，支撐架F1可以輔助第一芯片T1與第二芯片T2之間建立電性連接。因此，本實(shí)用新型實(shí)施例的芯片封裝結(jié)構(gòu)實(shí)際上為電路組件的半成品，而可直接應(yīng)用于電路中。

請(qǐng)繼續(xù)參照?qǐng)D4及圖5，其分別顯示圖2B的芯片封裝結(jié)構(gòu)也可以應(yīng)用于升降壓轉(zhuǎn)換電路(buck-boost converter)以及邱克式轉(zhuǎn)換電路(CUK converter)中。在圖4及圖5的實(shí)施例中，電路板的線路配置和圖3A的實(shí)施例不同，但芯片封裝結(jié)構(gòu)P2組裝于電路板Z1上的方式和圖3B的實(shí)施例相同。也就是說(shuō)，第二芯片T2的第一電極20為陰極，且第一電極20可依序通過(guò)第二導(dǎo)電部F102、第二側(cè)連接件F112以及電路板Z1上的電氣接點(diǎn)Z12電性連接至第一芯片T1的第二正面電極12。

請(qǐng)參照?qǐng)D6A及圖6B。圖6A顯示圖2B的芯片封裝結(jié)構(gòu)P2應(yīng)用于反激式變換(flyback converter)電路中的示意圖。圖6B為圖2B的芯片封裝結(jié)構(gòu)對(duì)應(yīng)于圖6A的電路組裝于電路板上的局部剖面示意圖。

如圖6B所示，電路板Z1’的組裝面上設(shè)有對(duì)應(yīng)于圖6A之電路的多個(gè)電氣接點(diǎn)Z10～Z14。另外，在本實(shí)施例中，第二芯片T2為二極管，且第一電極20與第二電極21分別是陰極與陽(yáng)極。

根據(jù)圖6A的電路圖，芯片封裝結(jié)構(gòu)P2的第一導(dǎo)電層L11電性接觸電氣接點(diǎn)Z10，第一接墊110會(huì)電性接觸電氣接點(diǎn)Z11、第二接墊120會(huì)電性接觸電氣接點(diǎn)Z12，第二導(dǎo)電層L12電性接觸電氣接點(diǎn)Z13、而第二電極焊墊210會(huì)電性接觸電氣接點(diǎn)Z14，如圖6B所示。

和圖3B的實(shí)施例不同的是，本實(shí)施例中的芯片封裝結(jié)構(gòu)P2的第二導(dǎo)電層L12與第二接墊120是分別電性接觸不同的電氣接點(diǎn)Z12、Z13。據(jù)此，本實(shí)用新型實(shí)施例的芯片封裝結(jié)構(gòu)P2可配合具有不同線路配置的電路板Z1、Z1’，而應(yīng)用于不同的電路設(shè)計(jì)中。

請(qǐng)參照?qǐng)D7，顯示圖2B的芯片封裝結(jié)構(gòu)應(yīng)用于另一種應(yīng)用變換器(transformer)的降壓-升壓轉(zhuǎn)換(buck-boost converter)電路中的示意圖。在圖7的實(shí)施例中，電路板上的線路配置和圖6A的實(shí)施例不同，但芯片封裝結(jié)構(gòu)P2組裝于電路板上的方式和圖6B的實(shí)施例相似。具體而言，本實(shí)施例中，第二芯片T2仍為二極管，但陽(yáng)極與陰極是分別對(duì)應(yīng)至電路板Z1’的電氣接點(diǎn)Z13以及另一電氣接點(diǎn)Z14。

也就是說(shuō)，若第一電極20為陽(yáng)極，則第一電極20可依序通過(guò)第二導(dǎo)電部F102、第二側(cè)連接件F112以及第二導(dǎo)電層L12電性連接到電路板Z1’上的電氣接點(diǎn)Z14。第二電極21是電性連接到電氣接點(diǎn)Z13。

反之，若第一電極20為陰極，則第一電極20是依序通過(guò)第二導(dǎo)電部F102、第二側(cè)連接件F112以及第二導(dǎo)電層L12電性連接到電路板Z1’上的電氣接點(diǎn)Z13。因此，本實(shí)用新型實(shí)施例并未限定第二芯片T2一定以陰極朝向第二導(dǎo)電部F102設(shè)置。

請(qǐng)參照?qǐng)D8。本實(shí)施例的芯片封裝結(jié)構(gòu)P3和圖2B的芯片封裝結(jié)構(gòu)P2相同的組件具有相同的標(biāo)號(hào)，且相同的部分不再贅述。相較于圖2B的芯片封裝結(jié)構(gòu)P2，本實(shí)施例的芯片封裝結(jié)構(gòu)P3中還包括一第三芯片T3。

如圖8所示，芯片封裝結(jié)構(gòu)P3的第一芯片T1是設(shè)置在第一容置區(qū)R1內(nèi)，而第二芯片T2與第三芯片T3共同設(shè)置于第二容置區(qū)R2。第二芯片T2與第三芯片T3可沿著水平方向或垂直方向排列。另外，第二芯片T2與第三芯片T3可以是相同或者不同的半導(dǎo)體組件，視芯片封裝結(jié)構(gòu)P3所應(yīng)用的電路而決定。

在一實(shí)施例中，第二芯片T2與第三芯片T3是通過(guò)第二導(dǎo)電部F102電性連接。詳細(xì)而言，第三芯片T3的背面3b具有一朝向第二導(dǎo)電部F102且電性連接于第二導(dǎo)電部F102的背電極30。據(jù)此，第三芯片T3的背電極30會(huì)通過(guò)第二導(dǎo)電部F102電性連接到第二芯片T2的第一電極20。

另外，第三芯片T3的主動(dòng)面3a具有一第三電極31。和第二芯片T2相似，第三芯片T3還包括一電性接觸第三電極31的第三電極焊墊310。

請(qǐng)參照?qǐng)D9A與圖9B。圖9A顯示圖8的芯片封裝結(jié)構(gòu)P3應(yīng)用于正向變換(forward converter)電路中的示意圖。圖9B顯示圖8的芯片封裝結(jié)構(gòu)根據(jù)圖9A的電路組裝于電路板上的局部剖面示意圖。

在這個(gè)實(shí)施例中，第二芯片T2與第三芯片T3都是二極管，且第二芯片T2的第一電極20與第三芯片T3的背電極30都是陰極。如前所述，背電極30可通過(guò)第二導(dǎo)電部F102和第一電極20電性連接。進(jìn)一步而言，背電極30也會(huì)依序通過(guò)第二導(dǎo)電部F102、第二側(cè)連接件F112以及第二導(dǎo)電層L12電性連接至電路板Z2。

請(qǐng)先參照?qǐng)D9B，電路板Z2的上設(shè)有多個(gè)電氣接點(diǎn)Z20～Z25，且這些電氣接點(diǎn)Z20～Z25的位置分別對(duì)應(yīng)于芯片封裝結(jié)構(gòu)P3的第一導(dǎo)電層L11、第一接墊110、第二接墊120、第二導(dǎo)電層L12、第二電極焊墊210以及第三電極焊墊310的位置。

值得說(shuō)明的是，第二芯片T2的第一電極20與第三芯片T3的背電極30都是依序通過(guò)第二導(dǎo)電部F102、第二側(cè)連接件F112以及第二導(dǎo)電層L12電性連接到電路板Z2上對(duì)應(yīng)的電氣接點(diǎn)Z23。相較于使用兩個(gè)單獨(dú)封裝的二極管組件，本實(shí)用新型實(shí)施例所提供的芯片封裝結(jié)構(gòu)P3在應(yīng)用于圖9A的電路時(shí)，不需要在電路板Z2上另外設(shè)置用以使兩個(gè)二極管的陰極(也就是第一電極20與背電極30)電性連接的配線，從而可簡(jiǎn)化電路板Z2的線路配置。

請(qǐng)參照?qǐng)D10。圖10為本實(shí)用新型另一實(shí)施例的芯片封裝結(jié)構(gòu)的俯視示意圖。圖10的芯片封裝結(jié)構(gòu)P4和圖1的芯片封裝結(jié)構(gòu)P1相同的組件具有相同的標(biāo)號(hào)，且相同的部分不再贅述。

在圖10的芯片封裝結(jié)構(gòu)P4中，兩個(gè)第三芯片T3、T3’是設(shè)置在相同的容置區(qū)R0內(nèi)，并且兩個(gè)第三芯片T3、T3’的背電極30、30’是通過(guò)導(dǎo)電的接合膠300共同電性連接到承載部F10。也就是說(shuō)，兩個(gè)第三芯片T3、T3’以通過(guò)承載部F10彼此電性連接。在本實(shí)施例中，兩個(gè)第三芯片T3、T3’都是二極管，且可以使其中一個(gè)第三芯片T3’的陽(yáng)極通過(guò)承載部F10電性連接至另一個(gè)第三芯片T3的陰極。在其他實(shí)施例中，也可以使兩個(gè)第三芯片T3、T3’的陽(yáng)極通過(guò)承載部F10彼此電性連接，或者是使兩個(gè)第三芯片T3、T3’的陰極彼此電性連接，根據(jù)實(shí)際電路設(shè)計(jì)而決定。

當(dāng)芯片封裝結(jié)構(gòu)P4設(shè)置于電路板Z3上時(shí)，兩個(gè)第三芯片T3、T3’的背電極30、30’可以依序通過(guò)承載部F10以及側(cè)連接件F11電性連接至電路板Z3。

另外，根據(jù)實(shí)際電路設(shè)計(jì)，可以選擇將上述的芯片封裝結(jié)構(gòu)P2、P3、P4或其組合，以組裝于電路板上。

請(qǐng)參照?qǐng)D11A與圖11B。在圖11A的順向式轉(zhuǎn)換電路中，應(yīng)用圖2B的芯片封裝結(jié)構(gòu)P2與圖10的芯片封裝結(jié)構(gòu)P4。圖11B為圖2B與圖10的芯片封裝結(jié)構(gòu)P2、P4組裝于電路板上的局部剖面示意圖。

請(qǐng)先參照?qǐng)D11B，電路板Z1對(duì)應(yīng)圖11A的電路而設(shè)有多個(gè)電氣接點(diǎn)Z30～Z36。

芯片封裝結(jié)構(gòu)P2中的第一芯片T1的背面電極10會(huì)依序通過(guò)第一導(dǎo)電部F101、第一側(cè)連接件F111以及第一導(dǎo)電層L11電性接觸電氣接點(diǎn)Z30。第一芯片T1的第一正面電極11會(huì)通過(guò)第一接墊110電性接觸電氣接點(diǎn)Z31，第二正面電極12會(huì)通過(guò)第二接墊120電性接觸電氣接點(diǎn)Z32。

另外，第二芯片T2為二極管，第二芯片T2的第一電極20是陽(yáng)極。如圖11B所示，第一電極20會(huì)通過(guò)第二導(dǎo)電層L12電性接觸電氣接點(diǎn)Z32，以電性連接到第一芯片T1的第二正面電極12。第二芯片T2的第二電極21為陰極，且通過(guò)第二電極焊墊210電性連接于電氣接點(diǎn)Z33。

另一芯片封裝結(jié)構(gòu)P4的兩個(gè)第三芯片T3、T3’都是二極管，且兩個(gè)第三芯片T3、T3’的背電極30、30’都是陰極。如圖11B所示，背電極30、30’會(huì)通過(guò)承載部F10電性連接，并通過(guò)側(cè)連接件F11的導(dǎo)電層L1電性連接至電氣接點(diǎn)Z34。其中一個(gè)第三芯片T3的第三電極31會(huì)電性連接于電氣接點(diǎn)Z35，另一個(gè)第三芯片T3’的第三電極31’會(huì)電性連接于電氣接點(diǎn)Z36。

請(qǐng)參照?qǐng)D12A，顯示本實(shí)用新型實(shí)施例另一芯片封裝結(jié)構(gòu)的剖面示意圖。本實(shí)施例的芯片封裝結(jié)構(gòu)P5中，在同一個(gè)容置區(qū)R0內(nèi)設(shè)有第一芯片T1與第二芯片T2。值得注意的是，在本實(shí)施例中，第一芯片T1的背面電極10與第二芯片T2的第一電極20之間并沒(méi)有電性絕緣，而是通過(guò)承載部F10電性連接。

在圖12A的芯片封裝結(jié)構(gòu)P5的側(cè)連接件F11與第一芯片T1是位于第二芯片T2的相同側(cè)。進(jìn)一步而言，側(cè)連接件F11與第二芯片T2是分別位于第一芯片T1的兩相反側(cè)。

然而，側(cè)連接件F11的位置并沒(méi)有限制。如圖12B所示，在另一實(shí)施例的芯片封裝結(jié)構(gòu)P5’中，側(cè)連接件F11的位置也可以是位于第一芯片T1與第二芯片T2之間。上述的芯片封裝結(jié)構(gòu)P5、P5’同樣可以被應(yīng)用于電路中。以圖12A的芯片封裝結(jié)構(gòu)P5為例說(shuō)明如下。

請(qǐng)繼續(xù)參照?qǐng)D13A及圖13B。圖13A顯示圖12A的芯片封裝結(jié)構(gòu)P5應(yīng)用于升壓轉(zhuǎn)換(boost converter)電路中的示意圖，圖13B顯示圖12A的芯片封裝結(jié)構(gòu)P5根據(jù)圖13A的電路組裝于電路板上的局部剖面示意圖。

如圖13A與圖13B所示，電路板Z4根據(jù)圖13A的電路而設(shè)有多個(gè)電氣接點(diǎn)Z40～Z43。

在本實(shí)施例中，第一芯片T1是垂直式功率晶體管，第二芯片T2是二極管，且第二芯片T2的第一電極20為陽(yáng)極(anode)。也就是說(shuō)，可根據(jù)圖13A的電路設(shè)計(jì)，使第二芯片T2的陽(yáng)極(第一電極20)通過(guò)承載部F10電性連接到第一芯片T1的漏極(背面電極10)。

當(dāng)芯片封裝結(jié)構(gòu)P5設(shè)置在電路板Z4上時(shí)，背面電極10與第一電極20會(huì)依序通過(guò)承載部F10、側(cè)連接件F11及導(dǎo)電層L1電性連接至電路板Z4。

請(qǐng)參照?qǐng)D13B。具體而言，背面電極10與第一電極20會(huì)通過(guò)導(dǎo)電層L1電性連接于電氣接點(diǎn)Z40。第一芯片T1的第一正面電極11會(huì)通過(guò)第一接墊110電性連接于電氣接點(diǎn)Z41，而第二正面電極12會(huì)通過(guò)第二接墊120電性連接于電氣接點(diǎn)Z42。另外，第二芯片T2的第二電極21通過(guò)第二電極焊墊210電性連接于電氣接點(diǎn)Z43。

綜上所述，本實(shí)用新型的有益效果在于，在本實(shí)用新型實(shí)施例所提供的芯片封裝結(jié)構(gòu)中，支撐架不僅可提供芯片支撐力，且位于芯片背面的電極可通過(guò)支撐架而電性連接至電路板。據(jù)此，可減少塑封料的使用，而盡可能避免環(huán)境污染。

另外，芯片封裝結(jié)構(gòu)中可封裝一個(gè)或一個(gè)以上的芯片，以配合不同的電路設(shè)計(jì)。另外，本實(shí)用新型實(shí)施例所提供的芯片封裝結(jié)構(gòu)，直接在電極上形成可直接連接于電路板的焊墊，可減少寄生電阻與寄生電感。當(dāng)本實(shí)施例的芯片封裝結(jié)構(gòu)應(yīng)用于電路組件中時(shí)，可提升組件運(yùn)作的效率。

當(dāng)芯片封裝結(jié)構(gòu)中的芯片為垂直式功率晶體管時(shí)，芯片的漏極是電性連接于支撐架，而位于芯片主動(dòng)面的源極與柵極可電性連接于電路板。據(jù)此，當(dāng)芯片運(yùn)作時(shí)，通過(guò)導(dǎo)電架與電路板可同步對(duì)芯片散熱，而提供雙向的散熱效果。

以上所述僅為本實(shí)用新型的較佳可行實(shí)施例，非因此局限本實(shí)用新型的權(quán)利要求的保護(hù)范圍，故舉凡運(yùn)用本實(shí)用新型說(shuō)明書(shū)及附圖內(nèi)容所做的等效技術(shù)變化，均包含于本實(shí)用新型的權(quán)利要求的保護(hù)范圍內(nèi)。