本披露涉及半導(dǎo)體封裝體，并且更具體地，本披露涉及一種具有邊緣保護(hù)的晶片級(jí)芯片尺寸封裝體。

背景技術(shù)：

晶片級(jí)芯片尺寸封裝體(WLCSP)是通常用于移動(dòng)電話、個(gè)人數(shù)字助理(PDA)、筆記本計(jì)算機(jī)、打印機(jī)和類似裝置中的小型集成電路(IC)封裝體。WLCSP通常具有不大于IC裸片面積的1.2倍的面積。其是可以通過(guò)常規(guī)表面安裝技術(shù)被固定于印刷電路板(PCB)上的單裸片、直形表面可安裝封裝體。IC裸片的焊盤通過(guò)單獨(dú)的焊球連接至PCB的焊盤，這些焊球通常無(wú)需底部包封并且通常無(wú)需IC裸片與焊球之間的鍵合接線。這降低IC裸片與PCB之間的電感并且提高了信號(hào)質(zhì)量。球距通常不大于1毫米(mm)。焊盤被直接蝕刻或印刷到硅晶片上，導(dǎo)致半導(dǎo)體封裝體接近于IC裸片的尺寸。為此原因，其被命名為晶片級(jí)芯片尺寸封裝體。

一些WLCSP是直接凸塊設(shè)計(jì)，其中，焊球被直接放置在裸片上的鍵合焊盤上方。然而，許多WLCSP使用重分布層(RDL)作為在重鈍化之后所施加的銅互連層或其他金屬互連層以將原始鍵合焊盤引導(dǎo)至不在原始鍵合焊盤正上方的新焊球位置。在RDL技術(shù)中，用聚合物電介質(zhì)層來(lái)重鈍化裸硅晶片，但是原始鍵合焊盤被暴露出來(lái)。在重鈍化之后施加銅重分布層以將原始鍵合焊盤引導(dǎo)至新焊球位置。第二聚合物鈍化層或電介質(zhì)層隔離銅RDL層。在放置好焊球之后，裸片被單片化(即，被切割)。

晶片級(jí)芯片尺寸封裝體通常包括在半導(dǎo)體襯底上的后段制程(BEOL)層，該后段制程層是在IC制造的后面或“后段”部分過(guò) 程中所施加的。包括晶體管、電容器和電阻器在內(nèi)的單獨(dú)器件在晶片上互連。BEOL層包括觸點(diǎn)、絕緣層(電介質(zhì))、金屬層和鍵合位點(diǎn)。可以添加3個(gè)到10個(gè)層之多以形成BEOL層。這之后是施加鈍化層、第一電介質(zhì)層、RDL層和第二電介質(zhì)層。重鈍化層和電介質(zhì)層賦予在BEOL層的邊緣處的拉伸性應(yīng)力，在那個(gè)邊緣附近造成脫層風(fēng)險(xiǎn)。這導(dǎo)致了器件故障。可能令人期望的是通過(guò)降低在BEOL層的邊緣處的拉伸性應(yīng)力而增加可靠性。

技術(shù)實(shí)現(xiàn)要素：

本公開(kāi)用于處理可靠性的問(wèn)題。提供本概述以引入在以下詳細(xì)描述中進(jìn)一步描述的一系列概念。通常，一種晶片級(jí)芯片尺寸封裝體(WLCSP)包括半導(dǎo)體襯底以及在該半導(dǎo)體襯底上并且具有從該半導(dǎo)體襯底的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣的后段制程(BEOL)層。第一電介質(zhì)層在該BEOL層之上并且包繞該BEOL層的該外圍邊緣。重分布層在該第一電介質(zhì)層之上并且第二電介質(zhì)層在該重分布層之上。

BEOL層的外圍邊緣可能處于壓縮性應(yīng)力下。第一電介質(zhì)層可以具有從半導(dǎo)體襯底的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣。第二電介質(zhì)層可以具有從第一電介質(zhì)層的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣。

BEOL層可以包括最上部鈍化層，該最上部鈍化層在其中具有多個(gè)鍵合焊盤開(kāi)口、以及多個(gè)鍵合焊盤，其中，每個(gè)鍵合焊盤通過(guò)該多個(gè)鍵合焊盤開(kāi)口中的對(duì)應(yīng)鍵合焊盤開(kāi)口被暴露。第二電介質(zhì)層可以在其中具有多個(gè)焊球開(kāi)口。多個(gè)焊球可以被包括在內(nèi)。每個(gè)焊球可以延伸穿過(guò)多個(gè)焊球開(kāi)口中的對(duì)應(yīng)焊球開(kāi)口。重分布層可以包括多條導(dǎo)電跡線，其中，每條導(dǎo)電跡線在給定鍵合焊盤與相應(yīng)焊球之間延伸。例如，半導(dǎo)體襯底可以包括硅。

一種晶片級(jí)芯片尺寸封裝體(WLCSP)包括：半導(dǎo)體襯底；后段制程(BEOL)層，后段制程層在半導(dǎo)體襯底上并且具有從半導(dǎo)體 襯底的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣；第一電介質(zhì)層，第一電介質(zhì)層在BEOL層之上并且包繞BEOL層的外圍邊緣以將BEOL層的外圍邊緣限制于壓縮性應(yīng)力下并且具有從半導(dǎo)體襯底的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣；重分布層，重分布層在第一電介質(zhì)層之上；以及第二電介質(zhì)層，第二電介質(zhì)層在重分布層之上并且具有從第一電介質(zhì)層的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣。

根據(jù)實(shí)施例，BEOL層包括最上部鈍化層，最上部鈍化層在其中具有多個(gè)鍵合焊盤開(kāi)口、以及多個(gè)鍵合焊盤，其中，每個(gè)鍵合焊盤通過(guò)多個(gè)鍵合焊盤開(kāi)口中的對(duì)應(yīng)鍵合焊盤開(kāi)口被暴露。

根據(jù)實(shí)施例，第二電介質(zhì)層在其中具有多個(gè)焊球開(kāi)口；并且進(jìn)一步包括多個(gè)焊球，其中，每個(gè)焊球延伸穿過(guò)多個(gè)焊球開(kāi)口中的對(duì)應(yīng)焊球開(kāi)口。

根據(jù)實(shí)施例，重分布層包括多條導(dǎo)電跡線，其中，每條導(dǎo)電跡線在給定鍵合焊盤與相應(yīng)焊球之間延伸。

根據(jù)實(shí)施例，半導(dǎo)體襯底包括硅。

一種用于制作晶片級(jí)芯片尺寸封裝體(WLCSP)的方法可以包括：形成后段制程(BEOL)層，該后段制程層在該半導(dǎo)體襯底上并且具有從該半導(dǎo)體襯底的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣。該方法包括：形成第一電介質(zhì)層，該第一電介質(zhì)層在BEOL層之上并且包繞BEOL層的外圍邊緣。該方法進(jìn)一步包括：在第一電介質(zhì)層之上形成重分布層并且在重分布層之上形成第二電介質(zhì)層。

根據(jù)非限制性示例，晶片級(jí)芯片尺寸封裝體(WLCSP)使用邊緣保護(hù)將后段制程(BEOL)層的邊緣處的應(yīng)力從拉伸性應(yīng)力改變?yōu)閴嚎s性應(yīng)力并降低了脫層的風(fēng)險(xiǎn)。在重鈍化層和電介質(zhì)層下的應(yīng)力被顯著減小，賦予了WLCSP更高的可靠性。

附圖說(shuō)明

其它目的、特征和優(yōu)勢(shì)將從下面結(jié)合附圖給出的詳細(xì)描述中變得顯而易見(jiàn)，在附圖中：

圖1是根據(jù)非限制性示例的晶片級(jí)芯片尺寸封裝體(WLCSP)的透視圖。

圖2是圖1的WLCSP的一部分的截面圖并且示出了根據(jù)非限制性示例的包繞BEOL層的外圍邊緣的第一電介質(zhì)層。

圖3是高級(jí)流程圖，示出了根據(jù)非限制性示例的一種形成WLCSP的方法。

圖4是局部截面圖，示出了根據(jù)非限制性示例作為制造WLCSP過(guò)程中的步驟的傳入晶片。

圖5是類似于圖4的局部截面圖，示出了根據(jù)非限制性示例的對(duì)晶片進(jìn)行激光開(kāi)槽的步驟。

圖6是又另一個(gè)局部截面圖，示出了根據(jù)非限制性示例的鋸切割激光溝槽的步驟。

圖7是另一個(gè)局部截面圖，示出了根據(jù)非限制性示例的所施加的電介質(zhì)層。

圖8是局部截面圖，示出了根據(jù)非限制性示例在單片化之后晶片的末端部分。

圖9是常規(guī)WLCSP的末端的局部截面圖，示出了由在BEOL層處的較高拉伸性應(yīng)力造成的故障。

圖10是針對(duì)另一個(gè)常規(guī)WLCSP的類似于圖9局部截面圖，示出了由在BEOL層處的較高拉伸性應(yīng)力造成的故障。

圖11是根據(jù)非限制性示例的WLCSP的局部截面圖并且示出了根據(jù)非限制性示例在BEOL層處減小的應(yīng)力。

具體實(shí)施方式

現(xiàn)在將參照附圖在下文中更為全面地描述不同的實(shí)施例，在附圖中示出了優(yōu)選實(shí)施例?？梢詫?duì)許多不同的形式進(jìn)行闡述，并且所描述的實(shí)施例不應(yīng)被解釋為被限制到在此所闡述的實(shí)施例。相反，提供這些實(shí)施例以使得本披露將是全面和完整的，并且將向本領(lǐng)域技術(shù)人員完全傳達(dá)范圍。

根據(jù)非限制性示例，晶片級(jí)芯片尺寸封裝體(WLCSP)使用邊緣保護(hù)將后段制程(BEOL)層的邊緣處的應(yīng)力從拉伸性應(yīng)力改變?yōu)閴嚎s性應(yīng)力并降低了脫層的風(fēng)險(xiǎn)。在重鈍化層和電介質(zhì)層下的應(yīng)力被顯著減小，賦予了WLCSP更高的可靠性。

在圖1和圖2中的以10總體上示出了示例性WLCSP。如所展示的，在這個(gè)示例中，WLCSP 10包括由作為集成電路(IC)裸片的硅形成的半導(dǎo)體襯底12。如圖2中所示，后段制程(BEOL)層14在半導(dǎo)體襯底12上并且具有從半導(dǎo)體襯底的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣16。BEOL層14包括具有多個(gè)開(kāi)口20的最上部鈍化層18。在圖2的部分截面圖中，僅示出一個(gè)開(kāi)口20。

多個(gè)鍵合焊盤22被定位半導(dǎo)體襯底12上在BEOL層14處，其中，在圖2中展示了一個(gè)鍵合焊盤22。每個(gè)鍵合焊盤22被該多個(gè)鍵合焊盤開(kāi)口20中的對(duì)應(yīng)鍵合焊盤開(kāi)口暴露出來(lái)。第一電介質(zhì)層24在BEOL層14之上形成并且包繞BEOL層的該外圍邊緣16。因?yàn)橛砂@外圍邊緣16的第一電介質(zhì)層24所給予的，BEOL層14的這個(gè)外圍邊緣16處于壓縮性應(yīng)力中。這個(gè)第一電介質(zhì)層24具有從半導(dǎo)體襯底12的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣26。重分布層(RDL)28是在第一電介質(zhì)層24之上形成的。第一電介質(zhì)層24在鍵合焊盤22處被暴露以允許RDL 28來(lái)接觸這些鍵合焊盤。第二電介質(zhì)層30形成于RDL層28之上并且具有從第一電介質(zhì)層14的相鄰?fù)鈬吘?6向內(nèi)凹陷的外圍邊緣32。第二電介質(zhì)層具有多個(gè)開(kāi)口34，其中，在圖2中展示了一個(gè)開(kāi)口。

如圖1中所示，多個(gè)焊球36由WLCSP 10承載。每個(gè)焊球36延伸穿過(guò)該多個(gè)焊球開(kāi)口34中的對(duì)應(yīng)焊球開(kāi)口以形成接觸印刷電路板(PCB)的焊球陣列。重分布層28包括多條導(dǎo)電跡線38。如圖2中所示，每條導(dǎo)電跡線30在給定鍵合焊盤22與相應(yīng)的焊球36之間延伸，示出了一條導(dǎo)電跡線，其中，在焊球36與鍵合焊盤22之間進(jìn)行電接觸。

最上部鈍化層18以及第一電介質(zhì)層24和第二電介質(zhì)層30可以 形成為在其上旋涂的層或者通過(guò)本領(lǐng)域技術(shù)人員已知的其他加工技術(shù)而形成。鍵合焊盤可以形成為常規(guī)的鋁鍵合焊盤或其他合金鍵合焊盤?？梢允褂帽绢I(lǐng)域技術(shù)人員已知的半導(dǎo)體制造技術(shù)在半導(dǎo)體表面之上沉積最上部鈍化層18?？捎删埘啺贰⒌?SiN)、SIO₂或PSG(磷硅玻璃)形成鈍化層18。其他制造技術(shù)可以包括濺射或本領(lǐng)域技術(shù)人員已知的其它半導(dǎo)體制造技術(shù)。第一電介質(zhì)層24和第二電介質(zhì)層30可以由聚酰亞胺或本領(lǐng)域技術(shù)人員已知的其他電介質(zhì)材料形成。

最上部鈍化層18和第一電介質(zhì)層24相鄰鍵合焊盤22地被去除以暴露那個(gè)鍵合焊盤并形成鍵合焊盤開(kāi)口20。第一電介質(zhì)層24在鍵合焊盤22處覆蓋最上部鈍化層18，從而在該鍵合焊盤處封邊。最上部鈍化層18和第一電介質(zhì)層24可以各自在厚度上范圍從3微米到10微米，并且在一個(gè)示例中，各自約5微米至7微米。RDL 28在一個(gè)示例中是由銅形成的，或者可以由沉積的金屬的多個(gè)薄層形成?？梢栽赗DL 28處使用多種金屬來(lái)滿足粘合、阻擋、導(dǎo)體和保護(hù)的需求并且可以被圖案化為導(dǎo)體以用于對(duì)焊球和觸點(diǎn)進(jìn)行重定位(重分布)。示例金屬可以包括鈦、銅和鎳并且可以在一個(gè)示例中具有范圍從3微米至4微米的厚度并且具有約25微米的線寬。

因?yàn)镽DL 28是金屬并且需要保護(hù)，所以第二電介質(zhì)層30被沉積并且稍后被圖案化。其厚度也約為3微米到10微米，但其在厚度上可以根據(jù)最終使用應(yīng)用而更加厚并厚達(dá)約20微米或者更厚。那個(gè)第二電介質(zhì)層30用絕緣層覆蓋原始鍵合焊盤22的區(qū)域并且使新鍵合焊盤的金屬暴露于在RDL 28處形成的跡線38上。如圖2中所示，以本領(lǐng)域技術(shù)人員已知的方式在跡線38處的新鍵合焊盤處沉積焊球36。焊球36可以改變大小，但在一個(gè)示例中約為100um至200um。它們可以根據(jù)最終應(yīng)用以及WLCSP被表面安裝至其上的PC板來(lái)改變大小。如本領(lǐng)域技術(shù)人員已知的，焊球36可以由常規(guī)引線和錫材料形成，但在一個(gè)示例中，其他合金可以被使用。

圖1中示出的WLCSP 10是示例性器件，如以八個(gè)焊球36陣列 在晶片級(jí)上所制造的EEPROM。WLCSP可以用于許多其它類型的器件并在大小和形成陣列的焊球的數(shù)量上發(fā)生變化。在本示例中，可以使用具有范圍從217℃至221℃的近共晶熔點(diǎn)的SAC(錫銀銅)合金來(lái)制造無(wú)引線焊球36。因此，WLCSP 10與標(biāo)準(zhǔn)回流工藝相兼容?？梢赃x擇焊球36直徑以準(zhǔn)許拾放制造工藝與對(duì)球柵陣列(BGA)封裝體有用的現(xiàn)有設(shè)備相兼容并且與針對(duì)標(biāo)準(zhǔn)IC的PCB設(shè)計(jì)規(guī)則相兼容。在膠帶和卷封裝中可以遞送如WLCSP 10的可用器件，其中，在載體膠帶空腔的底部上朝下放置焊球36。圖1中示出的WLCSP10示例大約為1毫米(mm)乘以大約1mm并且厚為大約0.30mm至0.58mm。實(shí)際尺寸可以根據(jù)最終使用應(yīng)用和IC裸片的尺寸而發(fā)生變化。

在圖3中示出了示例性制造方法50。工藝開(kāi)始(框52)。后段制程(BEOL)層形成于半導(dǎo)體襯底上并且具有從半導(dǎo)體襯底的相鄰?fù)鈬吘壪騼?nèi)凹陷的外圍邊緣(框54)。第一電介質(zhì)層形成于BEOL層之上并且包繞BEOL層的外圍邊緣(框56)。重分布層形成于第一電介質(zhì)層之上(框58)。第二電介質(zhì)層形成于重分布層之上(框60)。工藝結(jié)束(框62)。

圖4至圖8示出了WLCSP 10的制造步驟的序列，從半導(dǎo)體襯底被形成為具有在其中形成的多個(gè)半導(dǎo)體裸片的半導(dǎo)體晶片70開(kāi)始。展示了兩個(gè)裸片，如裸片1和裸片2。圖4、圖5和圖6未示出BEOL層、鈍化層或電介質(zhì)層的半導(dǎo)體晶片70的局部截面圖。應(yīng)理解的是，可以在傳入晶片70上形成大量的裸片。如圖5中所示，激光在兩個(gè)裸片之間形成溝槽72。激光溝槽可以在深度和寬度上為幾微米，例如，3微米至10微米。在這之后是用機(jī)械鋸進(jìn)行一步切割(圖6)以在兩個(gè)裸片之間形成鋸槽74，該鋸槽小于約100微米并且在示例中在深度和寬度上范圍從50微米到100微米。圖7示出了第一裸片和第一裸片的更多細(xì)節(jié)，包括施加到晶片上的BEOL層14以及第一電介質(zhì)層24和第二電介質(zhì)層30。在圖7的局部展示中，未示出RDL層和最上部鈍化層。第一電介質(zhì)層24被施加于BEOL層 14之上并且包繞BEOL層14的該外圍邊緣16。盡管鈍化層和電介質(zhì)層18、24、30通常約3微米至10微米，可以根據(jù)針對(duì)WLCSP 10的最終使用應(yīng)用來(lái)使用厚達(dá)約10微米至20微米的更大厚度。在某些示例中，在邊緣處以提供保護(hù)并給予壓縮性應(yīng)力的第一電介質(zhì)層24可以達(dá)100微米，但這將是更加少見(jiàn)的示例。圖8的放大的側(cè)部的正視圖示出了在第一電介質(zhì)層24之上的重分布層28以及在BEOL層14上的最上部鈍化層18。如在圖8中最佳示出的，第一電介質(zhì)層24包繞BEOL層14的外圍邊緣16以在BEOL層處給予壓縮性應(yīng)力并減少脫層。

圖9和圖10示出了常規(guī)WLCSP的末端以及由在其BEOL層處的過(guò)高拉伸性應(yīng)力造成的故障。圖9示出了直形WLCSP設(shè)計(jì)配置，而圖10示出了棱錐形WLCSP設(shè)計(jì)配置。在這些設(shè)計(jì)中在BEOL層處不存在來(lái)自鈍化層或第一電介質(zhì)層的重疊。數(shù)值以兆帕計(jì)并且示出了在MX/MN位置處給予的、產(chǎn)生在BEOL層處導(dǎo)致脫層的力的高拉伸性應(yīng)變。由標(biāo)有字母的標(biāo)記示出了沿著邊緣和長(zhǎng)度的兆帕變化。

圖11示出了根據(jù)非限制性示例的具有邊緣保護(hù)的WLCSP 10，其中，在BEOL層的邊緣處的應(yīng)力從拉伸性變化為壓縮性并且降低了脫層的風(fēng)險(xiǎn)。因此，在此WLCSP器件中具有高的多的可靠性。

本實(shí)用新型的許多修改和其他實(shí)施例對(duì)于受益于前面的描述和相關(guān)附圖中呈現(xiàn)的教導(dǎo)的本領(lǐng)域技術(shù)人員來(lái)說(shuō)將是顯而易見(jiàn)的。因此，應(yīng)當(dāng)理解本實(shí)用新型不限于所披露的具體實(shí)施例，并且那些修改及實(shí)施例旨在被包括于所附權(quán)利要求書(shū)的范圍內(nèi)。