本發(fā)明涉及集成電路領(lǐng)域,特別涉及一種集成電路片上毫米波電感結(jié)構(gòu)。
背景技術(shù):
電感是射頻收發(fā)機(jī)前端中的重要無源器件,射頻前端收發(fā)機(jī)模塊需要用到集成電感的主要有:電感結(jié)構(gòu)、功率放大器、振蕩器、上變頻混頻器等。電感在這些模塊中均扮演了重要的作用。
以電感結(jié)構(gòu)為例,電感結(jié)構(gòu)是射頻收發(fā)機(jī)中的重要模塊之一,主要用于通訊系統(tǒng)中將接收自天線的信號放大,便于后級的接收機(jī)電路處理。正是由于噪聲放大器位于整個接收機(jī)緊鄰天線的最先一級,它的特性直接影響著整個接收機(jī)接收信號的質(zhì)量。對于電感結(jié)構(gòu)來說,電感的性能直接決定了電感結(jié)構(gòu)的增益、噪聲、阻抗匹配等。
通常來說,Q值是一個電感性能的重要指標(biāo)之一,較高的Q值意味著電感的儲能損耗更少,也就是說電感與襯底之間的隔離較好。另外,對一個電感的評估除了電感值、Q值等常規(guī)性能指標(biāo)外,在射頻系統(tǒng)中還包括電感對其他電路的影響,如果電感本身與周圍電路的隔離較好,那么電感在工作中將會不影響其他電路的工作。由于硅集成電感的面積通常較大,如何在保證電感性能的同時,加強(qiáng)電感與襯底、電感與其他電路的隔離,對于應(yīng)用于射頻前端的模塊來說有著重要的意義。
圖1所示為現(xiàn)有技術(shù)中電感結(jié)構(gòu)的示意圖,其通過襯底無源掩蔽層的結(jié)構(gòu)來實(shí)現(xiàn)電感與襯底的隔離。通常來說,對于一個9層金屬層次的集成電路芯片而言,頂層金屬和次頂層金屬常用來制作集成電感1,而第一層金屬則用來制作如圖1所示的位于電感1下方的無源掩蔽隔離層2,無源掩蔽隔離層2由多條獨(dú)立且本身呈90度直角形狀的第一層金屬線構(gòu)成。這些第一層金屬線與集成電感1所產(chǎn)生的渦電流方向垂直,從而達(dá)到無源掩蔽隔離層2切斷電感電磁效應(yīng)對襯底的影響。值得注意的是,由于電感的面積通常較大(如300微米×300微米),在其下方制作無源掩蔽層固然能起到電磁隔離的作用,但是卻沒有有效利用電感下方的面積。
技術(shù)實(shí)現(xiàn)要素:
本發(fā)明的主要目的在于克服現(xiàn)有技術(shù)的缺陷,充分利用電感區(qū)域下方的面積,使屏蔽層兼具隔離和穩(wěn)壓晶體管的作用。
為達(dá)成上述目的,本發(fā)明提供一種毫米波電感結(jié)構(gòu),包括片上電感及位于所述片上電感下方的屏蔽層,所述屏蔽層包括多個屏蔽單元,并且所述屏蔽單元與所述片上電感所產(chǎn)生的渦電流方向正交。所述片上電感為圓形螺旋線圈,所述屏蔽單元以所述片上電感的中心呈長條狀向外發(fā)射;每一所述屏蔽單元由有源晶體管組成,所述有源晶體管的源極和漏極接地。
進(jìn)一步地,所述有源晶體管的源極和漏極通過接觸孔由金屬連線引出接地。
進(jìn)一步地,所述有源晶體管的柵極接電源。
進(jìn)一步地,所述屏蔽單元的數(shù)量為8個。
進(jìn)一步地,相鄰所述屏蔽單元之間具有45°夾角。
進(jìn)一步地,所述屏蔽單元分為兩組,其中第一組的屏蔽單元具有矩形外形,其在水平方向或垂直方向分布;第二組屏蔽單元具有鋸齒狀外形,所述第一組屏蔽單元和第二組屏蔽單元交錯分布。
進(jìn)一步地,每一所述屏蔽單元均由一個所述有源晶體管組成,各所述有源晶體管之間相互獨(dú)立。
進(jìn)一步地,每一所述屏蔽單元由分隔的多個所述有源晶體管組成,各所述有源晶體管之間相互獨(dú)立。
進(jìn)一步地,所述屏蔽單元的數(shù)量為4N個,N為大于2的正整數(shù)。
本發(fā)明的優(yōu)點(diǎn)在于,將有源晶體管作為電感結(jié)構(gòu)的屏蔽層,能夠起到片上電感與襯底,片上電感與其他電路之間的隔離作用。進(jìn)一步的,屏蔽層更能夠形成MOS電容連接于電源和地之間起到穩(wěn)壓作用,從而充分利用了片上電感下方的較大面積,相較于現(xiàn)有技術(shù),有效節(jié)省了傳統(tǒng)電源電壓穩(wěn)壓MOS晶體管在芯片上占用的面積。
附圖說明
圖1為現(xiàn)有技術(shù)中電感結(jié)構(gòu)的示意圖。
圖2為本發(fā)明實(shí)施例毫米波電感結(jié)構(gòu)的示意圖。
具體實(shí)施方式
為使本發(fā)明的內(nèi)容更加清楚易懂,以下結(jié)合說明書附圖,對本發(fā)明的內(nèi)容作進(jìn)一步說明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例,本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。
本發(fā)明的電感結(jié)構(gòu)包括片上電感和位于片上電感下方的屏蔽層。其中,片上電感由頂層金屬和次頂層金屬制作而成,屏蔽層包括多個屏蔽單元,這些屏蔽單元形成至少一個屏蔽區(qū)域。這些屏蔽單元的排布方式與現(xiàn)有技術(shù)中無源掩蔽隔離層中第一層金屬的排布方式相同,也即是與片上電感所產(chǎn)生的渦電流方向正交,從而能夠切斷電感電磁效應(yīng)對襯底的影響。本實(shí)施例中片上電感為圓形螺旋線圈,各屏蔽單元以片上電感的中心呈長條狀向外發(fā)射。每一屏蔽單元由有源晶體管組成。有源晶體管由標(biāo)準(zhǔn)集成電路工藝制造而成,包括有源區(qū),源極,漏極和柵極。柵極例如是多晶硅柵,源極和漏極通過接觸孔由金屬連線引出。值得注意的是,其中源極和漏極是通過接觸孔由金屬連線引出至接地,因此相當(dāng)于在片上電感下方形成了多條與渦電流方向正交的接地金屬線,從而能夠很好地在片上電感磁場和襯底,以及片上電感磁場和其他電路之間實(shí)現(xiàn)隔斷,使得襯底損耗減小,同時也減小了對其他電路器件的信號串?dāng)_。更佳的,有源晶體管的柵極接電源電壓。由于有源晶體管的源極和漏極接地,柵極接電源電壓之后則相當(dāng)于在電源電壓和地之間連接了一個MOS電容,從而有源晶體管同時可作為電源電壓穩(wěn)壓管,起到電源電壓的穩(wěn)壓作用。
圖2所示為本發(fā)明實(shí)施例的電感結(jié)構(gòu)的示意圖。請參考圖2,片上電感1為圓形螺旋線圈,由頂層金屬和次頂層金屬制作而成。屏蔽層的每個屏蔽單元均由一個有源晶體管組成,有源晶體管包括有源區(qū)3(源極S,漏極D)和柵極2。柵極2例如是多晶硅柵,源極S和漏極D通過接觸孔4由金屬連線引出至接地。本實(shí)施例中,屏蔽單元個數(shù)為8個,以片上電感1的中心為中心呈米字型對稱分布。相鄰屏蔽單元之間具有45度的夾角,能夠很好地屏蔽圓形螺旋線圈的磁場干擾。相鄰屏蔽單元的形狀不同。具體地,8個屏蔽單元分為兩組,第一組屏蔽單元具有矩形外形,兩側(cè)平滑,其在水平方向或垂直方向上分布;第二組屏蔽單元兩側(cè)具有鋸齒狀的外形,其在于水平方向或垂直方向呈45度夾角的方向上分布。這種版圖排布方式符合集成電路工藝設(shè)計(jì)的規(guī)則。在其它實(shí)施例中,屏蔽單元的個數(shù)也可以是12個、16個、20個等,也是以片上電感的中心為中心對稱分布,數(shù)量更多的屏蔽單元所起的磁力線切割效果更佳。
較佳的,有源晶體管的柵極2接電源電壓。由于有源晶體管的源極S和漏極D接地,柵極2接電源電壓之后則相當(dāng)于在電源電壓和地之間連接了一個MOS電容,從而有源晶體管同時可作為電源電壓穩(wěn)壓管,起到電源電壓的穩(wěn)壓作用。需要指出的是,對于傳統(tǒng)電源電壓穩(wěn)壓MOS晶體管來說,為了保證MOS電容值足夠大,通常需要很大的MOS晶體管面積且會獨(dú)立占據(jù)集成電路芯片的相當(dāng)一部分面積,造成芯片的面積成本增加。而本發(fā)明的電感結(jié)構(gòu)是利用有源晶體管形成片上電感下方的屏蔽層,有源晶體管可等效為電源電壓穩(wěn)壓管,因此充分利用了片上電感區(qū)域下方的較大面積,無需再額外增加芯片面積設(shè)置穩(wěn)壓MOS晶體管,有效節(jié)省的成本。在本實(shí)施中,每個屏蔽單元僅具有一個有源晶體管,各個有源晶體管相互獨(dú)立,從而形成的MOS電容值也足夠大。在其他實(shí)施例中,每個屏蔽單元也可以具有多個分隔開來的有源晶體管,各個有源晶體管相互獨(dú)立,進(jìn)一步增加MOS電容值。
綜上,本發(fā)明所提出的毫米波電感結(jié)構(gòu),將有源晶體管作為電感結(jié)構(gòu)屏蔽層的屏蔽單元,不僅能夠起到片上電感與襯底,片上電感與其他電路之間的隔離作用,更能夠形成連接于電源和地之間的MOS電容以起到穩(wěn)壓作用。因此,相較于現(xiàn)有技術(shù),本發(fā)明充分利用了片上電感下方的較大面積,有效減少了傳統(tǒng)電源電壓穩(wěn)壓MOS晶體管在芯片上占用的面積,節(jié)省了成本。
雖然本發(fā)明已以較佳實(shí)施例揭示如上,然所述諸多實(shí)施例僅為了便于說明而舉例而已,并非用以限定本發(fā)明,本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明精神和范圍的前提下可作若干的更動與潤飾,本發(fā)明所主張的保護(hù)范圍應(yīng)以權(quán)利要求書所述為準(zhǔn)。