本發(fā)明涉及天線技術(shù)領(lǐng)域，特別涉及一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的制備方法。

背景技術(shù)：

科學(xué)技術(shù)的迅猛發(fā)展使現(xiàn)代社會步入了信息社會，信息的快速、廣泛地傳遞是信息社會的重要標(biāo)志。天線是無線電波傳輸信息的重要組成部件，負(fù)擔(dān)著有效接收和發(fā)送電磁波的重任，天線性能的好壞直接影響通信質(zhì)量和通信距離。

目前，各種綜合信息系統(tǒng)發(fā)展的重要方向之一是：大容量、多功能、超寬帶，通過提高系統(tǒng)容量、增加系統(tǒng)功能、擴展系統(tǒng)帶寬，一方面可以滿足日益膨脹的需求，另一方面可以降低系統(tǒng)成本。但是現(xiàn)代大容量、多功能綜合信息系統(tǒng)飛速發(fā)展，使得在同一平臺搭載的信息子系統(tǒng)數(shù)量增加，從而天線數(shù)量也迅速增加。成為制約綜合系統(tǒng)進(jìn)一步向大容量、多功能、超寬帶方向發(fā)展和應(yīng)用的重大瓶頸。為了克服這一瓶頸，“可重構(gòu)天線”的概念被提出并且獲得了國內(nèi)外研究人員的青睞。

頻率可重構(gòu)天線為可重構(gòu)天線的一種類型，目前的頻率可重構(gòu)微帶天線的各部分互耦影響，頻率跳變慢，饋源結(jié)構(gòu)復(fù)雜，隱身性能不佳，剖面高，集成加工的難度高。

技術(shù)實現(xiàn)要素：

因此，為解決現(xiàn)有技術(shù)存在的技術(shù)缺陷和不足，本發(fā)明提出一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的制備方法。該GaAs基等離子pin二極管用于制造頻率可重構(gòu)偶極子天線，具體地，該頻率可重構(gòu)偶極子天線包括：GaAs基GeOI半導(dǎo)體基片(1)；采用半導(dǎo)體工藝固定在所述GaAs基GeOI半導(dǎo)體基片(1)上的第一天線臂(2)、第二天線臂(3)、同軸饋線(4)和第一直流偏置線(5)、第二直流偏置線(6)、第三直流偏置線(7)、第四直流偏置線(8)、第五直流偏置線(9)、第六直流偏置線(10)、第七直流偏置線(11)、第八直流偏置線(12)；其中，所述第一天線臂(2)和所述第二天線臂(3)分別設(shè)置于所述同軸饋線(4)的兩側(cè)且包括多個GaAs基等離子pin二極管串，在天線處于工作狀態(tài)時，所述第一天線臂(2)和所述第二天線臂(3)根據(jù)所述多個GaAs基等離子pin二極管串的導(dǎo)通與關(guān)斷實現(xiàn)天線臂長度的調(diào)節(jié)；所述第一直流偏置線(5)，所述第二直流偏置線(6)，所述第三直流偏置線(7)，所述第四直流偏置線(8)，所述第五直流偏置線(9)，所述第六直流偏置線(10)，所述第七直流偏置線(11)，所述第八直流偏置線(12)采用化學(xué)氣相淀積的方法固定于所述GaAs基GeOI半導(dǎo)體基片(1)上，其材料為銅、鋁或經(jīng)過摻雜的多晶硅中的任意一種；

其中，所述GaAs基等離子pin二極管的制備方法包括：

選取某一晶向的GeOI襯底；

在所述GeOI襯底上淀積GaAs層，通過光刻工藝形成隔離區(qū)；

刻蝕所述GeOI襯底形成P型溝槽和N型溝槽；

在所述P型溝槽和所述N型溝槽內(nèi)采用離子注入形成P型有源區(qū)和N型有源區(qū)；

光刻所述P型有源區(qū)和所述N型有源區(qū)，形成P型接觸區(qū)和N型接觸區(qū)；

在所述P型接觸區(qū)和所述N型接觸區(qū)光刻引線孔以形成引線，以完成所述GaAs基等離子pin二極管的制備。

在本發(fā)明提供的一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的制備方法中，在所述GeOI襯底表面利用MOCVD淀積GaAs層。

在本發(fā)明提供的一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的制備方法中，通過光刻工藝形成隔離區(qū)，包括：

在所述GaAs表面形成第一保護層；

利用光刻工藝在所述第一保護層上形成第一隔離區(qū)圖形；

利用干法刻蝕工藝在所述第一隔離區(qū)圖形的指定位置處刻蝕所述第一保護層及所述GeOI襯底以形成隔離槽，且所述隔離槽的深度大于等于所述襯底的頂層Ge的厚度；

填充所述隔離槽以形成所述隔離區(qū)。

在本發(fā)明提供的一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的制備方法中，所述第一保護層包括第一SiO2層和第一SiN層；相應(yīng)地，在所述GaAs表面形成第一保護層，包括：

在所述GaAs表面生成SiO2材料以形成第一SiO2層；

在所述第一SiO2層表面生成SiN材料以形成第一SiN層。

在本發(fā)明提供的一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的制備方法中，刻蝕所述GeOI襯底形成P型溝槽和N型溝槽，包括：

在所述GeOI襯底表面形成第二保護層；

利用光刻工藝在所述第二保護層上形成第二隔離區(qū)圖形；

利用干法刻蝕工藝在所述第二隔離區(qū)圖形的指定位置處刻蝕所述第二保護層及所述GeOI襯底以形成所述P型溝槽和所述N型溝槽。

在本發(fā)明提供的一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的制備方法中，所述第二保護層包括第二SiO2層和第二SiN層；相應(yīng)地，在所述GeOI襯底表面形成第二保護層，包括：

在所述GeOI襯底表面生成SiO2材料以形成第二SiO2層；

在所述第二SiO2層表面生成SiN材料以形成第二SiN層。

在本發(fā)明提供的一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的制備方法中，在所述P型溝槽和所述N型溝槽內(nèi)采用離子注入形成P型有源區(qū)和N型有源區(qū)，包括：

氧化所述P型溝槽和所述N型溝槽以使所述P型溝槽和所述N型溝槽的內(nèi)壁形成氧化層；

利用濕法刻蝕工藝刻蝕所述P型溝槽和所述N型溝槽內(nèi)壁的氧化層以完成所述P型溝槽和所述N型溝槽內(nèi)壁的平整化；

對所述P型溝槽和所述N型溝槽進(jìn)行離子注入以形成所述第一P型有源區(qū)和所述第一N型有源區(qū)；

利用多晶硅填充所述P型溝槽和所述N型溝槽；

平整化處理所述襯底后，在所述襯底上形成多晶硅層；

光刻所述多晶硅層，并采用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽所在位置分別注入P型雜質(zhì)和N型雜質(zhì)以形成第二P型有源區(qū)和第二N型有源區(qū)。

在本發(fā)明提供的一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的制備方法中，在所述P型接觸區(qū)和所述N型接觸區(qū)光刻引線孔以形成引線，包括：

在所述襯底上生成SiO2；

利用退火工藝激活有源區(qū)中的雜質(zhì)；

在所述P型接觸區(qū)和所述N型接觸區(qū)光刻引線孔以形成引線；

鈍化處理并光刻PAD以形成所述等離子pin二極管。

在本發(fā)明提供的一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的制備方法中，所述第一天線臂(2)包括依次串接的第一GaAs基等離子pin二極管串(w1)、第二GaAs基等離子pin二極管串(w2)及第三GaAs基等離子pin二極管串(w3)，所述第二天線臂(3)包括依次串接的第四GaAs基等離子pin二極管串(w4)、第五GaAs基等離子pin二極管串(w5)及第六GaAs基等離子pin二極管串(w6)。

在本發(fā)明提供的一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的制備方法中，所述第一直流偏置線(5)設(shè)置于所述第三GaAs基等離子pin二極管串(w3)的一端，所述第二直流偏置線(6)設(shè)置于所述第四GaAs基等離子pin二極管串(w4)的一端，所述第三直流偏置線(7)設(shè)置于所述第一GaAs基等離子pin二極管串(w1)的一端，所述第八直流偏置線(12)設(shè)置于所述第六GaAs基等離子pin二極管串(w6)的一端；所述第五直流偏置線(9)設(shè)置于所述第三GaAs基等離子pin二極管串(w3)和所述第二二極管串(w2)串接形成的節(jié)點處，所述第六直流偏置線(10)設(shè)置于所述第四GaAs基等離子pin二極管串(w4)和所述第五GaAs基等離子pin二極管串(w5)串接形成的節(jié)點處，所述第四直流偏置線(8)設(shè)置于所述第一GaAs基等離子pin二極管串(w1)和所述第二GaAs基等離子pin二極管串(w2)串接形成的節(jié)點處，所述第七直流偏置線(11)設(shè)置于所述第五GaAs基等離子pin二極管串(w5)和所述第六GaAs基等離子pin二極管串(w6)串接形成的節(jié)點。

本發(fā)明提供的一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的制備方法。其中，用于頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的P區(qū)與N區(qū)采用了基于刻蝕的深槽刻蝕的多晶硅鑲嵌工藝，該工藝能夠提供突變結(jié)pi與ni結(jié)，并且能夠有效地提高pi結(jié)、ni結(jié)的結(jié)深，使固態(tài)等離子體的濃度和分布的可控性增強。并且，由于GaAs材料具有高的載流子遷移率，故在I區(qū)可形成高的載流子濃度從而提高二極管的性能。此外，基于GaAs基等離子pin二極管的頻率可重構(gòu)偶極子天線體積小、剖面低，結(jié)構(gòu)簡單、易于加工；其次，采用同軸電纜作為饋源，無復(fù)雜饋源結(jié)構(gòu)；再次，采用GaAs基等離子pin二極管作為天線的基本組成單元，只需通過控制其導(dǎo)通或斷開，即可實現(xiàn)頻率的可重構(gòu)；最后，所有組成部分均在半導(dǎo)體基片一側(cè)，易于制版加工。

附圖說明

為了更清晰地說明本發(fā)明或現(xiàn)有技術(shù)的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作一簡單地介紹。顯而易見地，下面描述中的附圖是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他附圖。下面將結(jié)合附圖，對本發(fā)明的具體實施方式進(jìn)行詳細(xì)的說明。

圖1為本發(fā)明實施例提供的一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管器件的制備流程示意圖；

圖2為本發(fā)明實施例提供的一種頻率可重構(gòu)偶極子天線結(jié)構(gòu)示意圖；

圖3為本發(fā)明實施例提供的一種GaAs基等離子pin二極管的器件結(jié)構(gòu)示意圖；

圖4a-圖4s為本發(fā)明實施例提供的另一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的制備方法示意圖。

具體實施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明的附圖，對本發(fā)明的技術(shù)方案進(jìn)行清楚、完整的描述。顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明的實施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明的保護范圍。

實施例一

請參見圖1和圖2，圖1為本發(fā)明實施例提供的一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管器件的制備流程示意圖，圖2為本發(fā)明實施例提供的一種頻率可重構(gòu)偶極子天線結(jié)構(gòu)示意圖。該頻率可重構(gòu)偶極子天線包括：GaAs基GeOI半導(dǎo)體基片(1)；采用半導(dǎo)體工藝固定在所述GaAs基GeOI半導(dǎo)體基片(1)上的第一天線臂(2)、第二天線臂(3)、同軸饋線(4)和第一直流偏置線(5)、第二直流偏置線(6)、第三直流偏置線(7)、第四直流偏置線(8)、第五直流偏置線(9)、第六直流偏置線(10)、第七直流偏置線(11)、第八直流偏置線(12)；其中，所述第一天線臂(2)和所述第二天線臂(3)分別設(shè)置于所述同軸饋線(4)的兩側(cè)且包括多個GaAs基等離子pin二極管串，在天線處于工作狀態(tài)時，所述第一天線臂(2)和所述第二天線臂(3)根據(jù)所述多個GaAs基等離子pin二極管串的導(dǎo)通與關(guān)斷實現(xiàn)天線臂長度的調(diào)節(jié)；所述第一直流偏置線(5)，所述第二直流偏置線(6)，所述第三直流偏置線(7)，所述第四直流偏置線(8)，所述第五直流偏置線(9)，所述第六直流偏置線(10)，所述第七直流偏置線(11)，所述第八直流偏置線(12)采用化學(xué)氣相淀積的方法固定于所述GaAs基GeOI半導(dǎo)體基片(1)上，其材料為銅、鋁或經(jīng)過摻雜的多晶硅中的任意一種。具體地，該GaAs基等離子pin二極管器件的制備方法包括如下步驟：

選取某一晶向的GeOI襯底；

在所述GeOI襯底上淀積GaAs層，通過光刻工藝形成隔離區(qū)；

刻蝕所述GeOI襯底形成P型溝槽和N型溝槽；

在所述P型溝槽和所述N型溝槽內(nèi)采用離子注入形成P型有源區(qū)和N型有源區(qū)；

光刻所述P型有源區(qū)和所述N型有源區(qū)，形成P型接觸區(qū)和N型接觸區(qū)；

在所述P型接觸區(qū)和所述N型接觸區(qū)光刻引線孔以形成引線，以完成所述GaAs基等離子pin二極管的制備。

采用本實施提供的頻率可重構(gòu)偶極子天線體積小、結(jié)構(gòu)簡單、易于加工、無復(fù)雜饋源結(jié)構(gòu)、頻率可快速跳變，有效地克服了現(xiàn)有技術(shù)的不足。

其中，采用GeOI襯底并在GeOI襯底上淀積GaAs層的原因在于，GaAs材料與Ge的晶格失配特別小，所以在GeOI襯底上上生長GaAs并以此來制備固態(tài)等離子pin二極管會得到性能比較好的器件；且GaAs材料的載流子遷移率比較大，故可提高器件性能。

進(jìn)一步地，在本實施例中，在所述GeOI襯底表面利用MOCVD淀積GaAs層。

進(jìn)一步地，在本實施例中，通過光刻工藝形成隔離區(qū)，具體可以是：

在所述GaAs表面形成第一保護層；

利用光刻工藝在所述第一保護層上形成第一隔離區(qū)圖形；

利用干法刻蝕工藝在所述第一隔離區(qū)圖形的指定位置處刻蝕所述第一保護層及所述GeOI襯底以形成隔離槽，且所述隔離槽的深度大于等于所述襯底的頂層Ge的厚度；

填充所述隔離槽以形成所述隔離區(qū)。

進(jìn)一步地，在本實施例中，所述第一保護層包括第一SiO₂層和第一SiN層；相應(yīng)地，在所述GaAs表面形成第一保護層，具體可以是：

在所述GaAs表面生成SiO₂材料以形成第一SiO₂層；

在所述第一SiO₂層表面生成SiN材料以形成第一SiN層。

這樣做的好處在于，利用二氧化硅(SiO₂)的疏松特性，將氮化硅(SiN)的應(yīng)力隔離，使其不能傳導(dǎo)進(jìn)頂層GaAs，保證了頂層GaAs性能的穩(wěn)定；基于氮化硅(SiN)與GaAs在干法刻蝕時的高選擇比，利用氮化硅(SiN)作為干法刻蝕的掩蔽膜，易于工藝實現(xiàn)。當(dāng)然，可以理解的是，保護層的層數(shù)以及保護層的材料此處不做限制，只要能夠形成保護層即可。

進(jìn)一步地，在本實施例中，刻蝕所述GeOI襯底形成P型溝槽和N型溝槽，具體可以是：

在所述GeOI襯底表面形成第二保護層；

利用光刻工藝在所述第二保護層上形成第二隔離區(qū)圖形；

利用干法刻蝕工藝在所述第二隔離區(qū)圖形的指定位置處刻蝕所述第二保護層及所述GeOI襯底以形成所述P型溝槽和所述N型溝槽。

其中，P型溝槽和N型溝槽的深度大于第二保護層厚度且小于第二保護層與襯底頂層GaAs厚度之和。優(yōu)選地，該P型溝槽和N型溝槽的底部距襯底的頂層GaAs底部的距離為0.5微米～30微米，形成一般認(rèn)為的深槽，這樣在形成P型和N型有源區(qū)時可以形成雜質(zhì)分布均勻、且高摻雜濃度的P、N區(qū)和和陡峭的pi與ni結(jié)，以利于提高i區(qū)等離子體濃度。

進(jìn)一步地，在本實施例中，所述第二保護層包括第二SiO₂層和第二SiN層；相應(yīng)地，在所述GeOI襯底表面形成第二保護層，具體可以是：

在所述GeOI襯底表面生成SiO₂材料以形成第二SiO₂層；

在所述第二SiO₂層表面生成SiN材料以形成第二SiN層。

這樣做的好處類似于第一保護層的作用，此處不再贅述。

進(jìn)一步地，在本實施例中，在所述P型溝槽和所述N型溝槽內(nèi)采用離子注入形成P型有源區(qū)和N型有源區(qū)，具體可以是：

氧化所述P型溝槽和所述N型溝槽以使所述P型溝槽和所述N型溝槽的內(nèi)壁形成氧化層；

利用濕法刻蝕工藝刻蝕所述P型溝槽和所述N型溝槽內(nèi)壁的氧化層以完成所述P型溝槽和所述N型溝槽內(nèi)壁的平整化；

具體地，平整化處理可以采用如下步驟：氧化P型溝槽和N型溝槽以使P型溝槽和N型溝槽的內(nèi)壁形成氧化層；利用濕法刻蝕工藝刻蝕P型溝槽和N型溝槽內(nèi)壁的氧化層以完成P型溝槽和N型溝槽內(nèi)壁的平整化。這樣做的好處在于：可以防止溝槽側(cè)壁的突起形成電場集中區(qū)域，造成pi和ni結(jié)擊穿。

對所述P型溝槽和所述N型溝槽進(jìn)行離子注入以形成所述第一P型有源區(qū)和所述第一N型有源區(qū)。

其中，形成第一有源區(qū)的目的在于：在溝槽的側(cè)壁形成一層均勻的重?fù)诫s區(qū)域，該區(qū)域即為Pi和Ni結(jié)中的重?fù)诫s區(qū)，而第一有源區(qū)的形成具有如下幾個好處，以槽中填入多晶硅作為電極為例說明，第一、避免了多晶硅與GaAs之間的異質(zhì)結(jié)與pi和ni結(jié)重合，導(dǎo)致的性能的不確定性；第二、可以利用多晶硅中雜質(zhì)的擴散速度比較快的特性，進(jìn)一步向P和N區(qū)擴散，進(jìn)一步提高P和N區(qū)的摻雜濃度；第三、這樣做防止了在多晶硅工藝過程中，多晶硅生長的不均性造成的多晶硅與槽壁之間形成空洞，該空洞會造成多晶硅與側(cè)壁的接觸不好，影響器件性能。

利用多晶硅填充所述P型溝槽和所述N型溝槽；

平整化處理所述襯底后，在所述襯底上形成多晶硅層；

光刻所述多晶硅層，并采用帶膠離子注入的方法對所述P型溝槽和所述N型溝槽所在位置分別注入P型雜質(zhì)和N型雜質(zhì)以形成第二P型有源區(qū)和第二N型有源區(qū)。

進(jìn)一步地，在本實施例中，在所述P型接觸區(qū)和所述N型接觸區(qū)光刻引線孔以形成引線，具體可以是：

在所述襯底上生成SiO₂；

利用退火工藝激活有源區(qū)中的雜質(zhì)；

在所述P型接觸區(qū)和所述N型接觸區(qū)光刻引線孔以形成引線；

鈍化處理并光刻PAD以形成所述等離子pin二極管。

進(jìn)一步地，在本發(fā)明的另一個實施例中，所述第一天線臂(2)包括依次串接的第一GaAs基等離子pin二極管串(w1)、第二GaAs基等離子pin二極管串(w2)及第三GaAs基等離子pin二極管串(w3)，所述第二天線臂(3)包括依次串接的第四GaAs基等離子pin二極管串(w4)、第五GaAs基等離子pin二極管串(w5)及第六GaAs基等離子pin二極管串(w6)。

進(jìn)一步地，在本發(fā)明的另一個實施例中，所述第一直流偏置線(5)設(shè)置于所述第三GaAs基等離子pin二極管串(w3)的一端，所述第二直流偏置線(6)設(shè)置于所述第四GaAs基等離子pin二極管串(w4)的一端，所述第三直流偏置線(7)設(shè)置于所述第一GaAs基等離子pin二極管串(w1)的一端，所述第八直流偏置線(12)設(shè)置于所述第六GaAs基等離子pin二極管串(w6)的一端；所述第五直流偏置線(9)設(shè)置于所述第三GaAs基等離子pin二極管串(w3)和所述第二二極管串(w2)串接形成的節(jié)點處，所述第六直流偏置線(10)設(shè)置于所述第四GaAs基等離子pin二極管串(w4)和所述第五GaAs基等離子pin二極管串(w5)串接形成的節(jié)點處，所述第四直流偏置線(8)設(shè)置于所述第一GaAs基等離子pin二極管串(w1)和所述第二GaAs基等離子pin二極管串(w2)串接形成的節(jié)點處，所述第七直流偏置線(11)設(shè)置于所述第五GaAs基等離子pin二極管串(w5)和所述第六GaAs基等離子pin二極管串(w6)串接形成的節(jié)點。

進(jìn)一步地，圖3為本發(fā)明實施例提供的一種GaAs基等離子pin二極管的器件結(jié)構(gòu)示意圖。如圖3所示，GaAs基等離子pin二極管由P⁺區(qū)(27)、N⁺區(qū)(26)和本征區(qū)(22)組成，金屬接觸區(qū)(23)位于P⁺區(qū)(27)處，連接至直流偏置的正極，金屬接觸區(qū)(24)位于N⁺區(qū)(26)處，連接至直流偏置的負(fù)極，通過施加直流電壓可使整個GaAs基等離子pin二極管串中所有GaAs基等離子pin二極管處于正向?qū)顟B(tài)。

實施例二

請參見圖4a-圖4s，圖4a-圖4s為本發(fā)明實施例提供的另一種頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管的制備方法示意圖，在上述實施例一的基礎(chǔ)上，以制備溝道長度為22nm(固態(tài)等離子區(qū)域長度為100微米)的GaAs基固態(tài)等離子pin二極管為例進(jìn)行詳細(xì)說明，具體步驟如下：

步驟1，襯底材料制備步驟：

(1a)如圖4a所示，選取(100)晶向的GeOI襯底片101，并利用MOCVD方法在頂層Ge上淀積GaAs層102，摻雜類型為p型，摻雜濃度為10¹⁴cm^-3，頂層GaAs的厚度為50μm；

(1b)如圖4b所示，采用化學(xué)氣相沉積(Chemical vapor deposition，簡稱CVD)的方法，在GaAs上淀積一層40nm厚度的第一SiO₂層201；

(1c)采用化學(xué)氣相淀積的方法，在襯底上淀積一層2μm厚度的第一Si₃N₄/SiN層202；

步驟2，隔離制備步驟：

(2a)如圖4c所示，通過光刻工藝在上述保護層上形成隔離區(qū)，濕法刻蝕隔離區(qū)第一Si₃N₄/SiN層202，形成隔離區(qū)圖形；采用干法刻蝕，在隔離區(qū)形成寬5μm，深為50μm的深隔離槽301；

(2b)如圖4d所示，光刻隔離區(qū)之后，采用CVD的方法，淀積SiO₂ 401將該深隔離槽填滿；

(2c)如圖4e所示，采用化學(xué)機械拋光(Chemical Mechanical Polishing，簡稱CMP)方法，去除表面第一Si₃N₄/SiN層202和第一SiO₂層201，使襯底表面平整；

步驟3，P、N區(qū)深槽制備步驟：

(3a)如圖4f所示，采用CVD方法，在襯底上連續(xù)淀積延二層材料，第一層為300nm厚度的第二SiO₂層601，第二層為500nm厚度的第二Si₃N₄/SiN層602；

(3b)如圖4g所示，光刻P、N區(qū)深槽，濕法刻蝕P、N區(qū)第二Si₃N₄/SiN層602和第二SiO₂層601，形成P、N區(qū)圖形；采用干法刻蝕，在P、N區(qū)形成寬4μm，深5μm的深槽701，P、N區(qū)槽的長度根據(jù)在所制備的天線中的應(yīng)用情況而確定；

(3c)如圖4h所示，在850℃下，高溫處理10分鐘，氧化槽內(nèi)壁形成氧化層801，以使P、N區(qū)槽內(nèi)壁平整；

(3d)如圖4i所示，利用濕法刻蝕工藝去除P、N區(qū)槽內(nèi)壁的氧化層801。

步驟4，P、N接觸區(qū)制備步驟：

(4a)如圖4j所示，光刻P區(qū)深槽，采用帶膠離子注入的方法對P區(qū)槽側(cè)壁進(jìn)行P⁺注入，使側(cè)壁上形成薄的P⁺有源區(qū)1001，濃度達(dá)到0.5×10²⁰cm^-3，除掉光刻膠；

(4b)光刻N區(qū)深槽，采用帶膠離子注入的方法對N區(qū)槽側(cè)壁進(jìn)行N⁺注入，使側(cè)壁上形成薄的N⁺有源區(qū)1002，濃度達(dá)到0.5×10²⁰cm^-3，除掉光刻膠；

(4c)如圖4k所示，采用CVD的方法，在P、N區(qū)槽中淀積多晶硅1101，并將溝槽填滿；

(4d)如圖4l所示，采用CMP，去除表面多晶硅1101與第二Si₃N₄/SiN層602，使表面平整；

(4e)如圖4m所示，采用CVD的方法，在表面淀積一層多晶硅1301，厚度為200～500nm；

(4f)如圖4n所示，光刻P區(qū)有源區(qū)，采用帶膠離子注入方法進(jìn)行P⁺注入，使P區(qū)有源區(qū)摻雜濃度達(dá)到0.5×10²⁰cm^-3，去除光刻膠，形成P接觸1401；

(4g)光刻N區(qū)有源區(qū)，采用帶膠離子注入方法進(jìn)行N⁺注入，使N區(qū)有源區(qū)摻雜濃度為0.5×10²⁰cm^-3，去除光刻膠，形成N接觸1402；

(4h)如圖4o所示，采用濕法刻蝕，刻蝕掉P、N接觸區(qū)以外的多晶硅1301，形成P、N接觸區(qū)；

(4i)如圖4p所示，采用CVD的方法，在表面淀積SiO₂ 1601，厚度為800nm；

(4j)在1000℃，退火1分鐘，使離子注入的雜質(zhì)激活、并且推進(jìn)多晶硅中雜質(zhì)；

步驟5，構(gòu)成PIN二極管步驟：

(5a)如圖4q所示，在P、N接觸區(qū)光刻引線孔1701；

(5b)如圖4r所示，襯底表面濺射金屬，在750℃合金形成金屬硅化物1801，并刻蝕掉表面的金屬；

(5c)襯底表面濺射金屬，光刻引線；

(5d)如圖4s所示，淀積Si₃N₄/SiN形成鈍化層1901，光刻PAD，形成GaAs基等離子pin二極管，作為偶極子天線材料。

本實施例中，上述各種工藝參數(shù)均為舉例說明，依據(jù)本領(lǐng)域技術(shù)人員的常規(guī)手段所做的變換均為本申請之保護范圍。

本發(fā)明制備的應(yīng)用于頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管，首先，所使用的GaAs材料，由于其高遷移率和大載流子壽命的特性，提高了GaAs基等離子pin二極管的固態(tài)等離子體濃度；另外，GaAs基等離子pin二極管的P區(qū)與N區(qū)采用了基于刻蝕的深槽刻蝕的多晶硅鑲嵌工藝，該工藝能夠提供突變結(jié)pi與ni結(jié)，并且能夠有效地提高pi結(jié)、ni結(jié)的結(jié)深，使固態(tài)等離子體的濃度和分布的可控性增強，有利于制備出高性能的等離子天線；再次，本發(fā)明制備的應(yīng)用于頻率可重構(gòu)偶極子天線的GaAs基等離子pin二極管采用了一種基于刻蝕的深槽介質(zhì)隔離工藝，有效地提高了器件的擊穿電壓，抑制了漏電流對器件性能的影響。

基于本發(fā)明實施例提供的工藝制造出的基于GaAs基等離子pin二極管的頻率可重構(gòu)偶極子天線的優(yōu)點在于：

1、體積小、剖面低，結(jié)構(gòu)簡單、易于加工。

2、采用同軸電纜作為饋源，無復(fù)雜饋源結(jié)構(gòu)。

3、采用GaAs基等離子pin二極管作為天線的基本組成單元，只需通過控制其導(dǎo)通或斷開，即可實現(xiàn)頻率的可重構(gòu)。

4、所有組成部分均在半導(dǎo)體基片一側(cè)，易于制版加工。

綜上，本文中應(yīng)用了具體個例對本發(fā)明的原理及實施方式進(jìn)行了闡述，以上實施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實施方式及應(yīng)用范圍上均會有改變之處，綜上，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制，本發(fā)明的保護范圍應(yīng)以所附的權(quán)利要求為準(zhǔn)。