本發(fā)明大體上涉及集成電路裝置封裝，且更具體來說，涉及使用應(yīng)力緩沖器封裝集成電路裝置。

背景技術(shù)：

現(xiàn)今，多種集成電路裝置以低成本封裝方法來封裝，其通常包括包封在塑料包封物中的半導(dǎo)體管芯。由于集成電路裝置變得越來越精密，通常伴隨有低成本封裝的一些電路可對(duì)熱-機(jī)械應(yīng)力敏感。例如，敏感的模擬電路可需要諸如+/-0.1mv的電壓容限，但封裝應(yīng)力會(huì)引起敏感電路超過所需的電壓容限，具有諸如+/-5mv的性能。減少應(yīng)力對(duì)敏感電路的影響的一種方式是添加制造過程的步驟，諸如在晶片級(jí)，在使用包封物包封處于晶片形式時(shí)的半導(dǎo)體管芯之前，在敏感電路正上方涂覆經(jīng)圖案化的介電材料。然而，添加到制造過程中的額外步驟可顯著影響集成電路裝置的整體復(fù)雜度和成本。所需的是一種減少封裝集成電路裝置中的應(yīng)力的更加具有成本效益的方法。

技術(shù)實(shí)現(xiàn)要素：

一種用于制作多個(gè)封裝集成電路裝置的方法，包括：

將具有大于0.1和小于3吉帕斯卡(gpa)的彈性模數(shù)的第一材料層直接放置在集成電路組件矩陣和基板的第一主表面的暴露部分上方，所述第一主表面的暴露部分上安裝有所述集成電路組件；

將具有大于15和小于50gpa的彈性模數(shù)的第二材料層放置在所述第一材料層上方以包封所述集成電路組件；以及

單分所述基板以形成所述多個(gè)封裝集成電路裝置。

其中，該方法另外包括：

將所述第一材料層加熱到所述第一材料層的熔點(diǎn)溫度；以及

將所述第二材料層加熱到所述第二材料層的熔點(diǎn)溫度直到所述第二材料層熔化。

其中，該方法另外包括：

在將所述第二材料層放置在所述第一材料層上方之前，將所述第一材料層模制在所述集成電路組件和所述基板的所述第一主表面的所述暴露部分的周圍。

其中，該方法另外包括：

在模制所述第一材料層之后，在所述第一材料層上方模制所述第二材料層。

其中，該方法另外包括：

加熱所述第一和第二材料層以包封所述集成電路組件和所述基板的所述第一主表面的所述暴露部分。

其中：

所述第一材料層包括由環(huán)氧樹脂、丙烯酸和硅酮組成的群組中的一個(gè)，其具有0到30％的填充物材料。

其中：

所述第二材料層包括由環(huán)氧樹脂、丙烯酸和硅酮組成的群組中的一個(gè)，其具有60％到95％的填充物材料。

其中：

所述基板是由引線框架、芯片載體、有機(jī)基板以及陶瓷基板組成的群組中的一個(gè)。

其中：

所述第一層的厚度在20微米和100微米之間，且所述第二層的厚度在100微米和800微米之間。

其中：

在將所述第一層放置在所述集成電路組件矩陣上方之前，結(jié)合所述第一層和所述第二層。

一種用于制作封裝集成電路裝置的方法，包括：

將集成電路組件附著到基板的第一主表面上；

將篩安置在所述集成電路組件的應(yīng)力敏感電路上方，其中所述篩被配置成在所述篩和所述集成電路組件的頂表面之間形成空腔；以及

將模制化合物沉積于所述篩、所述集成電路組件和所述基板的所述第一主表面的暴露部分上方，其中所述模制化合物包括小于30％的小于指定大小的填充物顆粒，以使得所述空腔充滿所述模制化合物，而沒有大于所述指定大小的所述填充物顆粒。

其中：

所述模制化合物另外包括由環(huán)氧樹脂、丙烯酸和硅酮組成的群組中的一個(gè)。

其中：

所述基板是由引線框架、芯片載體、有機(jī)基板以及陶瓷基板組成的群組中的一個(gè)。

其中：

所述空腔的厚度在20微米和100微米之間，且所述模制化合物的厚度在100微米和800微米之間。

其中，該方法另外包括將所述篩附著到所述集成電路組件上，其中所述篩包括沿著篩網(wǎng)的邊緣使用粘附劑而附著到所述集成電路組件的所述篩網(wǎng)，并且設(shè)定所述篩網(wǎng)中的開口大小以允許具有小于所述指定大小的顆粒的所述模制化合物通過到所述空腔中。

其中，所述篩網(wǎng)由聚合物、金屬或陶瓷組成。

其中該方法另外包括在將所述篩附著到所述集成電路組件上之前，在所述篩網(wǎng)的至少兩個(gè)相對(duì)邊緣周圍涂覆所述粘附劑。

一種用于制造多個(gè)半導(dǎo)體裝置的方法，包括：

將多個(gè)集成電路(ic)管芯附著到基板上，其中所述附著包括在所述ic管芯上的接點(diǎn)和所述基板上的接點(diǎn)之間形成電連接；

在將所述ic管芯附著到所述基板之后，將第一包封材料放置在所述ic管芯的應(yīng)力敏感區(qū)域上方，其中所述第一包封材料包括小于30％的大于指定大小的填充物顆粒；以及

將第二包封材料放置在所述第一包封材料上方，其中所述第二包封材料包括60％到95％的填充物顆粒。

其中該方法另外包括：

通過經(jīng)由附著在所述ic管芯的應(yīng)力敏感區(qū)域上方的篩過濾所述第二包封材料來形成所述第一包封材料。

其中：

所述第一包封材料是毯狀材料層，其熔化或模制在所述ic管芯和在所述ic管芯周圍的所述基板的暴露部分上方；以及

所述第二包封材料是毯狀材料層，其熔化或模制在所述第一包封材料上方。

附圖說明

本發(fā)明是借助于例子示出的，并且不受附圖的限制，在附圖中類似標(biāo)記指示類似元件。圖式中的元件為簡(jiǎn)單和清楚起見被示出并且不必按比例繪制。

圖1示出了根據(jù)本發(fā)明的實(shí)施例的集成電路裝置的示例性模制條的簡(jiǎn)化平面圖。

圖2示出了根據(jù)本發(fā)明的實(shí)施例在制造階段期間的沿圖1的剖面線a-a的模制條的簡(jiǎn)化橫截面圖。

圖3示出了根據(jù)本發(fā)明的實(shí)施例在后續(xù)制造階段期間的沿著圖1的剖面線a-a的模制條的簡(jiǎn)化橫截面圖。

圖4示出了根據(jù)本發(fā)明的另一個(gè)實(shí)施例在制造階段期間的沿著圖1的剖面線a-a的模制條的簡(jiǎn)化橫截面圖。

具體實(shí)施方式

本發(fā)明描述用于集成電路裝置的低成本封裝方法，其降低半導(dǎo)體管芯表面上的應(yīng)力。在一個(gè)實(shí)施例中，集成電路裝置封裝包括第一層包封物，其緩沖來自第二層包封物的應(yīng)力。第一層包封物包括低模數(shù)材料，并被放置在半導(dǎo)體管芯上方。第二層包封物包括高模數(shù)材料，并被放置在第一層上方。在同一制造步驟期間，可同時(shí)放置第一層和第二層包封物兩者。

圖1示出了根據(jù)本發(fā)明的實(shí)施例的封裝集成電路裝置的示例性模制條100的簡(jiǎn)化平面圖。模制條100包括多個(gè)集成電路組件，諸如半導(dǎo)體管芯106，其安裝在基板102上，并使用第一毯狀層包封材料(未圖示)和第二毯狀層包封材料104包封以形成集成電路裝置陣列或矩陣。示出的模制條包括兩行，其中每一行具有全部都在包封物104內(nèi)形成的四個(gè)集成電路裝置。單分線108示出了其中模制條被切割以單分集成電路裝置中的每一個(gè)。橫截面圖沿著示例性模制條100的剖面線a-a截取。

基板102可包括引線框架、有機(jī)或陶瓷基板、芯片載體，等等。例如，引線框架包括具有用于附著半導(dǎo)體管芯的區(qū)域的標(biāo)志、支撐標(biāo)志的多個(gè)粘結(jié)桿，以及圍繞標(biāo)志的多個(gè)引線。引線框架可由容易塑形的任一合適的導(dǎo)電材料形成，諸如鋁、銅、鎳或鐵，或包括這些材料中的一個(gè)或多個(gè)的合金，諸如合金42。導(dǎo)電金屬可為裸的、部分鍍覆的，或鍍覆有另一金屬或合金，諸如鐵/鎳合金、銀、金等等。在一些實(shí)施例中，標(biāo)志可由不同于圍繞所述標(biāo)志的多個(gè)引線的材料形成。在一些實(shí)施例中，標(biāo)志可鍍覆有不同于多個(gè)引線的材料。在一些實(shí)施例中，標(biāo)志可為裸的，而多個(gè)引線可為鍍覆的，或標(biāo)志可為鍍覆的，而多個(gè)引線可為裸的。引線框架可為經(jīng)沖壓的引線框架或經(jīng)蝕刻的引線框架。

使用任一合適的管芯附著材料，將多個(gè)半導(dǎo)體管芯106附著到基板102的管芯附著區(qū)域。半導(dǎo)體管芯106可由諸如硅、鍺、砷化鎵等等的任一半導(dǎo)材料形成。半導(dǎo)體管芯106可包括數(shù)字電路、模擬電路、存儲(chǔ)器、處理器、mems、傳感器等等中的任一個(gè)或其組合。

包封物層104描繪包封整個(gè)模制條的毯狀材料層。包封物層104可由任一合適的模制化合物材料形成，所述材料包括，例如，環(huán)氧樹脂、丙烯酸、硅酮，等等。

圖2示出了根據(jù)本發(fā)明的實(shí)施例在制造階段期間的沿著圖1的模制條100的剖面線a-a的兩個(gè)集成電路裝置200的簡(jiǎn)化橫截面圖。集成電路裝置200包括基板102、半導(dǎo)體管芯106、第一包封物層202，以及第二包封物層104?；?02可包括引線框架、有機(jī)或陶瓷基板、芯片載體，等等?；?02的第一主表面包括用于附著半導(dǎo)體管芯106的管芯附著區(qū)域。每一管芯附著區(qū)域通常由多個(gè)導(dǎo)電跡線、電線、引線等等(未圖示)圍繞，以在集成電路裝置封裝之外的位置和諸如靠近管芯附著區(qū)域的焊線部位的封裝內(nèi)的位置之間耦合電信號(hào)。

使用任一合適的管芯附著材料204，諸如焊接合金、環(huán)氧樹脂、管芯附著薄膜，將半導(dǎo)體管芯106附著到基板102的管芯附著區(qū)域。半導(dǎo)體管芯106通常包括位于管芯周邊周圍的多個(gè)鍵合墊。半導(dǎo)體管芯106可由諸如硅、鍺、砷化鎵等等的任一半導(dǎo)材料形成。半導(dǎo)體管芯106可包括數(shù)字電路、模擬電路、存儲(chǔ)器、處理器、mems、傳感器等等中的任一個(gè)或其組合。

多個(gè)鍵合線208將半導(dǎo)體管芯上的多個(gè)接點(diǎn)位置電耦合到基板102的多個(gè)導(dǎo)電跡線、電線、引線等等上的接點(diǎn)部位。鍵合線208可由金屬形成，所述金屬包括鋁、銅、銀，或金。使用球形鍵合或楔形鍵合或球形鍵合和楔形鍵合的組合，可將鍵合線208附著到半導(dǎo)體管芯106上的接點(diǎn)位置和附著到接點(diǎn)部位。例如，球形鍵合可用于將鍵合線106的第一末端附著到諸如半導(dǎo)體管芯106的鍵合墊的接點(diǎn)位置上，而楔形鍵合可用于將鍵合線106的相對(duì)末端附著到基板102的接點(diǎn)部位上。在一些實(shí)施例中，半導(dǎo)體管芯106可在倒裝芯片定向上附著到基板102，其中多個(gè)球形鍵合或支柱將半導(dǎo)體管芯上的多個(gè)接點(diǎn)位置電耦合到基板102的多個(gè)導(dǎo)電跡線、電線、引線等等上的接點(diǎn)部位。

第一包封物層202和第二包封物層104放置在集成電路裝置矩陣上方，所述集成電路裝置矩陣包括半導(dǎo)體管芯106的應(yīng)力敏感區(qū)域、鍵合線208和基板102的第一主表面的暴露部分。在此實(shí)施例中，在將第一包封物層202放置在半導(dǎo)體管芯106、鍵合線208和基板102的第一主表面的暴露部分上方之前，結(jié)合第一包封物層202和第二包封物層104。在一些實(shí)施例中，在放置第二包封物層104之前，可將第一包封物層202放置在集成電路裝置矩陣上方。第一包封物層202被表征為低模數(shù)模制化合物，其具有，例如，大約3吉帕斯卡(gpa)和低于3吉帕斯卡(gpa)的室溫彈性模數(shù)。第一包封物層202包括富環(huán)氧樹脂、丙烯酸、硅酮或類似材料，其具有，例如，較低含量的填充物材料(諸如0到30％的二氧化硅填充物)。第二包封物層104被表征為高模數(shù)模制化合物，其具有，例如，大約15gpa和高于15gpa的室溫彈性模數(shù)。第二包封物層104包括環(huán)氧樹脂、丙烯酸、硅酮或類似材料，其具有較高含量的填充物材料(諸如60％或大于60％的二氧化硅填充物)。第一包封物層202具有大約100微米或小于100微米的厚度，且第二包封物層104具有大約100微米或大于100微米的厚度。例如，第一包封物層202的厚度范圍可為大約20微米到100微米，并可包括0到30％的二氧化硅填充物，且第二包封物層104的厚度范圍可為大約100微米到800微米，并可包括60％到95％的二氧化硅填充物。因?yàn)榈湍?shù)模制化合物的熱膨脹系數(shù)可高于正?；蚋吣?shù)模制化合物的熱膨脹系數(shù)，所以可能需要第一包封物層202的厚度小于第二包封物層104的厚度。例如，如果第一包封物層202具有30微米的厚度，且第二包封物104具有700微米的厚度，那么封裝集成電路裝置的整體熱膨脹系數(shù)將保持為極其接近于典型的單層包封的集成電路裝置的熱膨脹系數(shù)。

圖3示出了根據(jù)本發(fā)明的實(shí)施例在后續(xù)制造階段期間的沿著圖1的模制條100的剖面線a-a的兩個(gè)集成電路裝置300的簡(jiǎn)化橫截面圖。第一包封物層202和第二包封物層104加熱到各自的熔點(diǎn)，以保形地包封半導(dǎo)體管芯106、鍵合線208和基板102的第一主表面的暴露部分。在一些實(shí)施例中，在將第二包封物層104放置在第一包封物層202上方之前，第一包封物層202可在第一熱操作期間加熱以在半導(dǎo)體管芯106、鍵合線208和基板102的第一主表面的暴露部分上方保形地模制包封物。在模制第一包封物層202之后，可在第二熱操作期間加熱第二包封物層104以形成平面包封的外表面。在一些實(shí)施例中，使用諸如注射模制的包封工藝，可在半導(dǎo)體管芯106、鍵合線208和基板102的第一主表面的暴露部分上方模制第一包封物層202。使用諸如注射模制的包封工藝，可類似地在第一包封物層202上方模制第二包封物層104。

圖4示出了根據(jù)本發(fā)明的另一個(gè)實(shí)施例在制造階段期間沿著圖1的模制條100的剖面線a-a的兩個(gè)集成電路裝置400的簡(jiǎn)化橫截面圖。集成電路裝置400包括基板102、半導(dǎo)體管芯106、安置在每一半導(dǎo)體管芯的應(yīng)力敏感電路上方的篩402，以及第二包封物層104。

篩402被配置成在篩402和半導(dǎo)體管芯106的頂表面之間形成空腔。篩402可由諸如金屬、聚合物等等的任一合適的材料形成。沿著篩的邊緣使用粘附劑，可將篩402附著到半導(dǎo)體管芯106上，并且可設(shè)定篩402中的開口的大小以允許具有小于指定大小的顆粒的模制化合物通過到空腔中。篩402可包括附著到半導(dǎo)體管芯106的篩網(wǎng)或篩網(wǎng)狀材料。例如，沿著篩網(wǎng)的邊緣使用粘附劑，可將篩402附著到半導(dǎo)體管芯106上，并且可設(shè)定篩網(wǎng)中的開口的大小以允許具有小于指定大小的顆粒的模制化合物通過到空腔中。在將篩402附著到半導(dǎo)體管芯106上之前，通過在篩網(wǎng)的至少兩個(gè)相對(duì)邊緣的周圍涂覆粘附劑，可將篩402附著到半導(dǎo)體管芯106上。

基板102可包括引線框架、有機(jī)或陶瓷基板、芯片載體，等等?；?02的第一主表面包括用于附著半導(dǎo)體管芯106的管芯附著區(qū)域。每一管芯附著區(qū)域通常由多個(gè)導(dǎo)電跡線、電線、引線等等(未圖示)圍繞，以在集成電路裝置封裝之外的位置和諸如靠近管芯附著區(qū)域的焊線部位的封裝內(nèi)的位置之間耦合電信號(hào)。

使用任一合適的管芯附著材料204，諸如焊接合金、環(huán)氧樹脂、管芯附著薄膜，將半導(dǎo)體管芯106附著到基板102的管芯附著區(qū)域。半導(dǎo)體管芯106通常包括位于管芯周邊周圍的多個(gè)鍵合墊。半導(dǎo)體管芯106可由諸如硅、鍺、砷化鎵等等的任一半導(dǎo)材料形成。半導(dǎo)體管芯106可包括數(shù)字電路、模擬電路、存儲(chǔ)器、處理器、mems、傳感器等等中的任一個(gè)或其組合。

多個(gè)鍵合線208將半導(dǎo)體管芯上的多個(gè)接點(diǎn)位置電耦合到基板102的多個(gè)導(dǎo)電跡線、電線、引線等等上的接點(diǎn)部位。鍵合線208可由金屬形成，所述金屬包括鋁、銅、銀，或金。使用球形鍵合或楔形鍵合或球形鍵合和楔形鍵合的組合，可將鍵合線208附著到半導(dǎo)體管芯106上的接點(diǎn)位置和附著到接點(diǎn)部位。例如，球形鍵合可用于將鍵合線106的第一末端附著到諸如半導(dǎo)體管芯106的鍵合墊的接點(diǎn)位置上，而楔形鍵合可用于將鍵合線106的相對(duì)末端附著到基板102的接點(diǎn)部位上。

將第二包封物層104沉積于集成電路裝置矩陣上方，所述集成電路裝置矩陣包括所安置的篩402、半導(dǎo)體管芯106、鍵合線208，以及基板102的第一主表面的暴露部分。在此實(shí)施例中，第二包封物包括小于30％的小于指定大小的填充物顆粒，以使得空腔充滿包封物，而沒有大于指定大小的填充物顆粒。例如，如果第二包封物104包括小于30％的小于1微米的指定填充物顆粒直徑的填充物顆粒，那么被配置成過濾包括直徑為1微米或大于1微米的顆粒的篩將允許具有30％含量的填充物的第一包封物404材料穿過篩。當(dāng)將第二包封物層104沉積于篩402、半導(dǎo)體管芯106、鍵合線208以及基板102的第一主表面的暴露部分上方時(shí)，經(jīng)過濾的包封物穿過篩402，使用第一包封物404材料層填充在篩402下形成的空腔。第一包封物層404被表征為低模數(shù)模制化合物，其具有，例如，大約3吉帕斯卡(gpa)和低于3吉帕斯卡(gpa)的室溫彈性模數(shù)。第二包封物層104包括環(huán)氧樹脂、丙烯酸、硅酮，等等。第二包封物層104可被表征為高模數(shù)模制化合物，其具有，例如，大約15gpa和高于15gpa的室溫彈性模數(shù)。在一些實(shí)施例中，第二包封物層104包括較高含量的填充物材料，諸如60％或大于60％的二氧化硅填充物，其中例如，30％的填充物顆粒小于指定大小。

在此實(shí)施例中，篩402的空腔具有大約100微米或小于100微米的厚度，且第二包封物層104具有大約100微米或大于100微米的厚度。例如，篩402的空腔的厚度范圍可為大約20微米到100微米，且第二包封物層104的厚度范圍可為大約100微米到800微米。因?yàn)榈湍?shù)第一包封物層404的熱膨脹系數(shù)可高于第二包封物層104的熱膨脹系數(shù)，所以可能需要第一包封物層404的厚度小于第二包封物層104的厚度。例如，如果第一包封物層404具有30微米的厚度，且第二包封物104具有700微米的厚度，那么封裝集成電路裝置的整體熱膨脹系數(shù)將保持為極其接近于具有700微米的厚度的典型的單層包封集成電路裝置的熱膨脹系數(shù)。

一般來說，存在用于制作多個(gè)封裝集成電路裝置的方法，其包括：將具有大于0.1和小于3吉帕斯卡(gpa)的彈性模數(shù)的第一材料層直接放置在集成電路組件的矩陣和基板的第一主表面的暴露部分上方，在所述基板的第一主表面的暴露部分上面安裝有集成電路組件；將具有大于15和小于50gpa的彈性模數(shù)的第二材料層放置在第一材料層上方以包封集成電路組件；以及單分基板以形成多個(gè)封裝集成電路裝置。方法可另外包括將第一材料層加熱到第一材料層的熔點(diǎn)溫度，并將第二材料層加熱到第二材料層的熔點(diǎn)溫度，直到第二材料層熔化。方法可另外包括在將第二材料層放置在第一材料層上方之前，模制集成電路組件周圍的第一材料層和基板的第一主表面的暴露部分。方法可另外包括在模制第一材料層之后，模制在所述第一材料層上方的第二材料層。方法可另外包括加熱第一和第二材料層以包封集成電路組件和基板的第一主表面的暴露部分。第一材料層可包括由環(huán)氧樹脂、丙烯酸和硅酮組成的群組中的一個(gè)，其具有0到30％的填充物材料。第二材料層可包括由環(huán)氧樹脂、丙烯酸和硅酮組成的群組中的一個(gè)，其具有60％到95％的填充物材料?；蹇蔀橛梢€框架、芯片載體、有機(jī)基板以及陶瓷基板組成的群組中的一個(gè)。第一層的厚度可在20微米和100微米之間，且第二層的厚度可在100微米和800微米之間。在將第一層放置在集成電路組件矩陣上方之前，可結(jié)合第一層和第二層。

在另一實(shí)施例中，存在用于制作封裝集成電路裝置的方法，其包括：將集成電路組件附著到基板的第一主表面上；將篩安置在集成電路組件的應(yīng)力敏感電路上方，其中篩被配置成在所述篩和集成電路組件的頂表面之間形成空腔；以及將模制化合物沉積于篩、集成電路組件和基板的第一主表面的暴露部分上方，其中所述模制化合物包括小于30％的小于指定大小的填充物顆粒，以使得空腔充滿模制化合物，而沒有大于指定大小的填充物顆粒。模制化合物可另外包括由環(huán)氧樹脂、丙烯酸和硅酮組成的群組中的一個(gè)?；迨怯梢€框架、芯片載體、有機(jī)基板以及陶瓷基板組成的群組中的一個(gè)?？涨坏暮穸瓤稍?0微米和100微米之間，且模制化合物的厚度可在100微米和800微米之間。方法可另外包括將篩附著到集成電路組件上，其中所述篩包括沿著篩網(wǎng)的邊緣使用粘附劑附著到集成電路組件的篩網(wǎng)，并且設(shè)定篩網(wǎng)中的開口大小以允許具有小于指定大小的顆粒的模制化合物通過到空腔中。篩網(wǎng)可由聚合物、金屬或陶瓷組成。方法可另外包括在將篩附著到集成電路組件上之前，在篩網(wǎng)的至少兩個(gè)相對(duì)邊緣周圍涂覆粘附劑。

在又一實(shí)施例中，存在制造多個(gè)半導(dǎo)體裝置的方法，其包括：將多個(gè)集成電路(ic)管芯附著到基板上，其中所述附著包括在ic管芯上的接點(diǎn)和基板上的接點(diǎn)之間形成電連接；在將ic管芯附著到基板之后，將第一包封材料放置在ic管芯的應(yīng)力敏感區(qū)域上方，其中第一包封材料包括30％的大于指定大小的填充物顆粒；以及將第二包封材料放置在第一包封材料上方，其中第二包封材料包括60％到95％的填充物顆粒。方法可另外包括通過經(jīng)由附著在ic管芯的應(yīng)力敏感區(qū)域上方的篩過濾第二包封材料來形成第一包封材料。第一包封材料可為在ic管芯和在ic管芯周圍的基板的暴露部分上方熔化或模制的毯狀材料層，且第二包封材料可為在第一包封材料上方熔化或模制的毯狀材料層。

到現(xiàn)在應(yīng)了解，已提供用于集成電路裝置的較低成本的封裝方法，其減少在半導(dǎo)體管芯的表面上的應(yīng)力。在一個(gè)實(shí)施例中，集成電路裝置封裝包括第一層包封物，其緩沖來自第二層包封物的應(yīng)力。第一層包封物包括低模數(shù)材料，并被放置在半導(dǎo)體管芯上方。第二層包封物包括高模數(shù)材料，并被放置在第一層上方。在同一制造步驟期間，可同時(shí)放置第一層和第二層包封物兩者，并因此最小化制造步驟和降低成本。

本文所述的半導(dǎo)體管芯可從任一半導(dǎo)體材料或材料的組合形成，所述材料諸如砷化鎵、鍺化硅、絕緣體上硅(soi)、硅、單晶硅等等，以及上述材料的組合。

由于實(shí)施本發(fā)明的設(shè)備大部分由本領(lǐng)域的技術(shù)人員已知的電子組件和電路組成，因此為了理解和了解本發(fā)明的基本概念并且為了不混淆或偏離本發(fā)明的教示，將不會(huì)以比上述圖示認(rèn)為必要的任何更大程度闡述電路細(xì)節(jié)。

雖然本文中參考具體實(shí)施例描述了本發(fā)明，但是在不脫離如所附權(quán)利要求書所闡述的本發(fā)明的范圍的情況下可以進(jìn)行各種修改和改變。因此，說明書和圖式應(yīng)視為說明性而不是限制性意義，并且預(yù)期所有這些修改都包括在本發(fā)明的范圍內(nèi)。并不希望將本文中相對(duì)于具體實(shí)施例描述的任何優(yōu)勢(shì)、優(yōu)點(diǎn)或針對(duì)問題的解決方案理解為任何或所有權(quán)利要求的關(guān)鍵、必需或必不可少的特征或要素。

如本文中所使用，術(shù)語(yǔ)“耦合”并不意圖局限于直接耦合或機(jī)械耦合。

此外，如本文中所使用，術(shù)語(yǔ)“一”被限定為一個(gè)或大于一個(gè)。而且，權(quán)利要求書中對(duì)例如“至少一個(gè)”和“一個(gè)或多個(gè)”等介紹性短語(yǔ)的使用不應(yīng)被解釋為暗示由不定冠詞“一”導(dǎo)入的另一權(quán)利要求要素將含有此引導(dǎo)的權(quán)利要求要素的任何特定權(quán)利要求限制為僅含有一個(gè)此要素的發(fā)明，甚至是在同一權(quán)利要求包括介紹性短語(yǔ)“一個(gè)或多個(gè)”或“至少一個(gè)”和例如“一”等不定冠詞時(shí)。對(duì)于定冠詞的使用也是如此。

除非另外說明，否則例如“第一”和“第二”等術(shù)語(yǔ)用于任意地區(qū)分此類術(shù)語(yǔ)所描述的元件。因此，這些術(shù)語(yǔ)不一定意圖指示此些元件的時(shí)間或其它優(yōu)先級(jí)。