本發(fā)明涉及有關(guān)于一種緩沖器電路及應(yīng)用其的電壓產(chǎn)生器，特別是有關(guān)一種避免過電壓(over-stress)的緩沖器電路及應(yīng)用其的電壓產(chǎn)生器。

背景技術(shù)：

已知的緩沖器電路包含多個(gè)晶體管，并偏壓于第一電壓電位+VDD及第二電壓電位-VDD。為了確保這些晶體管能完全導(dǎo)通和完全關(guān)閉，這些晶體管的各端點(diǎn)必須操作在電位-VDD到電位+VDD之間。在此情況下，有些晶體管的兩端可能承受超過一倍VDD的電壓差，這可能會(huì)導(dǎo)致這些晶體管的損壞。目前用來解決上述的過電壓問題的方法之一是使用高壓元件作為開關(guān)，以承受較高的電壓差。然而這種方法會(huì)導(dǎo)致緩沖器電路的整體成本增加。因此，如何在不使用高壓元件的前提下提供一種避免過電壓的緩沖器電路實(shí)為業(yè)界急于解決的問題。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)本發(fā)明的一實(shí)施例，提供一種緩沖器電路，具有一輸入端及一輸出端。輸入端接收一輸入信號(hào)。輸出端提供一輸出信號(hào)。緩沖器電路包含一晶體管迭接電路、一閂鎖器電路、一第一晶體管及一第二晶體管以及一電壓產(chǎn)生電路。晶體管迭接電路偏壓于一第一電壓，且晶體管迭接電路接收輸入信號(hào)。閂鎖器電路偏壓于一第二電壓，第二電壓為一負(fù)電壓。第一晶體管及第二晶體管耦接于晶體管迭接電路及閂鎖器電路之間，且第一晶體管的柵極端耦接至第二晶體管的柵極端。電壓產(chǎn)生電路根據(jù)第二電壓提供一偏壓電壓至第一晶體管的柵極端以及第二晶體管的柵極端。電壓產(chǎn)生電路根據(jù)第二電壓的電位動(dòng)態(tài)調(diào)整偏壓電壓的電位，且當(dāng)緩沖器電路剛啟動(dòng)時(shí)，偏壓電壓為一第一電位，當(dāng)緩沖器電路達(dá)到穩(wěn)態(tài)后，偏壓電壓為一第二電位。

根據(jù)本發(fā)明的另一實(shí)施例，提供一種電壓產(chǎn)生電路。電壓產(chǎn)生電路包含一電荷泵電路。電壓產(chǎn)生電路更使用一緩沖器電路。緩沖器電路具有一輸入端及一輸出端。輸入端接收一輸入信號(hào)。輸出端提供一輸出信號(hào)。緩沖器電路包含一晶體管迭接電 路、一閂鎖器電路、一第一晶體管及一第二晶體管以及一電壓產(chǎn)生電路。晶體管迭接電路偏壓于一第一電壓，且晶體管迭接電路接收輸入信號(hào)。閂鎖器電路偏壓于一第二電壓，第二電壓為一負(fù)電壓。第一晶體管及第二晶體管耦接于晶體管迭接電路及閂鎖器電路之間，且第一晶體管的柵極端耦接至第二晶體管的柵極端。電壓產(chǎn)生電路根據(jù)第二電壓提供一偏壓電壓至第一晶體管的柵極端以及第二晶體管的柵極端。電壓產(chǎn)生電路根據(jù)第二電壓的電位動(dòng)態(tài)調(diào)整偏壓電壓的電位，且當(dāng)緩沖器電路剛啟動(dòng)時(shí)，偏壓電壓為一第一電位，當(dāng)緩沖器電路達(dá)到穩(wěn)態(tài)后，偏壓電壓為一第二電位。

根據(jù)本發(fā)明的又一實(shí)施例，提供另一種電壓產(chǎn)生電路。電壓產(chǎn)生電路包含一電荷泵電路及一緩沖器電路。緩沖器電路具有一輸入端及一輸出端。輸入端接收一輸入信號(hào)。輸出端提供一輸出信號(hào)。緩沖器電路包含一晶體管迭接電路、一閂鎖器電路、一第一晶體管及一第二晶體管以及一電壓產(chǎn)生電路。晶體管迭接電路偏壓于一第一電壓，且晶體管迭接電路接收輸入信號(hào)。閂鎖器電路偏壓于一第二電壓，第二電壓為一負(fù)電壓。第一晶體管及第二晶體管耦接于晶體管迭接電路及閂鎖器電路之間，且第一晶體管的柵極端耦接至第二晶體管的柵極端。電壓產(chǎn)生電路根據(jù)第二電壓提供一偏壓電壓至第一晶體管的柵極端以及第二晶體管的柵極端。電壓產(chǎn)生電路根據(jù)第二電壓的電位動(dòng)態(tài)調(diào)整偏壓電壓的電位，且當(dāng)緩沖器電路剛啟動(dòng)時(shí)，偏壓電壓為一第一電位，當(dāng)緩沖器電路達(dá)到穩(wěn)態(tài)后，偏壓電壓為一第二電位。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說明如下。

附圖說明

圖1所示為依據(jù)本發(fā)明第一實(shí)施例的緩沖器電路示意圖。

圖2所示為圖1的緩沖器電路的一例的電路示意圖。

圖3A和3B所示為圖2的緩沖器電路達(dá)到穩(wěn)態(tài)時(shí)分別在第一周期和第二周期的各晶體管的操作電壓電位以及各端點(diǎn)的電壓電位示意圖。

圖4A所示為在緩沖器電路剛啟動(dòng)時(shí)，提供0V的偏壓電壓，緩沖器電路中各晶體管的操作電壓電位以及各端點(diǎn)的電壓電位示意圖。

圖4B所示為在緩沖器電路剛啟動(dòng)時(shí)，提供Vbias>2Vt的偏壓電壓，緩沖器電路中各晶體管的操作電壓電位以及各端點(diǎn)的電壓電位示意圖。

圖4C所示為在緩沖器電路達(dá)到穩(wěn)態(tài)時(shí)，提供Vbias>2Vt的偏壓電壓，緩沖器電路中各晶體管的操作電壓電位以及各端點(diǎn)的電壓電位示意圖。

圖5A和5B分別所示在緩沖器電路剛啟動(dòng)時(shí)及達(dá)到穩(wěn)態(tài)時(shí)，緩沖器電路中各晶體管的操作電壓電位以及各端點(diǎn)的電壓電位示意圖。

圖6所示為依據(jù)本發(fā)明第一實(shí)施例的緩沖器電路100的應(yīng)用的一例的示意圖。

圖7所示為圖6的電壓產(chǎn)生器的一例的示意圖。

具體實(shí)施方式

圖1所示為依據(jù)本發(fā)明第一實(shí)施例的緩沖器電路100的示意圖。緩沖器電路100具有一輸入端Vin及一輸出端Vout。輸入端Vin接收一輸入信號(hào)Sin。輸出端Vout提供一輸出信號(hào)Sout。緩沖器電路100包含一晶體管迭接電路110、一閂鎖器電路120、晶體管M1、晶體管M2以及一電壓產(chǎn)生電路130。晶體管迭接電路110偏壓于一第一電壓V1，且晶體管迭接電路110接收輸入信號(hào)Sin。閂鎖器電路120偏壓于一第二電壓V2，第二電壓為一負(fù)電壓。晶體管M1及晶體管M2耦接于晶體管迭接電路110及閂鎖器電路120之間，且晶體管M1的柵極端耦接至晶體管M2的柵極端。電壓產(chǎn)生電路130根據(jù)第二電壓V2提供一偏壓電壓Vbias至晶體管M1的柵極端以及晶體管M2的柵極端。電壓產(chǎn)生電路130根據(jù)第二電壓V2的電位動(dòng)態(tài)地調(diào)整偏壓電壓Vbias的電位，且當(dāng)緩沖器電路100剛啟動(dòng)時(shí)，偏壓電壓Vbias為一第一電位，當(dāng)緩沖器電路100達(dá)到穩(wěn)態(tài)后，偏壓電壓為一第二電位。

在一實(shí)施例中，緩沖器電路100偏壓于第一電壓V1及第二電壓V2，第一電壓V1的電位為+VDD，第二電壓V2的電位為-VDD。輸入信號(hào)Sin具有從接地電壓的電位0至第一電壓V1的電位VDD的擺幅。輸出信號(hào)Sout具有從第二電壓V2的電位-VDD至第一電壓V1的電位VDD的擺幅。當(dāng)緩沖器電路100剛啟動(dòng)時(shí)，此時(shí)第二電壓V2的電位為0V，偏壓電壓Vbias為一第一電位，此第一電位高于晶體管M2的源極電壓加上晶體管M2的一臨界電壓以使晶體管M2導(dǎo)通。當(dāng)緩沖器電路100達(dá)到穩(wěn)態(tài)后，此時(shí)第二電壓V2的電位已經(jīng)達(dá)到-VDD，偏壓電壓Vbias為一第二電位，隨著V2逐漸下降至-VDD，第二電位往0V逼進(jìn)，而使晶體管M2導(dǎo)通。本領(lǐng)域技術(shù)人員可知，偏壓電壓Vbias并不會(huì)完全等于0V，而是實(shí)質(zhì)上趨近于0V。

詳細(xì)地說，圖2所示為圖1的緩沖器電路的一例的電路示意圖。在一實(shí)施例中，晶體管迭接電路110例如包含四顆晶體管，晶體管M3～M6。晶體管M3，耦接至輸入端Vin以接收輸入信號(hào)Sin，且偏壓于第一電壓V1。晶體管M4耦接在晶體管M3及晶體管M1之間，且晶體管M4與晶體管M1之間具有端點(diǎn)Voutb。晶體管M5耦接至端點(diǎn)Vinb以接收輸入信號(hào)Sin的反相信號(hào)并偏壓于第一電壓V1。晶體管M6耦接在晶體管M5及晶體管M2之間，且晶體管M6及晶體管M2之間具有輸出端Vout。晶體管M6的柵極端耦接至晶體管M4的柵極端。在其他實(shí)施例中，晶體管迭接電路110也可包含更多晶體管迭接而組成，本發(fā)明并不以此為限。

在一實(shí)施例中，閂鎖器電路120包含晶體管M7及晶體管M8。晶體管M7耦接至晶體管M1，并偏壓于第二電壓V2。且晶體管M7的柵極端耦接至晶體管M2。晶體管M8耦接至晶體管M2，并偏壓于第二電壓V2。且晶體管M8的柵極端耦接至晶體管M1。在其他實(shí)施例中，閂鎖器電路120也可包含更多晶體管迭接在晶體管M7或晶體管M8與第二電壓V2的端點(diǎn)之間，本發(fā)明并不以此為限。

在此實(shí)施例中，電壓產(chǎn)生電路130包含電阻R及晶體管M9。電阻R的第一端接收第三電壓V3，其中，設(shè)定第三電壓V3的電位高于在緩沖器電路100剛啟動(dòng)時(shí)，偏壓電壓Vbias的第一電位，以使晶體管M2導(dǎo)通。晶體管M9的第一端耦接至電阻R的第二端以提供偏壓電壓Vbias。晶體管M9的第二端耦接至接地端。晶體管M9的控制端接收第二電壓V2。

在操作中，當(dāng)緩沖器電路100剛啟動(dòng)時(shí)，第二電壓V2此時(shí)的電位為0V，晶體管M9不導(dǎo)通，因此，電阻R接收第三電壓V3而由第二端提供第一電位的偏壓電壓Vbias。當(dāng)緩沖器電路200達(dá)到穩(wěn)態(tài)時(shí)，此時(shí)第二電壓V2的電位達(dá)到-VDD，晶體管M9為導(dǎo)通而接地，以使晶體管M9的第一端提供趨近于接地電位的偏壓電壓Vbias。隨著V2逐漸下降至-VDD，M9的導(dǎo)通狀態(tài)逐漸使偏壓電壓Vbias往0V逼進(jìn)。本領(lǐng)域技術(shù)人員可知，Vbias并不會(huì)完全等于0V，而是實(shí)質(zhì)上趨近于0V。

請(qǐng)參照?qǐng)D3A及3B說明緩沖器電路100的操作。圖3A和3B所示為圖2的緩沖器電路100達(dá)到穩(wěn)態(tài)時(shí)分別在第一周期和第二周期的各晶體管的操作電壓電位以及各端點(diǎn)的電壓電位示意圖。在第一周期中，如圖3A所示，輸入信號(hào)Sin的電位為0V，此時(shí)晶體管M3的源極端偏壓于第一電壓V1的電位VDD，例如為3.3V。晶體管M3的柵極端耦接至輸入端Vin而接收0V的輸入信號(hào)Sin而為導(dǎo)通(標(biāo)示為ON)。晶體管M4的源極端耦接至晶體管M3的漏極端，且因?yàn)榫w管M3為導(dǎo) 通，晶體管M4的源極端為3.3V。而晶體管M4的柵極端為0V，因此晶體管M4也為導(dǎo)通而使晶體管M4的漏極端，即端點(diǎn)Voutb，亦為3.3V。晶體管M5的源極端亦偏壓于第一電壓V1的電位VDD，即3.3V。晶體管M5的柵極端耦接至輸入端Vinb而接收的輸入信號(hào)Sin的反相信號(hào)，即3.3V，因此晶體管M5為不導(dǎo)通(標(biāo)示為OFF)。晶體管M6的源極端耦接至晶體管M5的漏極端，且因?yàn)榫w管M5為不導(dǎo)通，晶體管M6的源極端為0V。而晶體管M6的柵極端為0V，因此晶體管M6也為不導(dǎo)通。

在第一周期中，如圖3A所示，晶體管M1的源極端的電壓電位在理想狀態(tài)上與偏壓電壓Vbias相等而為0V，實(shí)際上因?yàn)橹瞥?，晶體管M1的源極端的電壓電位為趨近于偏壓電壓Vbias的電位，故本領(lǐng)域具有通常知識(shí)者應(yīng)能理解晶體管M1的源極端的電壓電位實(shí)質(zhì)上相同于偏壓電壓Vbias的電位。在一實(shí)施例中，晶體管M1的源極端為0V，而晶體管M1的柵極端亦為0V，因此晶體管M1為不導(dǎo)通。晶體管M8的柵極端耦接到晶體管M1的源極端而為0V，晶體管M8的源極端偏壓在第二電壓V2的電位-VDD，例如為-3.3V，因此晶體管M8為導(dǎo)通。因?yàn)榫w管M8為導(dǎo)通，晶體管M8的漏極端為-3.3V。晶體管M7的柵極端耦接至晶體管M8的漏極端而為-3.3V，晶體管M7的源極端亦偏壓在第二電壓V2的電位-VDD而為-3.3V，因此晶體管M7為不導(dǎo)通。晶體管M2的源極耦接至晶體管M8的漏極端而為-3.3V，而晶體管M2的柵極端為0V，因此晶體管M2為導(dǎo)通。因?yàn)榫w管M2為導(dǎo)通，晶體管M2的漏極端為3.3V。也就是說，在如圖3A所示的第一周期中，晶體管M2于端點(diǎn)Vout提供-3.3V的輸出信號(hào)Sout。

另一方面，圖3B所示為第二周期中，輸入信號(hào)Sin的電位為3.3V，此時(shí)晶體管M3的源極端偏壓于第一電壓V1的電位VDD，即3.3V，且晶體管M3的柵極端耦接至輸入端Vin而接收3.3V的輸入信號(hào)Sin而因此為不導(dǎo)通。因?yàn)榫w管M3為不導(dǎo)通，晶體管M4的源極端為0V，且晶體管M4的柵極端為0V，因此晶體管M4也為不導(dǎo)通。晶體管M5的源極端亦偏壓于第一電壓V1的電位VDD，即3.3V。晶體管M5的柵極端耦接至輸入端Vinb而接收的輸入信號(hào)Sin的反相信號(hào)，即0V，因此晶體管M5為導(dǎo)通。因?yàn)榫w管M5為導(dǎo)通，且晶體管M6的源極端耦接至晶體管M5的漏極端，因此晶體管M6的源極端為3.3V。而晶體管M6的柵極端為0V，因此晶體管M6也為導(dǎo)通。因?yàn)榫w管M6為導(dǎo)通，晶體管M6的漏極端為 3.3V。也就是說，在如圖3B所示的第二周期中，晶體管M6于端點(diǎn)Vout提供3.3V的輸出信號(hào)Sout。

在第二周期中，如圖3B所示，晶體管M2的源極端為0V，而晶體管M2的柵極端亦為0V，因此晶體管M2為不導(dǎo)通。晶體管M7的柵極端耦接到晶體管M2的源極端而為0V，晶體管M7的源極端偏壓在第二電壓V2的電位-VDD，即-3.3V，因此晶體管M7為導(dǎo)通。因?yàn)榫w管M7為導(dǎo)通，晶體管M7的漏極端為-3.3V。晶體管M8的柵極端耦接至晶體管M7的漏極端而為-3.3V，晶體管M8的源極端亦偏壓在第二電壓V2的電位-VDD而為-3.3V，因此晶體管M8為不導(dǎo)通。晶體管M1的源極耦接至晶體管M7的漏極端而為-3.3V，而晶體管M1的柵極端為0V，因此晶體管M1為導(dǎo)通。因?yàn)榫w管M1為導(dǎo)通，晶體管M1的漏極端為3.3V，即晶體管M1的漏極端，即端點(diǎn)Voutb為-3.3V。

如圖3A及3B所示，在緩沖器電路100達(dá)到穩(wěn)態(tài)時(shí)，晶體管M1的柵極端接收的偏壓電壓Vbias為0V。然而，在緩沖器電路100剛啟動(dòng)時(shí)，若偏壓電壓Vbias為0V，則緩沖器電路100會(huì)無法正常操作。請(qǐng)參照?qǐng)D4A，圖4A所示為在緩沖器電路100剛啟動(dòng)時(shí)，若提供晶體管M1的柵極端0V的偏壓電壓，緩沖器電路100中各晶體管的操作電壓電位以及各端點(diǎn)的電壓電位示意圖。如圖4A所示，晶體管M8的柵極端耦接到晶體管M1的源極端而為0V，晶體管M8的源極端偏壓在第二電壓V2。然而，在緩沖器電路100剛啟動(dòng)時(shí)，第二電壓V2的電位為0V，因此晶體管M8為不導(dǎo)通。因?yàn)榫w管M8為不導(dǎo)通，晶體管M8的漏極端為0V。晶體管M2的源極耦接至晶體管M8的漏極端而為0V，而晶體管M2的柵極端為0V，因此晶體管M2為不導(dǎo)通。因?yàn)榫w管M2為不導(dǎo)通，也因此，晶體管M2于端點(diǎn)Vout提供0V的輸出信號(hào)Sout。并且，晶體管M7的柵極端耦接至晶體管M8的漏極端而為0V，晶體管M7的源極端亦偏壓在第二電壓V2而為0V，因此晶體管M7亦為不導(dǎo)通，而晶體管M7的漏極端仍然保持在0V。也就是說，如果在緩沖器電路100剛啟動(dòng)時(shí)，提供0V的偏壓電壓Vbias至晶體管M1的柵極端以及晶體管M2的柵極端，會(huì)造成晶體管M2及晶體管M8無法導(dǎo)通，因此不能在輸出端Vout提供電位-VDD的輸出信號(hào)Sout。

因此，在緩沖器電路100剛啟動(dòng)時(shí)，必須要提供適合的偏壓電壓Vbias以使晶體管M2及晶體管M8導(dǎo)通進(jìn)而能提供–VDD電位的輸出信號(hào)Sout。請(qǐng)參照?qǐng)D4B，圖4B所示為在緩沖器電路100剛啟動(dòng)時(shí)，提供Vbias>2Vt的偏壓電壓，緩沖器 電路100中各晶體管的操作電壓電位以及各端點(diǎn)的電壓電位示意圖。在此實(shí)例中，提供大于兩倍臨界電壓(晶體管M2及晶體管M8的臨界電壓)的偏壓電壓以使晶體管M2及晶體管M8為導(dǎo)通。在其他實(shí)施例中，若輸出端Vout與第二電壓V2之間耦接有更多晶體管，例如N個(gè)串聯(lián)的晶體管，則提供大于N*Vt的偏壓電壓，以使這N個(gè)串聯(lián)的晶體管皆能導(dǎo)通。

在緩沖器電路100啟動(dòng)之后，隨著第二電壓V2的電位逐漸的由0V變?yōu)?VDD時(shí)，雖然提供大于兩倍臨界電壓的偏壓電壓(Vbias>2Vt)可使晶體管M2及晶體管M8為導(dǎo)通，但是會(huì)造成晶體管操作在過電壓的狀態(tài)，而可能會(huì)導(dǎo)致晶體管的損壞。請(qǐng)參照?qǐng)D4C，圖4C所示為在緩沖器電路100達(dá)到穩(wěn)態(tài)時(shí)，提供Vbias>2Vt的偏壓電壓，緩沖器電路100中各晶體管的操作電壓電位以及各端點(diǎn)的電壓電位示意圖。如圖4C所示，晶體管M1的柵極端接收Vbias>2Vt的偏壓電壓，例如1V，而晶體管M1的源極端亦為1V而使晶體管M1為不導(dǎo)通。晶體管M8的柵極端耦接到晶體管M1的源極端而為1V，晶體管M8的源極端偏壓在第二電壓V2，即-3.3V，此時(shí)晶體管M8為導(dǎo)通，但操作在過電壓的情況下(Vgs＝4.3V>VDD(3.3V)，且Vgd＝4.3V>VDD(3.3V))。因?yàn)榫w管M8為導(dǎo)通，晶體管M8的漏極端為-3.3V。晶體管M2的柵極端也接收Vbias>2Vt的偏壓電壓，即1V，而晶體管M2的源極耦接至晶體管M8的漏極端而為-3.3V，因此晶體管M2為導(dǎo)通，但操作在過電壓的情況下(Vgs＝4.3V>3.3V，且Vgd＝4.3V>3.3V)。

因此，由圖4A～4C的描述可知，在緩沖器電路100剛啟動(dòng)時(shí)及達(dá)到穩(wěn)態(tài)時(shí)，也就是第二電壓V2的電位為0V時(shí)及-VDD時(shí)，必須要提供不同電位的偏壓電壓Vbias至晶體管M1的柵極端及晶體管M2的柵極端以使晶體管M2及晶體管M8導(dǎo)通。

以下茲舉一例說明緩沖器電路100在剛啟動(dòng)時(shí)及達(dá)到穩(wěn)態(tài)時(shí)，電壓產(chǎn)生電路130動(dòng)態(tài)調(diào)整偏壓電壓Vbias的電位。圖5A和圖5B分別所示在緩沖器電路100剛啟動(dòng)時(shí)及達(dá)到穩(wěn)態(tài)時(shí)，緩沖器電路100中各晶體管的操作電壓電位以及各端點(diǎn)的電壓電位示意圖。在緩沖器電路100剛啟動(dòng)時(shí)，如圖5A所示，電阻R的第一端接收第三電壓V3，例如為1.5V。在緩沖器電路100剛啟動(dòng)時(shí)，第二電壓V2的電位為0V，此時(shí)晶體管M9的柵極端接收0V的第二電壓V2，因此晶體管M9為不導(dǎo)通以使電阻R接收第三電壓V3而由電阻R的第二端提供約1.5V的偏壓電壓Vbias。由于電壓產(chǎn)生電路130提供約1.5V的偏壓電壓Vbias至晶體管M2的柵極端，可 使晶體管M2及晶體管M8導(dǎo)通。并且，如圖5A所示，此時(shí)晶體管M2及晶體管M8也沒有操作在過電壓的情況下(Vgs＝1.5V≤3.3V，且Vgd＝1.5V≤3.3V)。

而在緩沖器電路100達(dá)到穩(wěn)態(tài)時(shí)，如圖5B所示，第二電壓V2的電位為-3.3V，此時(shí)晶體管M9的柵極端接收-3.3V的第二電壓V2，低于晶體管M9的源極端(約為1.5V)，因此晶體管M9為導(dǎo)通以使晶體管M9的源極端提供0V的偏壓電壓Vbias。隨著V2逐漸下降至-VDD，M9的導(dǎo)通狀態(tài)逐漸使Vbias往0V逼進(jìn)。本領(lǐng)域技術(shù)人員可知，Vbias并不會(huì)完全等于0V，而是實(shí)質(zhì)上趨近于0V。由于電壓產(chǎn)生電路130提供0V的偏壓電壓Vbias至晶體管M2的柵極端，可使晶體管M2及晶體管M8導(dǎo)通而能在輸出端Vout提供電位-3.3V的輸出信號(hào)Sout。并且，如圖5A所示，此時(shí)晶體管M2及晶體管M8也沒有過電壓的問題(Vgs＝3.3V≤3.3V，且Vgd＝3.3V≤3.3V)。

由上述內(nèi)容可知，電壓產(chǎn)生電路130可隨著第二電壓V2的電位動(dòng)態(tài)地調(diào)整偏壓電壓Vbias的電位，而使晶體管M2及晶體管M8在緩沖器電路100剛啟動(dòng)時(shí)及達(dá)到穩(wěn)態(tài)時(shí)皆能正常導(dǎo)通，且不會(huì)操作在過電壓的情況下而可在輸出端Vout提供電位-3.3V的輸出信號(hào)Sout。

圖6所示為依據(jù)本發(fā)明第一實(shí)施例的緩沖器電路100的應(yīng)用的一例的示意圖。舉例來說，電壓產(chǎn)生器600包含電荷泵電路610，并使用緩沖器電路100來產(chǎn)生控制電荷泵電路610的信號(hào)S2。

以下茲舉一例詳細(xì)說明，請(qǐng)參照?qǐng)D7，圖7所示為圖6的電壓產(chǎn)生器600的一例的示意圖。電荷泵電路610包含一輸入端Vi、電容C1、電容C2、開關(guān)SW1～SW4、以及一輸出端Vo。電容C1具有第一端N1及第二端N2。電容C2具有第一端N3及第二端N4。電容C2的第一端N3耦接到接地端GND，且第二端N4耦接到輸出端Vo。接地端GND具有一接地電壓電位，例如為0(V)。在一實(shí)施例中，輸出端Vo具有一輸出電壓電位，例如為-VDD(V)。開關(guān)SW1耦接于輸入端Vi與電容C1的第一端N1之間，并受控于控制信號(hào)S1。輸入端Vin具有一輸入電壓電位，例如為VDD(V)。開關(guān)SW2耦接于電容C1的第一端N1與電容C2的第一端N3之間，并受控于控制信號(hào)S2。開關(guān)SW3耦接于接地端GND與電容C1的第二端N2之間，并受控于控制信號(hào)S3。開關(guān)SW4耦接于電容C1的第二端N2與電容C2的第二端N4之間，并受控于控制信號(hào)S4。當(dāng)開關(guān)SW1與開關(guān)SW3導(dǎo)通時(shí)， 開關(guān)SW2與開關(guān)SW4不導(dǎo)通。同理，當(dāng)開關(guān)SW1與開關(guān)SW3不導(dǎo)通時(shí)，開關(guān)SW2與開關(guān)SW4導(dǎo)通。

在此實(shí)施例中，緩沖器電路100用于提供控制信號(hào)S3到開關(guān)SW3的控制端。緩沖器電路100于輸入端Vin接收一輸入信號(hào)Sin，并于輸出端Vout提供一輸出信號(hào)Sout。輸入信號(hào)Sin具有從接地電壓的電位0V至第一電壓V1的電位VDD的擺幅。輸出信號(hào)Sout具有從第二電壓V2的電位-VDD至第一電壓V1的電位VDD的擺幅。在一實(shí)施例中，緩沖器電路100的電壓產(chǎn)生電路130(示于圖2)的第二電壓V2是連接至電荷泵電路610的輸出端Vo。隨著Vo的變化，電壓產(chǎn)生電路130根據(jù)第二電壓V2的電位動(dòng)態(tài)調(diào)整偏壓電壓Vbias的電位。

根據(jù)上述實(shí)施例，提供了一種緩沖器電路。緩沖器電路100具有一輸入端Vin及一輸出端Vout。輸入端Vin接收一輸入信號(hào)Sin。輸出端Vout提供一輸出信號(hào)Sout。緩沖器電路100包含一晶體管迭接電路110、一閂鎖器電路120、晶體管M1、晶體管M2以及一電壓產(chǎn)生電路130。晶體管迭接電路110偏壓于一第一電壓V1，且晶體管迭接電路110接收輸入信號(hào)Sin。閂鎖器電路120偏壓于一第二電壓V2，第二電壓為一負(fù)電壓。晶體管M1及晶體管M2耦接于晶體管迭接電路110及閂鎖器電路120之間，且晶體管M1的柵極端耦接至晶體管M2的柵極端。電壓產(chǎn)生電路130根據(jù)第二電壓V2提供一偏壓電壓Vbias至晶體管M1的柵極端以及晶體管M2的柵極端。電壓產(chǎn)生電路130根據(jù)第二電壓V2的電位動(dòng)態(tài)調(diào)整偏壓電壓Vbias的電位，且當(dāng)緩沖器電路100剛啟動(dòng)時(shí)，偏壓電壓Vbias為一第一電位，當(dāng)緩沖器電路100達(dá)到穩(wěn)態(tài)后，偏壓電壓為一第二電位。

根據(jù)上述實(shí)施例，更提供了一種應(yīng)用緩沖器電路的電壓產(chǎn)生器。電壓產(chǎn)生器600包含電荷泵電路610，并使用緩沖器電路100來產(chǎn)生控制電荷泵電路610的信號(hào)S2。

本發(fā)明的緩沖器電路藉由電壓產(chǎn)生電路動(dòng)態(tài)調(diào)整偏壓電壓的電位，而使晶體管在緩沖器電路剛啟動(dòng)時(shí)及達(dá)到穩(wěn)態(tài)時(shí)皆能正常導(dǎo)通，且不會(huì)操作在過電壓的情況下提供輸出信號(hào)，因此可避免元件因?yàn)楦唠妷簩?dǎo)致?lián)p壞。另外，本發(fā)明相較于已知的電路設(shè)計(jì)，可不需要使用耐高壓元件而可進(jìn)一步節(jié)省電路的成本。

綜上所述，雖然本發(fā)明已以多個(gè)實(shí)施例揭示如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書界定為準(zhǔn)。