技術(shù)總結(jié)
本發(fā)明提供了一種疊層集成電路封裝結(jié)構(gòu)，其具有多層封裝層，所述多層封裝層的除最底層的其他各層的底部分別具有線路，所述線路分別于其所對應(yīng)的層中的集成電路芯片電連接，層層之間的線路層彼此通過封裝層電隔離，封裝體的側(cè)表面上具有點陣式焊盤，線路層分別于所述焊盤中的部分或全部進行電連接以引出端子。本發(fā)明減小了封裝體積，增強了封裝的靈活性。

技術(shù)研發(fā)人員：王培培
受保護的技術(shù)使用者：王培培
文檔號碼：201610560316
技術(shù)研發(fā)日：2016.07.17
技術(shù)公布日：2016.12.07