技術(shù)編號(hào)：11955803
提示：您尚未登錄，請(qǐng)點(diǎn) 登 陸 后下載，如果您還沒有賬戶請(qǐng)點(diǎn) 注 冊(cè) ，登陸完成后，請(qǐng)刷新本頁查看技術(shù)詳細(xì)信息。本發(fā)明涉及集成電路封裝領(lǐng)域，具體涉及一種疊層集成電路封裝結(jié)構(gòu)。背景技術(shù)在集成電路封裝中，多采用打線或布線的方式進(jìn)行電連接各集成電路芯片的引腳，以達(dá)到既定的封裝體功能模塊，疊置的芯片封裝可以減小封裝體積，是目前采用較廣的發(fā)展方式。但是疊置封裝容易造成打線間交叉短路或布線太亂不易更改的問題，這樣得到的封裝體往往體積較大且封裝極為不靈便，布線也不能隨意調(diào)整和更改。發(fā)明內(nèi)容基于解決上述封裝中的問題，本發(fā)明提供了一種疊層集成電路封裝結(jié)構(gòu)，其具有封裝基板，所述封裝基板上設(shè)置有多個(gè)焊盤，在所述封裝基板上設(shè)置有...
注意：該技術(shù)已申請(qǐng)專利，請(qǐng)尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識(shí)儲(chǔ)備，不適合論文引用。