本發(fā)明概括而言是涉及芯片封裝領(lǐng)域，特別是涉及扇出(fan out)晶圓級封裝(wafer level packaging)技術(shù)。

背景技術(shù)：

目前，在芯片封裝工藝中，常見將集成電路(IC)上的接墊重新布線分配進(jìn)一步扇出(fan out)的作法。一般而言，是通過重布線工藝制作一重布層(RDL)，將集成電路周圍區(qū)域的接墊再次布線分配，轉(zhuǎn)換為間距較寬的焊接凸塊陣列。

上述方法得到所謂的扇出晶圓級封裝，其焊接凸塊陣列的凸塊間距較集成電路上的接墊間距寬，因此容易整合到電子裝置及較大的芯片封裝中。

本領(lǐng)域技術(shù)人員所熟知的晶圓級封裝工藝中，集成電路背面通常會覆蓋一層相對較厚的成型模料。此成型模料的熱膨脹系數(shù)(CTE)與集成電路和基底不同，除了容易導(dǎo)致封裝翹曲變形，也使得封裝整體的厚度增加。

上述翹曲問題在大尺寸的晶圓上更是嚴(yán)重，影響到晶圓級封裝工藝良率。有鑒于此，業(yè)界仍需一個改良的晶圓級封裝方法，可以解決上述先前技術(shù)面臨的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一半導(dǎo)體封裝，可以減少或抑制晶圓或封裝發(fā)生翹曲的情況，因而具有更好的可靠度。

根據(jù)本發(fā)明所提供的半導(dǎo)體封裝，包括一半導(dǎo)體芯片，具有一主動面，其中至少一接墊設(shè)置在所述半導(dǎo)體芯片的所述主動面上；一成型模料，覆蓋住所述半導(dǎo)體芯片的除了所述主動面的其他部分，其中所述成型模料具有一與所述半導(dǎo)體芯片的所述主動面等高的一上表面；一重布線層，直接位于所述成型模料的所述上表面與所述半導(dǎo)體芯片的所述主動面上；以及一翹曲控 制切痕，切入所述成型模料中，并且靠近所述半導(dǎo)體芯片。

根據(jù)本發(fā)明一實(shí)施例，所述重布線層將所述接墊重新布設(shè)到一位于所述半導(dǎo)體芯片面積邊緣外的扇出接墊。所述重布線層包括至少一介電層。所述介電層填入翹曲控制切痕中。

根據(jù)本發(fā)明另一實(shí)施例，所述翹曲控制切痕切入所述成型模料相對于所述上表面的一下表面。所述翹曲控制切痕并未使所述半導(dǎo)體芯片暴露出來。

毋庸置疑的，所述領(lǐng)域的技術(shù)人士讀完接下來本發(fā)明優(yōu)選實(shí)施例的詳細(xì)描述與附圖后，均可了解本發(fā)明的目的。

附圖說明

圖1到圖5為實(shí)施例一的示意性剖面圖，說明制作一扇出晶圓級封裝的方法，其中：圖4A說明翹曲控制切痕僅位于成型模料的上表面；圖4B說明翹曲控制切痕位于成型模料的上表面和下表面；圖4C說明翹曲控制切痕僅位于成型模料的下表面。

圖6A說明本發(fā)明實(shí)施例二的切割道區(qū)域和成型模料中的翹曲控制切痕。

圖6B說明本發(fā)明實(shí)施例三的切割道區(qū)域、成型模料的外圍環(huán)型結(jié)構(gòu)和翹曲控制切痕。

圖7A到圖7C為平面圖，例示一些成型模料下表面的翹曲控制切痕圖形。

圖8到圖10說明本發(fā)明實(shí)施例四，為優(yōu)先制作重布線層(RDL-first process)的扇出晶圓級封裝工藝方法。

其中，附圖標(biāo)記說明如下：

4 載體

6 黏合帶

10 半導(dǎo)體芯片

11 主動面

12 上表面

13 下表面

80 周圍環(huán)型結(jié)構(gòu)

100 扇出晶圓級封裝

110 成型模料

116 重布線層

118 介電層

120 輸入/輸出接墊

122 電性連接線

124 第二介電層

128 重布層接觸墊

130 焊接凸塊

216 重布層

222 金屬繞線

228 接觸墊

230 凸塊(或銅柱凸塊)

112/114/214 翹曲控制切痕

218/224 介電層

50a～50d 第一方向切割道區(qū)域

60a～60c 第二方向切割道區(qū)域

具體實(shí)施方式

接下來的詳細(xì)說明須參考相關(guān)附圖所示內(nèi)容，用來說明可依據(jù)本發(fā)明具體實(shí)施的實(shí)施例。這些實(shí)施例提供足夠的細(xì)節(jié)，可使本領(lǐng)域中的技術(shù)人員充分了解并具體實(shí)施本發(fā)明。在不悖離本發(fā)明的范圍內(nèi)，可做結(jié)構(gòu)、邏輯和電性上的修改應(yīng)用在其他實(shí)施例上。

因此，接下來的詳細(xì)描述并非用來對本發(fā)明加以限制。本發(fā)明涵蓋的范圍由其權(quán)利要求界定。與本發(fā)明權(quán)利要求具同等意義者，也應(yīng)屬本發(fā)明涵蓋的范圍。

本發(fā)明實(shí)施例所參照的附圖為示意圖，并未按比例繪制，而且相同或類似的特征通常以相同的附圖標(biāo)記描述。

在本說明書中，“晶粒(die)”、“半導(dǎo)體芯片(semiconductor chip)”與“半導(dǎo)體晶粒(semiconductor die)”具有相同含意，可以交替使用。

圖1到圖5為根據(jù)本發(fā)明實(shí)施例一的示意性剖面圖，以優(yōu)先安裝芯片(chip-first method)的工序步驟，制作一扇出晶圓級封裝的方法。

如圖1所示，半導(dǎo)體芯片10以主動面11朝下面對載體4的方式，分別安裝到載體4上。每一主動面11包括輸入/輸出(I/O)接墊120。重新排列好的半導(dǎo)體芯片10可以通過黏合帶6固定在載體4上，但并不限于此。

如圖2所示，接著在半導(dǎo)體芯片10上形成成型模料110，然后進(jìn)行成型模料110的固化工藝。成型模料110的材料可以選用一般半導(dǎo)體封裝工藝中廣泛使用的環(huán)氧樹脂材料。

如圖3所示，固化工藝完成后，移除載體4與黏合帶6。成型模料110的上表面12被暴露出來。到目前階段，半導(dǎo)體芯片10被嵌入在成型模料110中，而且半導(dǎo)體芯片10的主動面11自成型模料的上表面12暴露出來，主動面11上的輸入/輸出(I/O)接墊120也暴露出來提供后續(xù)連接使用。根據(jù)所述實(shí)施例，成形模料110的上表面12大致上與半導(dǎo)體芯片10的主動面11等高齊平。

接著，如圖4A所示，進(jìn)行一預(yù)切割工藝，在成型模料110的上表面12中形成多個翹曲控制切痕112。根據(jù)所述實(shí)施例，可用刀片、鋸子或雷射切割形成翹曲控制切痕112，但并不限于此。最佳實(shí)施例中，翹曲控制切痕112的深度小于成型模料110的厚度。

翹曲控制切痕112可釋放由于熱膨脹系數(shù)(CTE)不同而產(chǎn)生的應(yīng)力，因此可減少或抑制晶圓或封裝發(fā)生翹曲的情況，因而使扇出晶圓級封裝具有更好的可靠度。

根據(jù)所述實(shí)施例，翹曲控制切痕112僅位于芯片與芯片之間的切割道區(qū)域 內(nèi)而且僅位于成型模料110的上表面12。須了解的是，翹曲控制切痕112可以是沿著切割路徑連續(xù)或不連續(xù)的切痕。

如圖6A所示的實(shí)施例二中，半導(dǎo)體芯片10之間包括第一方向(參考x-軸方向)的切割道區(qū)域50a～50d，與第二方向(參考y-軸方向)的切割道區(qū)域60a～60c。根據(jù)所述實(shí)施例，成型模料110的上表面12上的翹曲控制切痕112不一定形成在每一個切割道區(qū)域內(nèi)。例如，圖6A中，僅切割道區(qū)域50a、50b、50d和60a、60c具有翹曲控制切痕112。

如圖6B所示的實(shí)施例三中，晶圓具有一周圍環(huán)型結(jié)構(gòu)80。周圍環(huán)型結(jié)構(gòu)80是成型模料110位于晶圓邊緣的連續(xù)環(huán)形部分，形成翹曲控制切痕112時會避開周圍環(huán)型結(jié)構(gòu)80區(qū)域，因此周圍環(huán)型結(jié)構(gòu)80并不具有翹曲控制切痕112，可以提供晶圓較好的支撐力。

根據(jù)本發(fā)明另一實(shí)施例，如圖4B所示，進(jìn)行另一預(yù)切割工藝，在成型模料110的下表面13切割出多個翹曲控制切痕114。值得注意的是，翹曲控制切痕114可位于半導(dǎo)體芯片10下方區(qū)域的成型模料110中，只要不讓半導(dǎo)體芯片10暴露出來。雖然并未在本說明書中特別強(qiáng)調(diào)，但應(yīng)可了解翹曲控制切痕114可以是沿著切割路徑連續(xù)或不連續(xù)的切痕。

根據(jù)本發(fā)明又另一實(shí)施例，如圖4C所示，僅預(yù)切割成型模料110的下表面13，在下表面13形成多個翹曲控制切痕114。

圖7A到圖7C為平面圖，例示一些成型模料110下表面13的翹曲控制切痕114圖形。例如，圖7A中翹曲控制切痕114為同心圓形狀；圖7B中翹曲控制切痕114為矩形交會形狀；圖7C中翹曲控制切痕114形成非矩形交會。上述切痕圖案僅為例示說明。

回到圖5，翹曲控制切痕112或/及翹曲控制切痕114完成后，接著在成型模料110上制作重布線層116。首先，在成型模料110的上表面12上沉積介電層118，然后進(jìn)行圖案化工藝，使半導(dǎo)體芯片10原本的輸入/輸出(I/O)接墊120暴露出來。根據(jù)本發(fā)明實(shí)施例，介電層118會填入翹曲控制切痕112中。

接著，在介電層118上沉積導(dǎo)電層并進(jìn)行圖案化工藝，形成電性連接線122。然后重復(fù)與上述類似的步驟，沉積第二介電層124并圖案化，再沉積另一導(dǎo)電層并圖案化，形成重布線接墊128，在重布線接墊128上形成焊接凸 塊130。最后，沿著切割道區(qū)域切割成型模料110，得到個別的扇出晶圓級封裝100。

須了解的是，本發(fā)明也可應(yīng)用在優(yōu)先制作重布線層(RDL-first process)的封裝工藝。圖8到圖10說明本發(fā)明實(shí)施例四，為優(yōu)先制作重布線層(RDL-first process)的扇出晶圓級封裝工藝方法，其中仍沿用相同的附圖標(biāo)記表示相似的區(qū)域、材料層或器件。

如圖8所示，在一可卸基底4上形成重布線層(RDL)216。重布線層216包括介電層218和224、介電層218和224中的金屬繞線222和接觸墊228、以及接觸墊228上的凸塊230，凸塊230可以是銅柱凸塊。須了解的是所述介電層與金屬繞線層數(shù)不限制為本實(shí)施例所示，圖中所示僅為例示說明。

接著，如圖9所示，將覆晶半導(dǎo)體芯片10以主動面朝向重布線層216的方式，通過個別的凸塊230安裝到重布線層216上。然后，在重布線層216上形成成型模料110包覆住半導(dǎo)體芯片10。此外，可選擇性的在重布線層216與半導(dǎo)體芯片10之間填入底膠(圖未示)。

如圖10所示，成型模料110固化后，進(jìn)行一預(yù)切割工藝，在成型模料110的上表面形成多個翹曲控制切痕214。接著移除基底4，使重布線層216的下表面暴露出來提供后續(xù)連接使用。須了解的是在其他實(shí)施例中，預(yù)切割工藝可在移除基底4后才進(jìn)行。

同樣的，翹曲控制切痕214的深度可小于成型模料110的厚度。值得注意的是翹曲控制切痕214可直接位于半導(dǎo)體芯片10上方的成型模料110中，但不可使半導(dǎo)體芯片10暴露出來。雖然并未在此特別強(qiáng)調(diào)，但應(yīng)了解翹曲控制切痕214可為為沿著切割路徑連續(xù)或者不連續(xù)的切痕。

翹曲控制切痕214可釋放由于熱膨脹系數(shù)(CTE)不同而產(chǎn)生的應(yīng)力，因此可減少或抑制晶圓或封裝發(fā)生翹曲的情況，改善所述扇出晶圓級封裝的可靠度。

以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。