各個實(shí)施例涉及晶體管結(jié)構(gòu)，尤其涉及半導(dǎo)體裝置和用于形成半導(dǎo)體裝置的方法。

背景技術(shù)：

有效通道長度或柵極長度較小的晶體管裝置可經(jīng)歷較高的單位面積(或體積)電流密度或較高的漏泄電流。較小的晶體管裝置例如也可經(jīng)歷短通道效應(yīng)、熱電子、漏致勢壘降低(DIBL)或高漏泄電流。這些例如可導(dǎo)致裝置失效的情況增加和裝置可靠性的降低。

技術(shù)實(shí)現(xiàn)要素：

需要提供一種用于半導(dǎo)體裝置的思想，其使得能夠提高半導(dǎo)體裝置的可靠性。

這種需要可通過一種半導(dǎo)體裝置和一種用于形成半導(dǎo)體裝置的方法來滿足。

一些實(shí)施例涉及一種半導(dǎo)體裝置。半導(dǎo)體裝置包括布置在半導(dǎo)體基板上的半導(dǎo)體層狀結(jié)構(gòu)。半導(dǎo)體層狀結(jié)構(gòu)包括場效應(yīng)晶體管結(jié)構(gòu)的第一摻雜區(qū)域和場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域的至少一部分。本體區(qū)域具有第一導(dǎo)電性類型，且第一摻雜區(qū)域具有第二導(dǎo)電性類型。半導(dǎo)體裝置包括導(dǎo)電接觸結(jié)構(gòu)，所述導(dǎo)電接觸結(jié)構(gòu)在半導(dǎo)體層狀結(jié)構(gòu)的至少一個側(cè)壁處提供到場效應(yīng)晶體管結(jié)構(gòu)的第一摻雜區(qū)域的和到場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域的電接觸。

一些實(shí)施例涉及一種另一半導(dǎo)體裝置。半導(dǎo)體裝置200包括布置在半導(dǎo)體基板上的半導(dǎo)體層狀結(jié)構(gòu)。半導(dǎo)體層狀結(jié)構(gòu)包括場效應(yīng)晶體管結(jié)構(gòu)的第一摻雜區(qū)域和場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域的至少一部分。本體區(qū)域具有第一導(dǎo)電性類型，且第一摻雜區(qū)域具有第二導(dǎo)電性類型。半導(dǎo)體基板包 括場效應(yīng)晶體管結(jié)構(gòu)的第二摻雜區(qū)域。第二摻雜區(qū)域具有第二導(dǎo)電性類型。半導(dǎo)體層狀結(jié)構(gòu)的最小橫向尺寸小于200nm。

一些實(shí)施例涉及一種用于形成半導(dǎo)體裝置的方法。該方法包括在半導(dǎo)體層狀結(jié)構(gòu)的至少一個側(cè)壁上形成場效應(yīng)晶體管結(jié)構(gòu)的柵極結(jié)構(gòu)。該方法還包括在半導(dǎo)體層狀結(jié)構(gòu)的側(cè)壁處形成與半導(dǎo)體層狀結(jié)構(gòu)中的場效應(yīng)晶體管結(jié)構(gòu)的摻雜區(qū)域接觸的導(dǎo)電接觸結(jié)構(gòu)。

附圖說明

在下文中將僅通過示例并參照附圖來描述設(shè)備和/或方法的一些實(shí)施例，在附圖中：

圖1示出了半導(dǎo)體裝置的示意圖；

圖2示出了另一半導(dǎo)體裝置的示意圖；

圖3示出了具有多個半導(dǎo)體層狀結(jié)構(gòu)的另一半導(dǎo)體裝置的示意圖；

圖4A-4F示出了用于形成至少一個半導(dǎo)體層狀結(jié)構(gòu)的方法的示意圖；

圖5A-5C示出了用于形成至少一個半導(dǎo)體層狀結(jié)構(gòu)的方法的顯微圖；

圖6示出了用于形成半導(dǎo)體裝置的方法的流程圖；以及

圖7A-7P示出了用于形成半導(dǎo)體裝置的方法的示意圖。

具體實(shí)施方式

現(xiàn)將參考示出一些示例性實(shí)施例的附圖來更全面地描述各種示例性實(shí)施例。在這些圖中，為清楚起見，可能夸大線、層和/或區(qū)域的厚度。

因此，雖然示例性實(shí)施例能夠具有各種修改和替代形式，但在這些圖中通過舉例的方式示出其實(shí)施例并且將在本文中加以詳細(xì)描述。然而，應(yīng)當(dāng)理解，并不意欲將示例性實(shí)施例限于所公開的特定形式，而是恰恰相反，示例性實(shí)施例意欲涵蓋落入本公開內(nèi)容的范圍內(nèi)的所有修改、等效物和替代物。相同的附圖標(biāo)記貫穿對這些圖的描述指代相同或相似的元件。

應(yīng)當(dāng)理解，當(dāng)一個元件被稱為“連接”或“耦合”到另一元件時，其可以直接連接或耦合到另一元件或者可以存在中間元件。相比之下，當(dāng)一個元件被稱為“直接連接”或“直接耦合”到另一元件時，不存在有中間元件。用于描述元件之間的關(guān)系的其它詞語應(yīng)以相同方式解釋(例如， “在……之間”對“直接在……之間”、“相鄰”對“直接相鄰”等)。

本文所使用的術(shù)語僅是出于描述特定實(shí)施例的目的并且不意欲成為對示例性實(shí)施例的限制。如本文所使用的，單數(shù)形式“一”、“一個”和“所述”意欲也包括復(fù)數(shù)形式，除非上下文另外明確指示。將進(jìn)一步理解，當(dāng)在本文中使用時，術(shù)語“包括”、“包括了”、“包含”和/或“包含了”指定存在所陳述的特征、整數(shù)、步驟、操作、元件和/或部件，但并不排除存在或添加一個或多個其它特征、整數(shù)、步驟、操作、元件、部件和/或其群組。

除非另有定義，否則本文所使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)都具有與示例性實(shí)施例所屬領(lǐng)域的普通技術(shù)人員通常理解的意義相同的意義。將進(jìn)一步理解，術(shù)語(例如，在常用字典中定義的那些術(shù)語)應(yīng)當(dāng)被解釋為具有與其在相關(guān)技術(shù)的上下文中的意義相一致的意義。然而，如果本公開內(nèi)容給予術(shù)語偏離所屬領(lǐng)域的普通技術(shù)人員通常理解的意義的特定意義，則將在其中給出此定義的特定上下文中考慮此意義。

圖1示出了根據(jù)一個實(shí)施例的半導(dǎo)體裝置100的示意圖。

半導(dǎo)體裝置100包括布置在半導(dǎo)體基板102上的半導(dǎo)體層狀結(jié)構(gòu)101。半導(dǎo)體層狀結(jié)構(gòu)101還包括場效應(yīng)晶體管結(jié)構(gòu)的第一摻雜區(qū)域103和場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域104的至少一部分。本體區(qū)域104具有第一導(dǎo)電性類型，且第一摻雜區(qū)域103具有第二導(dǎo)電性類型。半導(dǎo)體裝置100還包括導(dǎo)電接觸結(jié)構(gòu)105，所述導(dǎo)電接觸結(jié)構(gòu)105在半導(dǎo)體層狀結(jié)構(gòu)101的至少一個側(cè)壁處提供到場效應(yīng)晶體管結(jié)構(gòu)的第一摻雜區(qū)域103的和到場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域104的電接觸。

由于形成在半導(dǎo)體層狀結(jié)構(gòu)101的至少一個側(cè)壁處的導(dǎo)電接觸結(jié)構(gòu)105，因此，可獲得更可靠的場效應(yīng)晶體管結(jié)構(gòu)。例如，半導(dǎo)體裝置100可提供通道區(qū)域中的小臺面(mesa)思想，從而完全地耗盡裝置和減低(lower)漏泄電流。另外，可降低或避免例如短通道效應(yīng)、熱電子、漏致勢壘降低(DIBL)和高漏泄電流。

半導(dǎo)體層狀結(jié)構(gòu)101例如可以是位于或形成在半導(dǎo)體基板102的(第一)橫向表面上的結(jié)構(gòu)。半導(dǎo)體層狀結(jié)構(gòu)101例如可以是從半導(dǎo)體基板102的(第一)橫向表面大致垂直地延伸的板或翼片式(fin)結(jié)構(gòu)。例如，半導(dǎo)體層狀結(jié)構(gòu)101可以是形成在半導(dǎo)體基板102的(第一)橫向表面上的 柱結(jié)構(gòu)或柱欄結(jié)構(gòu)(例如在橫截面上來看)。例如，半導(dǎo)體層狀結(jié)構(gòu)101可以是例如長方體結(jié)構(gòu)或翼片式結(jié)構(gòu)。

半導(dǎo)體層狀結(jié)構(gòu)101例如可具有第一橫向尺寸(寬度，W)和第二橫向尺寸(長度)。例如，第一橫向尺寸(寬度)可小于(或等于)第二橫向尺寸(長度)。半導(dǎo)體層狀結(jié)構(gòu)101的第一橫向尺寸例如可以是半導(dǎo)體層狀結(jié)構(gòu)101的最小橫向尺寸。例如，半導(dǎo)體層狀結(jié)構(gòu)101的最小橫向尺寸可小于200nm(或例如小于180nm，或小于150nm)。第一橫向尺寸或所述最小橫向尺寸例如可以是半導(dǎo)體層狀結(jié)構(gòu)101的第一側(cè)壁與半導(dǎo)體層狀結(jié)構(gòu)101的相反的第二側(cè)壁之間的最小距離。例如，第一橫向尺寸或所述最小橫向尺寸可以是半導(dǎo)體層狀結(jié)構(gòu)101的在大致平行于半導(dǎo)體基板102的(第一)橫向表面的方向上測量的最小橫向尺寸。

半導(dǎo)體層狀結(jié)構(gòu)101的第二橫向尺寸例如可以是半導(dǎo)體層狀結(jié)構(gòu)101的最大橫向尺寸。半導(dǎo)體層狀結(jié)構(gòu)101的第二橫向尺寸例如可大于半導(dǎo)體層狀結(jié)構(gòu)101的第一橫向尺寸。例如，半導(dǎo)體層狀結(jié)構(gòu)101的第二橫向尺寸可以是半導(dǎo)體層狀結(jié)構(gòu)101的第一橫向尺寸的五倍多(或例如十倍多，或例如幾百倍多)。例如，半導(dǎo)體層狀結(jié)構(gòu)101的第二橫向尺寸可處于1μm至1mm，(或例如處于1μm至500μm)。半導(dǎo)體層狀結(jié)構(gòu)101的第二橫向尺寸例如可以是在大致平行于半導(dǎo)體基板102的(第一)橫向表面的方向上測量的距離。半導(dǎo)體層狀結(jié)構(gòu)101的第二橫向尺寸例如可以是在大致垂直于第一橫向尺寸的方向上測量的距離。半導(dǎo)體層狀結(jié)構(gòu)101的第二橫向尺寸例如可以是半導(dǎo)體層狀結(jié)構(gòu)101的大致平行于半導(dǎo)體層狀結(jié)構(gòu)101的第一側(cè)壁或大致平行于半導(dǎo)體層狀結(jié)構(gòu)101的第二側(cè)壁測量的橫向尺寸。

半導(dǎo)體層狀結(jié)構(gòu)101例如可具有至少300nm的最小高度。例如，半導(dǎo)體層狀結(jié)構(gòu)101的最小高度可處于300nm至2μm，(或例如處于500nm至1μm)。半導(dǎo)體層狀結(jié)構(gòu)101的最小高度例如可以是半導(dǎo)體層狀結(jié)構(gòu)101的在大致垂直于半導(dǎo)體基板102的(第一)橫向表面的方向上測量的最小高度，半導(dǎo)體層狀結(jié)構(gòu)101形成在所述(第一)側(cè)表面上。例如，半導(dǎo)體層狀結(jié)構(gòu)101的最小高度例如可以是在半導(dǎo)體層狀結(jié)構(gòu)101的上壁與半導(dǎo)體基板102的(第一)橫向表面之間測量的最小距離。

半導(dǎo)體層狀結(jié)構(gòu)101例如可以是具有第一側(cè)壁和第二側(cè)壁的翼片式(或 柱)結(jié)構(gòu)。半導(dǎo)體層狀結(jié)構(gòu)101的上壁例如可位于半導(dǎo)體層狀結(jié)構(gòu)101的第一側(cè)壁與半導(dǎo)體層狀結(jié)構(gòu)101的第二側(cè)壁之間。例如，半導(dǎo)體層狀結(jié)構(gòu)101的上壁可結(jié)合或連接半導(dǎo)體層狀結(jié)構(gòu)101的第一側(cè)壁和半導(dǎo)體層狀結(jié)構(gòu)101的第二側(cè)壁。

半導(dǎo)體層狀結(jié)構(gòu)101例如可包括半導(dǎo)體材料或由半導(dǎo)體材料形成。例如，半導(dǎo)體層狀結(jié)構(gòu)101的半導(dǎo)體材料可以是硅基半導(dǎo)體材料、碳化硅基半導(dǎo)體材料、砷化鎵基半導(dǎo)體材料或氮化鎵基半導(dǎo)體材料。例如，半導(dǎo)體層狀結(jié)構(gòu)101的半導(dǎo)體材料例如可以是硅(或外延硅)。半導(dǎo)體層狀結(jié)構(gòu)101例如可以是形成在半導(dǎo)體基板102的第一表面上的外延生長結(jié)構(gòu)。

其上形成有(或生長有或連接有)半導(dǎo)體層狀結(jié)構(gòu)101的半導(dǎo)體基板102例如可以是半導(dǎo)體晶圓的一部分。例如，半導(dǎo)體基板材料可以是硅基半導(dǎo)體基板材料、碳化硅基半導(dǎo)體基板材料、砷化鎵基半導(dǎo)體基板材料或氮化鎵基半導(dǎo)體基板材料。例如，半導(dǎo)體層狀結(jié)構(gòu)101的半導(dǎo)體材料可以是硅。

半導(dǎo)體裝置100可包括至少一個場效應(yīng)晶體管結(jié)構(gòu)(例如一個或更多個場效應(yīng)晶體管結(jié)構(gòu)，或例如多個場效應(yīng)晶體管結(jié)構(gòu))。每個場效應(yīng)晶體管(FET)結(jié)構(gòu)例如至少可包括(第一)摻雜區(qū)域、本體區(qū)域104和另一(或第二)摻雜區(qū)域。場效應(yīng)晶體管結(jié)構(gòu)例如可包括或可以是金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)結(jié)構(gòu)。在MOSFET結(jié)構(gòu)中，例如，(第一)摻雜區(qū)域可以是(第一)源極/漏極區(qū)域，且另一(第二)摻雜區(qū)域可以是(第二)源極/漏極區(qū)域。替代性地，場效應(yīng)晶體管結(jié)構(gòu)例如可包括絕緣柵雙極晶體管(IGBT)結(jié)構(gòu)。在IGBT結(jié)構(gòu)中，例如，(第一)摻雜區(qū)域可以是(第一)發(fā)射極區(qū)域，且另一(第二)摻雜區(qū)域可以是GBT結(jié)構(gòu)的漂移區(qū)域。IGBT結(jié)構(gòu)例如還可包括第三摻雜區(qū)域，所述第三摻雜區(qū)域可以是集極區(qū)域。

半導(dǎo)體層狀結(jié)構(gòu)101例如可包括FET結(jié)構(gòu)的本體區(qū)域104的至少一部分。例如，F(xiàn)ET結(jié)構(gòu)的本體區(qū)域104可以是例如形成在半導(dǎo)體層狀結(jié)構(gòu)101中的摻雜的半導(dǎo)體區(qū)域。FET結(jié)構(gòu)的本體區(qū)域104例如可具有第一導(dǎo)電性類型的摻雜。第一導(dǎo)電性類型的摻雜的本體區(qū)域104例如可以是p-型摻雜的半導(dǎo)體區(qū)域。例如，p-型摻雜的半導(dǎo)體區(qū)域中的大多數(shù)電荷載體可以是 空穴。本體區(qū)域104的在半導(dǎo)體層狀結(jié)構(gòu)101中的部分的平均摻雜濃度可以是每立方厘米至少1×10¹⁷個摻雜原子(或例如每立方厘米1×10¹⁷個摻雜原子至每立方厘米1×10¹⁸個摻雜原子)。所述平均摻雜濃度例如可以是在本體區(qū)域104的所關(guān)注區(qū)域上平均的每體積的摻雜原子(例如受主摻雜原子)的測量數(shù)量。

具有第一導(dǎo)電性類型的區(qū)域可以是p-摻雜的區(qū)域(例如由并入鋁離子或硼離子引起)或n-摻雜的區(qū)域(例如由并入氮離子、磷(phosphor)離子或砷離子例如)。因此，第二導(dǎo)電性類型表示相反的n-摻雜的區(qū)域或p-摻雜的區(qū)域。例如，第一導(dǎo)電性類型可表示n-摻雜，且第二導(dǎo)電性類型可表示p-摻雜，或反之亦然。

半導(dǎo)體層狀結(jié)構(gòu)101例如還可包括FET結(jié)構(gòu)的(第一)摻雜區(qū)域。例如，F(xiàn)ET結(jié)構(gòu)的(第一)摻雜區(qū)域可以是例如形成在半導(dǎo)體層狀結(jié)構(gòu)101中的摻雜的半導(dǎo)體區(qū)域。FET結(jié)構(gòu)的(第一)摻雜區(qū)域例如可具有第二導(dǎo)電性類型的摻雜。第二導(dǎo)電性類型的(第一)摻雜區(qū)域例如可以是n-型摻雜的半導(dǎo)體區(qū)域。例如，n-型摻雜的半導(dǎo)體區(qū)域中大多數(shù)電荷載體可以是電子。FET結(jié)構(gòu)的(第一)摻雜區(qū)域的平均摻雜濃度可以是每立方厘米至少1×10¹⁷個摻雜原子(或例如每立方厘米1×10¹⁷個摻雜原子至每立方厘米1×10¹⁸個摻雜原子)。平均摻雜濃度例如可以是在FET結(jié)構(gòu)的(第一)摻雜區(qū)域的所關(guān)注區(qū)域上平均的每體積的摻雜原子(例如施主摻雜原子)的測量數(shù)量。

導(dǎo)電接觸結(jié)構(gòu)105可形成在半導(dǎo)體層狀結(jié)構(gòu)101的第一側(cè)壁上和/或半導(dǎo)體層狀結(jié)構(gòu)101的第二側(cè)壁上。導(dǎo)電接觸結(jié)構(gòu)105例如可沿著半導(dǎo)體層狀結(jié)構(gòu)101從半導(dǎo)體層狀結(jié)構(gòu)101的第一側(cè)壁延伸至半導(dǎo)體層狀結(jié)構(gòu)101的第二側(cè)壁。例如，導(dǎo)電接觸結(jié)構(gòu)105的一部分可形成在半導(dǎo)體層狀結(jié)構(gòu)101的上壁上。

導(dǎo)電接觸結(jié)構(gòu)105可在半導(dǎo)體層狀結(jié)構(gòu)101的上壁處與FET結(jié)構(gòu)的第一摻雜區(qū)域接觸?？蛇x地或附加地，導(dǎo)電接觸結(jié)構(gòu)105的與第一摻雜區(qū)域接觸的一部分例如可覆蓋半導(dǎo)體層狀結(jié)構(gòu)101的上壁。導(dǎo)電接觸結(jié)構(gòu)105例如可被構(gòu)造成能將電信號(例如電流信號或電壓信號)提供至FET結(jié)構(gòu)的(第一)摻雜區(qū)域。

導(dǎo)電接觸結(jié)構(gòu)105的一部分可布置在半導(dǎo)體層狀結(jié)構(gòu)101的至少一個側(cè)壁上(例如第一側(cè)壁上和第二側(cè)壁上)。導(dǎo)電接觸結(jié)構(gòu)105的布置在側(cè)壁處或側(cè)壁上的該部分例如可具有與FET結(jié)構(gòu)的(第一)摻雜區(qū)域和FET結(jié)構(gòu)的本體區(qū)域104的(短接)接觸區(qū)。例如，導(dǎo)電接觸結(jié)構(gòu)105的布置在側(cè)壁處或側(cè)壁上的該部分可提供本體區(qū)域104的部分與FET結(jié)構(gòu)的(第一)摻雜區(qū)域之間的短路。電接觸或短路例如可被稱為源極-本體短路(source-body short)。例如，F(xiàn)ET結(jié)構(gòu)的摻雜區(qū)域的(短路的)部分和FET結(jié)構(gòu)的本體區(qū)域104的(短路的)部分可布置在半導(dǎo)體層狀結(jié)構(gòu)101的第一側(cè)壁的部分與半導(dǎo)體層狀結(jié)構(gòu)101的第二側(cè)壁的部分之間，導(dǎo)電接觸結(jié)構(gòu)105的接觸區(qū)形成于所述第一側(cè)壁的所述部分和所述第二側(cè)壁的所述部分上。

導(dǎo)電接觸結(jié)構(gòu)105的布置在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁上的部分的最小橫向尺寸例如可處于150nm至300nm(例如200nm)。例如，導(dǎo)電接觸結(jié)構(gòu)105與FET結(jié)構(gòu)的(第一)摻雜區(qū)域和FET結(jié)構(gòu)的本體區(qū)域104的接觸區(qū)(例如短接接觸區(qū))的最小橫向尺寸可處于150nm至300nm(例如200nm)。接觸區(qū)的最小橫向尺寸例如可以是在平行于半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁的方向上從導(dǎo)電接觸結(jié)構(gòu)105的與FET結(jié)構(gòu)的(第一)摻雜區(qū)域和FET結(jié)構(gòu)的本體區(qū)域104接觸的部分的第一側(cè)、到導(dǎo)電接觸結(jié)構(gòu)105的與FET結(jié)構(gòu)的(第一)摻雜區(qū)域和本體區(qū)域104接觸的部分的第二側(cè)測量的最小距離。

附加地或可選地，導(dǎo)電接觸結(jié)構(gòu)105可包括與場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域104和第一摻雜區(qū)域103相接觸的多個橫向分開的(導(dǎo)電)接觸區(qū)。所述多個接觸區(qū)可布置在半導(dǎo)體層狀結(jié)構(gòu)101的所述至少一個側(cè)壁處(或上)。例如，所述多個接觸區(qū)(所述接觸區(qū)是導(dǎo)電接觸結(jié)構(gòu)105具有的、與場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域104和第一摻雜區(qū)域103相接觸的接觸區(qū))的相鄰接觸區(qū)之間的最小橫向距離可處于100nm至1μm(或例如處于100nm至500nm)。最小橫向距離例如可以是相繼的導(dǎo)電接觸區(qū)之間的最小距離。所述多個接觸區(qū)中的每個接觸區(qū)例如可以以至少所述最小橫向距離分開。

附加地、替代性地或可選地，所述多個接觸區(qū)中的相鄰的(短接)接 觸區(qū)可以以的橫向距離橫向地分開。例如，V_BD可以是代表半導(dǎo)體裝置100的擊穿電壓的值。擊穿電壓V_BD例如可以是在不損壞FET結(jié)構(gòu)的情況下可提供在FET結(jié)構(gòu)的(第一)摻雜區(qū)域與FET結(jié)構(gòu)的(第二)摻雜區(qū)域之間的最大(或最高)電壓。可選地，擊穿電壓V_BD例如可以是FET結(jié)構(gòu)的最大(或最高)反向電壓(例如對于BJT FET結(jié)構(gòu))。例如，半導(dǎo)體裝置100的擊穿電壓V_BD可大于100V(或例如大于1000V)。例如，半導(dǎo)體裝置100的擊穿電壓V_BD可處于100V至2000V(或例如100V至1000V，或例如100V至800V)。

半導(dǎo)體裝置100還可包括布置在半導(dǎo)體層狀結(jié)構(gòu)101的所述至少一個側(cè)壁上的至少一個柵極結(jié)構(gòu)。例如，第一柵極結(jié)構(gòu)可布置在所述(或每個)半導(dǎo)體層狀結(jié)構(gòu)101的(第一)側(cè)壁上，且例如第二柵極結(jié)構(gòu)可布置在所述(或每個)半導(dǎo)體層狀結(jié)構(gòu)101的(第二)側(cè)壁上。第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)可形成多重柵極結(jié)構(gòu)，所述多重柵極結(jié)構(gòu)例如可完全地耗盡在本體區(qū)域104中形成在第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間的通道。例如，由于半導(dǎo)體層狀結(jié)構(gòu)101的最小橫向尺寸小于200nm，半導(dǎo)體層狀結(jié)構(gòu)101的本體區(qū)域可在半導(dǎo)體裝置100的關(guān)斷狀態(tài)下完全地耗盡電荷(例如半導(dǎo)體裝置100是完全耗盡式的或可完全耗盡式的裝置)。例如，在關(guān)斷狀態(tài)下，耗盡區(qū)可在半導(dǎo)體層狀結(jié)構(gòu)101的第一側(cè)壁與半導(dǎo)體層狀結(jié)構(gòu)101的第二側(cè)壁之間在半導(dǎo)體層狀結(jié)構(gòu)101的整個橫向尺寸上延伸。

柵極結(jié)構(gòu)可布置成：相對于在半導(dǎo)體層狀結(jié)構(gòu)101的所述至少一個側(cè)壁處導(dǎo)電接觸結(jié)構(gòu)105與場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域104和第一摻雜區(qū)域103相接觸的接觸區(qū)具有橫向偏移。例如，柵極結(jié)構(gòu)可相對于在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁處導(dǎo)電接觸結(jié)構(gòu)105與本體區(qū)域104和第一摻雜區(qū)域103相接觸的(短接)接觸區(qū)以30nm至100nm的橫向偏移分開。附加地或可選地，柵極結(jié)構(gòu)可相對于在半導(dǎo)體層狀結(jié)構(gòu)101的上壁處導(dǎo)電接觸結(jié)構(gòu)與場效應(yīng)晶體管結(jié)構(gòu)的第一摻雜區(qū)域103接觸的部分以30nm至100nm的豎直偏移分開。柵極結(jié)構(gòu)可以是共形導(dǎo)電柵極層。柵極結(jié)構(gòu)的材料例如 可以是多晶硅或鎢。

共形柵極氧化物層(或材料)可在柵極結(jié)構(gòu)與半導(dǎo)體層狀結(jié)構(gòu)101之間直接形成在半導(dǎo)體層狀結(jié)構(gòu)101上。柵極氧化物層的厚度例如可以是2nm至10nm(或例如大約5nm)。柵極氧化物層的材料例如可以是二氧化硅。

附加地或可選地，半導(dǎo)體裝置100可包括多個柵極結(jié)構(gòu)(例如多個多重柵極結(jié)構(gòu))。例如，多個第一柵極結(jié)構(gòu)可形成在半導(dǎo)體層狀結(jié)構(gòu)101的(第一)側(cè)壁上，且多個第二柵極結(jié)構(gòu)可形成在半導(dǎo)體層狀結(jié)構(gòu)101的(第二)側(cè)壁上。

所述多個柵極結(jié)構(gòu)中的柵極結(jié)構(gòu)可橫向地布置在導(dǎo)電接觸結(jié)構(gòu)105與場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域和第一摻雜區(qū)域相接觸的相鄰接觸區(qū)之間。例如，形成在半導(dǎo)體層狀結(jié)構(gòu)101的(第一)側(cè)壁上的第一柵極結(jié)構(gòu)可布置在導(dǎo)電接觸結(jié)構(gòu)105的形成在半導(dǎo)體層狀結(jié)構(gòu)101的同一(第一)側(cè)壁上的所述多個接觸區(qū)中的相鄰接觸區(qū)之間。類似地，形成在半導(dǎo)體層狀結(jié)構(gòu)101的(第二)側(cè)壁上的第二柵極結(jié)構(gòu)可布置在導(dǎo)電接觸結(jié)構(gòu)105的形成在半導(dǎo)體層狀結(jié)構(gòu)101的同一(第二)側(cè)壁上的所述多個接觸區(qū)中的相鄰接觸區(qū)之間。

附加地或可選地，柵極結(jié)構(gòu)的至少一部分例如可共形地布置或形成在半導(dǎo)體基板102的在相鄰的半導(dǎo)體層狀結(jié)構(gòu)101之間的表面上。

半導(dǎo)體裝置100例如可包括布置在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁上的電絕緣材料。電絕緣材料的一部分在半導(dǎo)體層狀結(jié)構(gòu)101的至少一個側(cè)壁上(例如，(多個)側(cè)壁上)橫向地布置在柵極結(jié)構(gòu)與導(dǎo)電接觸結(jié)構(gòu)105與場效應(yīng)晶體管的本體區(qū)域104和第一摻雜區(qū)域103相接觸的相鄰(短接)接觸區(qū)之間。電絕緣材料例如可橫向地位于所述多個柵極結(jié)構(gòu)中的每個柵極結(jié)構(gòu)與導(dǎo)電接觸結(jié)構(gòu)105與場效應(yīng)晶體管的本體區(qū)域104和第一摻雜區(qū)域103相接觸的相鄰(或鄰近)接觸區(qū)之間。例如，每個柵極結(jié)構(gòu)可相對于導(dǎo)電接觸結(jié)構(gòu)105與場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域104和第一摻雜區(qū)域103相接觸的相鄰接觸區(qū)以電絕緣材料的位于半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁上的部分分開或電絕緣。

電絕緣材料的(另一)部分例如可在半導(dǎo)體層狀結(jié)構(gòu)101的至少一個 側(cè)壁上(例如，(多個)側(cè)壁上)布置在柵極結(jié)構(gòu)與導(dǎo)電接觸結(jié)構(gòu)105的布置在半導(dǎo)體層狀結(jié)構(gòu)101的上壁上的部分之間。例如，柵極結(jié)構(gòu)可與導(dǎo)電接觸結(jié)構(gòu)105的位于半導(dǎo)體層狀結(jié)構(gòu)101的上壁處的部分以電絕緣材料電絕緣。

電絕緣材料的(另一)部分可布置在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁上所形成的柵極結(jié)構(gòu)上。例如，電絕緣材料的布置在柵極結(jié)構(gòu)上的部分可封裝或裝嵌所述柵極結(jié)構(gòu)。電絕緣材料的布置在柵極結(jié)構(gòu)上的部分例如可位于相鄰的半導(dǎo)體層狀結(jié)構(gòu)101之間的區(qū)域中。電絕緣材料例如可以是二氧化硅、高密度等離子體化學(xué)氣相沉積(HDP)氧化物和/或硼磷硅玻璃(BPSG)。

電絕緣材料可布置在所述多個柵極結(jié)構(gòu)與布置在半導(dǎo)體層狀結(jié)構(gòu)101上的、導(dǎo)電接觸結(jié)構(gòu)105與場效應(yīng)晶體管的本體區(qū)域104和第一摻雜區(qū)域103相接觸的所述多個接觸區(qū)之間。例如，電絕緣材料可布置在形成于半導(dǎo)體層狀結(jié)構(gòu)101的(第一)側(cè)壁上的所述多個第一柵極結(jié)構(gòu)與導(dǎo)電接觸結(jié)構(gòu)105的形成于半導(dǎo)體層狀結(jié)構(gòu)101的(第一)側(cè)壁上的所述多個接觸區(qū)之間。附加地或可選地，電絕緣材料可布置在形成于半導(dǎo)體層狀結(jié)構(gòu)101的(第二)側(cè)壁上的所述多個第二柵極結(jié)構(gòu)與導(dǎo)電接觸結(jié)構(gòu)105的形成于半導(dǎo)體層狀結(jié)構(gòu)101的(第二)側(cè)壁上的所述多個接觸區(qū)之間。

FET結(jié)構(gòu)的第二摻雜區(qū)域例如可位于半導(dǎo)體基板102上。FET結(jié)構(gòu)的第二摻雜區(qū)域例如可具有第二導(dǎo)電性類型的摻雜(例如n-型摻雜)和每立方厘米至少1×10¹⁷個摻雜原子(或例如每立方厘米1×10¹⁷個摻雜原子至每立方厘米1×10¹⁸個摻雜原子)的平均摻雜濃度。

半導(dǎo)體裝置100可包括例如布置在半導(dǎo)體基板102的相反第二表面上的第二摻雜區(qū)域接觸結(jié)構(gòu)。第二摻雜區(qū)域接觸結(jié)構(gòu)例如可以是背面金屬化層。第二摻雜區(qū)域接觸結(jié)構(gòu)可電連接至半導(dǎo)體裝置100的形成在半導(dǎo)體基板102中的至少一個(例如，或多個)FET結(jié)構(gòu)的第二摻雜區(qū)域(或在IGBT結(jié)構(gòu)的情況下，形成在半導(dǎo)體基板102中的第三摻雜區(qū)域或集極區(qū)域)。

半導(dǎo)體裝置100可包括形成在半導(dǎo)體基板102中的植入?yún)^(qū)域。植入?yún)^(qū)域和位于半導(dǎo)體層狀結(jié)構(gòu)101中的本體區(qū)域104可電阻地彼此連接。例如，植入?yún)^(qū)域可形成FET結(jié)構(gòu)的本體區(qū)域104的一部分。例如，植入?yún)^(qū)域和本體區(qū)域104的位于半導(dǎo)體層狀結(jié)構(gòu)101中的部分可以是相同的導(dǎo)電性類型。 植入?yún)^(qū)域的最小橫向尺寸例如可大于半導(dǎo)體層狀結(jié)構(gòu)101的最小橫向尺寸。植入?yún)^(qū)域與本體區(qū)域104的位于半導(dǎo)體層狀結(jié)構(gòu)101中的部分相比可具有更高的摻雜濃度。例如，植入?yún)^(qū)域可具有第一導(dǎo)電性類型的摻雜(例如p+型摻雜)和例如每立方厘米至少1×10¹⁹個摻雜原子的平均摻雜濃度(或例如每立方厘米1×10¹⁹個摻雜原子至每立方厘米1×10²⁰個摻雜原子)。植入?yún)^(qū)域例如可避免或減小半導(dǎo)體裝置100中的雪崩擊穿。

半導(dǎo)體裝置100可包括形成于半導(dǎo)體基板102中的多個橫向地分開的植入?yún)^(qū)域。所述多個植入?yún)^(qū)域可在半導(dǎo)體層狀結(jié)構(gòu)的形成有柵極結(jié)構(gòu)的區(qū)域處彼此橫向地分開。例如，植入?yún)^(qū)域可沿著柵極結(jié)構(gòu)彼此橫向地分開。

所述多個植入?yún)^(qū)域可布置成：與布置在半導(dǎo)體層狀結(jié)構(gòu)101的至少一個側(cè)壁上的、導(dǎo)電接觸結(jié)構(gòu)105與本體區(qū)域104和第一摻雜區(qū)域103相接觸的(短接)接觸區(qū)鄰近。例如，每個植入?yún)^(qū)域可分別布置成：與布置在半導(dǎo)體層狀結(jié)構(gòu)101的至少一個側(cè)壁上的、導(dǎo)電接觸結(jié)構(gòu)105與本體區(qū)域104和第一摻雜區(qū)域103相接觸的相應(yīng)的接觸區(qū)鄰近。

所述多個植入?yún)^(qū)域中的每個植入?yún)^(qū)域例如可布置在本體區(qū)域104的部分與FET結(jié)構(gòu)的形成于半導(dǎo)體基板102中的第二摻雜區(qū)域之間，所述本體區(qū)域104的所述部分電連接至導(dǎo)電接觸結(jié)構(gòu)105與場效應(yīng)晶體管的本體區(qū)域104和第一摻雜區(qū)域103相接觸的接觸區(qū)。例如，本體區(qū)域104的部分例如可鄰近于植入?yún)^(qū)域布置，所述本體區(qū)域104的所述部分電連接至導(dǎo)電接觸結(jié)構(gòu)105與場效應(yīng)晶體管的本體區(qū)域104和第一摻雜區(qū)域103相接觸的接觸區(qū)。例如，植入?yún)^(qū)域可布置成鄰近于例如半導(dǎo)體層狀結(jié)構(gòu)101的沒有柵極結(jié)構(gòu)的區(qū)域。

半導(dǎo)體裝置100可包括多于一個的FET結(jié)構(gòu)。例如，每個FET結(jié)構(gòu)均可包括第一摻雜區(qū)域103、本體區(qū)域104和第二摻雜區(qū)域。FET結(jié)構(gòu)可包括至少一個柵極結(jié)構(gòu)(例如包括第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的至少一個多重柵極結(jié)構(gòu))，和至少一個導(dǎo)電接觸結(jié)構(gòu)105，所述至少一個導(dǎo)電接觸結(jié)構(gòu)105用于提供到FET結(jié)構(gòu)的第一摻雜區(qū)域103和FET結(jié)構(gòu)的本體區(qū)域104的電短路或電接觸。FET結(jié)構(gòu)還可包括至少一個植入?yún)^(qū)域，所述至少一個植入?yún)^(qū)域布置成鄰近于在半導(dǎo)體層狀結(jié)構(gòu)101的至少一個側(cè)壁處導(dǎo)電接觸結(jié)構(gòu)105與場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域104和第一摻雜區(qū)域103相 接觸的接觸區(qū)。

由于在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁上所述多個柵極結(jié)構(gòu)和導(dǎo)電結(jié)構(gòu)的所述多個橫向間隔開的導(dǎo)電接觸區(qū)的布置，所述多個FET結(jié)構(gòu)可由單個半導(dǎo)體層狀結(jié)構(gòu)101形成。由單個半導(dǎo)體層狀結(jié)構(gòu)101形成的所述多個FET結(jié)構(gòu)例如可以是單個FET裝置的一部分。每個半導(dǎo)體層狀結(jié)構(gòu)101例如均可提供對于單個FET裝置的多個FET結(jié)構(gòu)而言的第一摻雜區(qū)域103和本體區(qū)域104的至少一部分。

半導(dǎo)體裝置100可包括多于一個的半導(dǎo)體層狀結(jié)構(gòu)101。例如，半導(dǎo)體層狀結(jié)構(gòu)101可以是布置在半導(dǎo)體基板102上的多個半導(dǎo)體層狀結(jié)構(gòu)101中的一個。半導(dǎo)體層狀結(jié)構(gòu)101中的每個例如均可類似地被構(gòu)造。所述多個半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁例如可大致彼此平行。半導(dǎo)體裝置100可包括多個FET裝置，且每個FET裝置例如均可包括由所述多個半導(dǎo)體層狀結(jié)構(gòu)101的單個半導(dǎo)體層狀結(jié)構(gòu)101形成的所述多個FET結(jié)構(gòu)。

所述多個半導(dǎo)體層狀結(jié)構(gòu)101接觸結(jié)構(gòu)的相鄰的半導(dǎo)體層狀結(jié)構(gòu)101之間的(最小)距離可以是至少200nm(或例如至少500nm，或例如至少1μm，或例如200nm至250nm)。相鄰的半導(dǎo)體層狀結(jié)構(gòu)101之間的最小距離例如可以是(第一)半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁與相鄰的(第二)半導(dǎo)體層狀結(jié)構(gòu)101的最近側(cè)壁之間所測得的最短距離。

形成于相鄰的半導(dǎo)體層狀結(jié)構(gòu)101上的導(dǎo)電接觸結(jié)構(gòu)105可彼此電連接。例如，相鄰的半導(dǎo)體層狀結(jié)構(gòu)101的導(dǎo)電接觸結(jié)構(gòu)105可彼此電連接和/或電連接至第一摻雜區(qū)域接觸端子。例如，相鄰的半導(dǎo)體層狀結(jié)構(gòu)101的第二摻雜區(qū)域接觸結(jié)構(gòu)可彼此電連接和/或電連接至第二摻雜區(qū)域接觸端子。

形成于相鄰的半導(dǎo)體層狀結(jié)構(gòu)101上的柵極結(jié)構(gòu)例如可彼此電連接和/或電連接至柵極端子。例如，形成于(第一)半導(dǎo)體層狀結(jié)構(gòu)101上的柵極結(jié)構(gòu)可電連接至形成于相鄰的(第二)半導(dǎo)體層狀結(jié)構(gòu)101上的柵極結(jié)構(gòu)。

MOSFET晶體管的性能可通過收縮裝置的尺寸(例如寬度/長度或W/L因子)來提升。尺寸上的收縮可提升裝置性能，且使得能夠在每平方米的硅表面上處理更多芯片。芯片或晶體管可隨著每一代晶體管的發(fā)展而變得 更小(根據(jù)摩爾定律)。更小的裝置可帶來更小的有效通道長度或柵極長度，從而可帶來每單位面積或體積的更高電流密度和更高漏泄電流。隨著收縮裝置尺寸可經(jīng)歷短通道效應(yīng)、熱電子、漏致勢壘降低(DIBL)和高漏泄電流。

各個示例例如可涉及柵極氧化物、柵尺寸、柵厚度、柵極氧化物特性或柵電極電導(dǎo)率。各個實(shí)施例例如可涉及對于MOSFET晶體管的FIN-FET晶體管結(jié)構(gòu)。裝置性能可通過精細(xì)調(diào)節(jié)柵極氧化物厚度和柵極氧化物的類型來控制或改進(jìn)。由于柵極氧化物厚度與它的電容的反比關(guān)系，減小氧化物厚度可引起更高的電容，從而可影響品質(zhì)因數(shù)(Ron*A)。此外，柵極厚度的連續(xù)減小可影響對于更小厚度的柵極的可靠性。有效柵極氧化物厚度可通過使用不同的柵極氧化物材料來改變。收縮裝置尺寸可產(chǎn)生具有較高電荷密度的較小臺面；從而例如可產(chǎn)生漏泄電流或漏致勢壘降低(DIBL)。這可由于電荷可被從臺面清除而影響裝置的雪崩穩(wěn)定性。

各個示例(例如FIN-FET裝置)可提供通道區(qū)域中的小臺面思想以便完全地耗盡裝置&減低漏泄電流。此外，各個示例例如也可提供方法來實(shí)現(xiàn)金屬柵極處理流程中(無平板印刷限制)的小的自對正接觸。

圖2示出了根據(jù)一個實(shí)施例的另一半導(dǎo)體裝置200的示意圖。

半導(dǎo)體裝置200包括布置在半導(dǎo)體基板102上的半導(dǎo)體層狀結(jié)構(gòu)101。半導(dǎo)體層狀結(jié)構(gòu)101包括場效應(yīng)晶體管結(jié)構(gòu)的第一摻雜區(qū)域103和場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域104的至少一部分。本體區(qū)域104具有第一導(dǎo)電性類型，且第一摻雜區(qū)域103具有第二導(dǎo)電性類型。半導(dǎo)體基板102包括場效應(yīng)晶體管結(jié)構(gòu)的第二摻雜區(qū)域206。第二摻雜區(qū)域206具有第二導(dǎo)電性類型。半導(dǎo)體層狀結(jié)構(gòu)101的最小橫向尺寸W小于200nm。

由于半導(dǎo)體層狀結(jié)構(gòu)101的最小橫向尺寸小于200nm，因此，通道區(qū)域中的小臺面可完全地耗盡裝置和減低漏泄電流。因此，例如可提高半導(dǎo)體裝置的可靠性。

半導(dǎo)體層狀結(jié)構(gòu)101例如可具有至少300nm的最小高度。例如，半導(dǎo)體層狀結(jié)構(gòu)101的最小高度可處于300nm至2μm(或例如處于500nm至1μm)。

半導(dǎo)體裝置200可包括多個半導(dǎo)體層狀結(jié)構(gòu)101。每個半導(dǎo)體層狀結(jié)構(gòu) 101例如均可提供對于多個FET結(jié)構(gòu)的第一摻雜區(qū)域103和本體區(qū)域104的至少一部分。

半導(dǎo)體裝置200可包括布置在半導(dǎo)體層狀結(jié)構(gòu)101的至少一個側(cè)壁(或兩個側(cè)壁)上的至少一個柵極結(jié)構(gòu)，從而半導(dǎo)體層狀結(jié)構(gòu)101在關(guān)斷狀態(tài)下是可耗盡的(例如半導(dǎo)體裝置200是完全耗盡式的或可完全耗盡的裝置)。

半導(dǎo)體層狀結(jié)構(gòu)101的最小橫向尺寸可位于形成于半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁上的柵極結(jié)構(gòu)(例如多重柵極結(jié)構(gòu))之間。由于半導(dǎo)體層狀結(jié)構(gòu)101的最小橫向尺寸小于200nm，因此，半導(dǎo)體層狀結(jié)構(gòu)101的本體區(qū)域在半導(dǎo)體裝置200的關(guān)斷狀態(tài)下可完全地耗盡電荷。例如，在關(guān)斷狀態(tài)下，耗盡區(qū)可在半導(dǎo)體層狀結(jié)構(gòu)101的第一側(cè)壁與半導(dǎo)體層狀結(jié)構(gòu)101的第二側(cè)壁之間在半導(dǎo)體層狀結(jié)構(gòu)101的整個橫向尺寸上延伸。

連同上文或下文所描述的實(shí)施例提及了更多細(xì)節(jié)和方面。圖2所示的實(shí)施例可包括一個或更多個可選的附加特征，所述附加特征對應(yīng)于連同所提出的思想或上述(例如圖1)或下述(例如圖3-7P)一個或多個實(shí)施例所提及的一個或多個方面。

圖3示出了根據(jù)一個實(shí)施例的另一半導(dǎo)體裝置300的示意圖。圖3示出了例如半導(dǎo)體裝置300(例如溝槽式Fin-FET)的繪制的三維視圖。

半導(dǎo)體裝置300可類似于連同圖1和圖2所描述的半導(dǎo)體裝置。

半導(dǎo)體層狀結(jié)構(gòu)101例如可以是位于或形成于半導(dǎo)體基板102的表面上的結(jié)構(gòu)。半導(dǎo)體層狀結(jié)構(gòu)101例如可由第一橫向尺寸(寬度，W)和第二橫向尺寸(長度，L)來限定。半導(dǎo)體層狀結(jié)構(gòu)101的第二橫向尺寸例如可大于半導(dǎo)體層狀結(jié)構(gòu)101的第一橫向尺寸。

半導(dǎo)體層狀結(jié)構(gòu)101例如可具有至少300nm的最小高度H。例如，半導(dǎo)體層狀結(jié)構(gòu)101的最小高度可處于300nm至2μm(或例如500nm至1μm)。

半導(dǎo)體層狀結(jié)構(gòu)101的上壁307例如可位于半導(dǎo)體層狀結(jié)構(gòu)101的第一側(cè)壁308與半導(dǎo)體層狀結(jié)構(gòu)101的第二側(cè)壁309之間。

半導(dǎo)體層狀結(jié)構(gòu)101例如可包括FET結(jié)構(gòu)的本體區(qū)域104的至少一部分。FET結(jié)構(gòu)的本體區(qū)域104例如可具有第一導(dǎo)電性類型的摻雜。第一導(dǎo)電性類型的摻雜的本體區(qū)域104例如可以是p-型摻雜的半導(dǎo)體區(qū)域。FET 結(jié)構(gòu)的本體區(qū)域104可具有每立方厘米至少1×10¹⁷個摻雜原子(或例如每立方厘米1×10¹⁷個摻雜原子至每立方厘米1×10¹⁸個摻雜原子)的平均摻雜濃度。

半導(dǎo)體層狀結(jié)構(gòu)101例如還可包括FET結(jié)構(gòu)的(第一)摻雜區(qū)域103。FET結(jié)構(gòu)的(第一)摻雜區(qū)域103例如可具有第二導(dǎo)電性類型的摻雜。第二導(dǎo)電性類型的(第一)摻雜區(qū)域103例如可以是n-型摻雜的半導(dǎo)體區(qū)域。FET結(jié)構(gòu)的(第一)摻雜區(qū)域可具有每立方厘米至少1×10¹⁷個摻雜原子(或例如每立方厘米1×10¹⁷個摻雜原子至每立方厘米1×10¹⁸個摻雜原子)的平均摻雜濃度。

導(dǎo)電接觸結(jié)構(gòu)105可沿著半導(dǎo)體層狀結(jié)構(gòu)101從半導(dǎo)體層狀結(jié)構(gòu)101的第一側(cè)壁308延伸至半導(dǎo)體層狀結(jié)構(gòu)101的第二側(cè)壁309。導(dǎo)電接觸結(jié)構(gòu)105的與(第一)摻雜區(qū)域相接觸的部分可形成源極接觸結(jié)構(gòu)105S，所述源極接觸結(jié)構(gòu)105S布置在(或例如直接相鄰于)半導(dǎo)體層狀結(jié)構(gòu)101的上壁307。導(dǎo)電接觸結(jié)構(gòu)105可在半導(dǎo)體層狀結(jié)構(gòu)101的至少一個側(cè)壁308、309(例如在兩個側(cè)壁處)具有與本體區(qū)域104和第一摻雜區(qū)域103相接觸的接觸區(qū)105R(例如源極-本體短路接觸)。

半導(dǎo)體裝置300還可包括布置在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁308、309上的柵極結(jié)構(gòu)311。柵極結(jié)構(gòu)311(例如多晶硅柵極層或鎢柵極層)可布置成：相對于在半導(dǎo)體層狀結(jié)構(gòu)101的至少一個側(cè)壁處導(dǎo)電接觸結(jié)構(gòu)105與本體區(qū)域104和第一摻雜區(qū)域103相接觸的接觸區(qū)105R具有橫向偏移O。例如，柵極結(jié)構(gòu)311可相對于導(dǎo)電接觸結(jié)構(gòu)105與本體區(qū)域104和第一摻雜區(qū)域103相接觸的接觸區(qū)105R以30nm至100nm的橫向偏移分開。柵極結(jié)構(gòu)311可橫向地布置在導(dǎo)電接觸結(jié)構(gòu)105與場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域104和第一摻雜區(qū)域103相接觸的相鄰接觸區(qū)105R之間。半導(dǎo)體裝置300還可包括例如布置在柵極結(jié)構(gòu)311與半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁308、309之間的柵極氧化物層。

半導(dǎo)體裝置300可包括例如布置在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁308、309上的電絕緣材料312。例如，柵極結(jié)構(gòu)311可相對于導(dǎo)電接觸結(jié)構(gòu)105與場效應(yīng)晶體管的本體區(qū)域104和第一摻雜區(qū)域103相接觸的相鄰接觸區(qū)105R分開或電絕緣，所述分開或電絕緣例如通過電絕緣材料312的在側(cè)壁308、 309上位于柵極結(jié)構(gòu)311與相鄰(或鄰近)接觸區(qū)105R之間的一部分來實(shí)現(xiàn)。電絕緣材料312的(另一)部分可在半導(dǎo)體層狀結(jié)構(gòu)101的至少一個側(cè)壁308、309(例如(多個)側(cè)壁上)布置在柵極結(jié)構(gòu)311與導(dǎo)電接觸結(jié)構(gòu)105的一部分之間，所述導(dǎo)電接觸結(jié)構(gòu)105的一部分例如在半導(dǎo)體層狀結(jié)構(gòu)101的上壁307上與場效應(yīng)晶體管結(jié)構(gòu)的第一摻雜區(qū)域103接觸。電絕緣材料312例如可以是二氧化硅、高密度等離子體化學(xué)氣相沉積(HDP)氧化物和/或硼磷硅玻璃(BPSG)。

FET結(jié)構(gòu)的第二摻雜區(qū)域206例如可位于半導(dǎo)體基板102中。FET結(jié)構(gòu)的第二摻雜區(qū)域206例如可具有第二導(dǎo)電性類型的摻雜(例如n-型摻雜)和每立方厘米至少1×10¹⁷個摻雜原子(或例如每立方厘米1×10¹⁷個摻雜原子至每立方厘米1×10¹⁸個摻雜原子)的平均摻雜濃度。第二摻雜區(qū)域例如可以是MOSFET結(jié)構(gòu)的漏極區(qū)域或IGBT結(jié)構(gòu)的漂移區(qū)域。

連同上文或下文所描述的實(shí)施例提及了更多細(xì)節(jié)和方面。圖3所示的實(shí)施例可包括一個或更多個可選的附加特征，所述附加特征對應(yīng)于連同所提出的思想或上述(例如圖1-2)或下述(例如圖4A-7P)一個或多個實(shí)施例所提及的一個或多個方面。

圖4A-4F示出了根據(jù)一個實(shí)施例的用于形成至少一個半導(dǎo)體層狀結(jié)構(gòu)101的方法的示意圖(410-460)。例如，該方法可以是用于使用垂直生長的Si-奈米柱或Si-奈米溝槽形成FIN-FET的過程流程。

圖4A示出了形成于半導(dǎo)體基板102的表面422上的硬掩膜結(jié)構(gòu)421的示意圖410。

該方法可包括在半導(dǎo)體基板102的主表面或第一表面422之上形成硬掩膜層。硬掩膜層的材料例如可以是二氧化硅。該方法例如可包括通過硅的爐氧化來形成二氧化硅層。平板印刷和隨后的蝕刻過程例如可用于結(jié)構(gòu)化或圖案化硬掩膜層，從而使硬掩膜結(jié)構(gòu)421保持在半導(dǎo)體基板102的第一表面上。

圖4B示出了形成在硬掩膜結(jié)構(gòu)421之上的高密度等離子體化學(xué)氣相沉積(HDP)氧化物層423的示意圖420。

該方法例如還可包括在圖案化的硬掩膜結(jié)構(gòu)421之上以多透鏡(poly lens)概念形成高密度等離子體化學(xué)氣相沉積(HDP)氧化物層423。HDP 氧化物層423例如可形成在硬掩膜結(jié)構(gòu)421上和半導(dǎo)體基板102的沒有硬掩膜材料(或不被硬掩膜材料所覆蓋)的露出區(qū)域上。HDP氧化物層423的形成在硬掩膜結(jié)構(gòu)上的區(qū)域例如可具有錐體形或穹頂形的形貌。

圖4C示出了形成在HDP氧化物層之上的多晶硅層424的示意圖430。

該方法還可包括在HDP氧化物層423之上形成多晶硅層424或材料。該方法還可包括拋光多晶硅層424的表面或從多晶硅層424的表面去除多晶硅，以便產(chǎn)生平坦表面層。拋光可實(shí)施成：使得HDP氧化物層423的形成在硬掩膜結(jié)構(gòu)421上的至少一部分在拋光表面處露出和/或被去除。拋光例如可通過化學(xué)機(jī)械拋光(CMP)來實(shí)施。

圖4D示出了形成在半導(dǎo)體基板102上的溝槽結(jié)構(gòu)425的示意圖440。

該方法還可包括蝕刻HDP氧化物層423的在拋光表面處露出的部分。所實(shí)施的蝕刻可以是用于形成溝槽結(jié)構(gòu)425的氧化物蝕刻過程，每個溝槽結(jié)構(gòu)425均延伸穿過露出的HDP氧化物層423和被HDP氧化物層423覆蓋的硬掩膜結(jié)構(gòu)421。溝槽結(jié)構(gòu)425的寬度(以及半導(dǎo)體層狀結(jié)構(gòu)的最終寬度)例如可通過改變HDP氧化物層厚度而容易地調(diào)節(jié)到10nm至100nm的范圍。該方法還可包括在多晶硅層424的表面處提供化學(xué)機(jī)械拋光(CMP)，以便去除多晶硅層424以及由多晶硅層424和HDP氧化物層423形成的輪廓。

圖4E示出了HDP氧化物層423的拋光表面的示意圖450。

例如，可實(shí)施CMP，直至在HDP氧化物層423的表面處多晶硅層被去除且硬掩膜結(jié)構(gòu)421的一部分露出。例如，可實(shí)施CMP，從而形成包括HDP氧化物層423和硬掩膜結(jié)構(gòu)421的平面式表面或平坦表面。

圖4F示出了形成于溝槽結(jié)構(gòu)中的半導(dǎo)體層狀結(jié)構(gòu)101的示意圖460。

該方法還可包括例如在溝槽結(jié)構(gòu)中選擇性地生長硅層狀結(jié)構(gòu)101(例如通過選擇性硅外延)。溝槽結(jié)構(gòu)中所生長的外延硅例如可填充溝槽結(jié)構(gòu)。伸出的或超出的外延硅例如可在溝槽結(jié)構(gòu)之外硬掩膜結(jié)構(gòu)上的區(qū)域中形成。可選地或替代性地，該方法可包括通過蝕刻延伸到半導(dǎo)體基板102中的溝槽來形成半導(dǎo)體層狀結(jié)構(gòu)?？蛇x地或替代性地，例如用于形成半導(dǎo)體層狀結(jié)構(gòu)(例如FIN)的其他合適過程可用于形成半導(dǎo)體層狀結(jié)構(gòu)101。

該方法還可包括蝕刻或去除例如溝槽結(jié)構(gòu)外側(cè)的超出的外延硅。超出 的外延硅的去除例如可通過蝕刻或CMP來實(shí)施。溝槽結(jié)構(gòu)中生長的外延硅例如可形成布置在半導(dǎo)體基板102的表面上的最終半導(dǎo)體層狀結(jié)構(gòu)101。

該方法還可包括去除余留在半導(dǎo)體基板102表面上的硬掩膜結(jié)構(gòu)421和HDP氧化物層423，從而使得例如多個平行的、橫向地分開的半導(dǎo)體層狀結(jié)構(gòu)101布置在半導(dǎo)體基板102的表面上。

連同上文或下文所描述的實(shí)施例提及了更多細(xì)節(jié)和方面。圖4A-4F所示的實(shí)施例可包括一個或更多個可選的附加特征，所述附加特征對應(yīng)于連同所提出的思想或上述(例如圖1-3)或下述(例如圖5A-7P)一個或多個實(shí)施例所提及的一個或多個方面。

圖5A示出了用于形成半導(dǎo)體層狀結(jié)構(gòu)101的過程的一部分的顯微圖510、520。例如，顯微圖510、520示出了如連同圖4A-4F所述在HDP氧化物沉積之后且在蝕刻溝槽結(jié)構(gòu)之前半導(dǎo)體基板102、硬掩膜結(jié)構(gòu)421(二氧化硅)和HDP氧化物層423的剖視圖。

在顯微圖510中，HDP氧化物層423的形成在硬掩膜結(jié)構(gòu)421上的錐體形區(qū)域的最小(或最低)橫向尺寸例如可以是大約119nm。HDP氧化物層的第一錐體形區(qū)域與相繼的第三錐體形區(qū)域之間的距離例如可以是大約243nm。

在顯微圖520中，HDP氧化物層的形成在硬掩膜結(jié)構(gòu)上的錐體形區(qū)域的最小(或最低)橫向尺寸可以是145nm。HDP氧化物層的第一錐體形區(qū)域與相繼的第二錐體形區(qū)域之間的距離例如可以是大約230nm。第一硬掩膜結(jié)構(gòu)的相應(yīng)第一側(cè)與相繼的第二硬掩膜結(jié)構(gòu)的第一側(cè)之間的距離例如可以是大約650nm。

待形成的半導(dǎo)體層狀結(jié)構(gòu)的橫向尺寸(或例如最小橫向尺寸)可基于通過連同圖4A-4F和圖5A所述的過程而形成的錐體形區(qū)域的最小(或最低)橫向尺寸。

圖5B示出了用于形成半導(dǎo)體層狀結(jié)構(gòu)101的過程的一部分的顯微圖530、540。

顯微圖530示出了例如氧化物蝕刻之后形成在HDP氧化物層中的溝槽結(jié)構(gòu)425的頂視圖。溝槽結(jié)構(gòu)425的寬度例如可以是大約140nm。

顯微圖540示出了氧化物蝕刻和多晶硅蝕刻之后形成在HDP氧化物層 423中的溝槽結(jié)構(gòu)425的頂視圖。溝槽結(jié)構(gòu)425的寬度例如可以是大約210nm。

可獲得兩種或更多種不同大小的溝槽結(jié)構(gòu)425。因此，使用HDP過程例如可調(diào)整兩種或更多種不同大小的FIN或?qū)訝罱Y(jié)構(gòu)。

圖5C示出了用于形成半導(dǎo)體層狀結(jié)構(gòu)101的過程的一部分的顯微圖550、560。

顯微圖550示出了例如在使用多透鏡進(jìn)行氧化物蝕刻之后形成在HDP硅氧化物層中的溝槽結(jié)構(gòu)的剖視側(cè)視圖。例如，多晶硅可位于硬掩膜結(jié)構(gòu)上。形成在硬掩膜結(jié)構(gòu)中的溝槽結(jié)構(gòu)例如可具有310nm的橫向尺寸。

顯微圖560示出了例如去除多晶硅之后形成在HDP氧化物層中的溝槽結(jié)構(gòu)425和預(yù)備好用于硅FIN生長的溝槽結(jié)構(gòu)的剖視側(cè)視圖。用于使用外延進(jìn)行半導(dǎo)體層狀結(jié)構(gòu)101(例如Si FIN)的選擇性生長的區(qū)域(或溝槽結(jié)構(gòu))例如位于相鄰的硬掩膜結(jié)構(gòu)之間。FIN可生長為具有本體量(body dose)例如以避免后來的植入。

連同上文或下文所描述的實(shí)施例提及了更多細(xì)節(jié)和方面。圖5A-5C所示的實(shí)施例可包括一個或更多個可選的附加特征，所述附加特征對應(yīng)于連同所提出的思想或上述(例如圖1-4F)或下述(例如圖6-7P)一個或多個實(shí)施例所提及的一個或多個方面。

圖6示出了根據(jù)一個實(shí)施例的用于形成半導(dǎo)體裝置的方法600的流程圖。

方法600包括在半導(dǎo)體層狀結(jié)構(gòu)的至少一個側(cè)壁上形成610場效應(yīng)晶體管結(jié)構(gòu)的柵極結(jié)構(gòu)。

方法600還包括在半導(dǎo)體層狀結(jié)構(gòu)的側(cè)壁處形成620與半導(dǎo)體層狀結(jié)構(gòu)中的場效應(yīng)晶體管結(jié)構(gòu)的摻雜區(qū)域相接觸的導(dǎo)電接觸結(jié)構(gòu)。

由于導(dǎo)電接觸結(jié)構(gòu)和柵極結(jié)構(gòu)形成在半導(dǎo)體層狀結(jié)構(gòu)的至少一個側(cè)壁上，因此，可提供更加可靠的場效應(yīng)晶體管結(jié)構(gòu)。例如，F(xiàn)ET晶體管可完全地耗盡。此外，多個裝置可由單個半導(dǎo)體層狀結(jié)構(gòu)容易地形成。因此，例如可更高效地制造FET結(jié)構(gòu)。

摻雜區(qū)域可包括或可以是MOSFET結(jié)構(gòu)的源極區(qū)域或漏極區(qū)域，或IGBT結(jié)構(gòu)的發(fā)射極區(qū)域或集極區(qū)域。附加地或可選地，摻雜區(qū)域例如可以 是或可包括MOSFET結(jié)構(gòu)或IGBT結(jié)構(gòu)的本體。

連同上文或下文所描述的實(shí)施例提及了更多細(xì)節(jié)和方面。圖6所示的實(shí)施例可包括一個或更多個可選的附加特征，所述附加特征對應(yīng)于連同所提出的思想或上述(例如圖1-5C)或下述(例如圖7A-7P)一個或多個實(shí)施例所提及的一個或多個方面。

圖7A-7P示出了根據(jù)一個實(shí)施例的用于形成包括多個FET結(jié)構(gòu)的半導(dǎo)體裝置的方法的示意圖。

圖7A-7P示出了布置在半導(dǎo)體基板102的第一表面上的多個半導(dǎo)體層狀結(jié)構(gòu)101。半導(dǎo)體層狀結(jié)構(gòu)101例如可類似于連同圖1-6所述的半導(dǎo)體層狀結(jié)構(gòu)101。半導(dǎo)體基板102可包括至少一個摻雜區(qū)域。半導(dǎo)體基板102的所述至少一個摻雜區(qū)域例如可包括MOSFET結(jié)構(gòu)的漏極區(qū)域或IGBT結(jié)構(gòu)的漂移區(qū)域。可選地，半導(dǎo)體基板102的至少一個(另一)摻雜區(qū)域例如可包括IGBT結(jié)構(gòu)的集極區(qū)域。

圖7A-7P分別示出了形成在半導(dǎo)體基板102上的半導(dǎo)體層狀結(jié)構(gòu)101的相應(yīng)的頂視圖(T)、在半導(dǎo)體層狀結(jié)構(gòu)101的區(qū)域U處的剖視圖(沿著線U-U’)和在半導(dǎo)體層狀結(jié)構(gòu)101的區(qū)域V處的剖視圖(沿著線V-V’)。

半導(dǎo)體層狀結(jié)構(gòu)101的區(qū)域V例如可代表半導(dǎo)體層狀結(jié)構(gòu)101的一區(qū)域，在該區(qū)域處，導(dǎo)電接觸結(jié)構(gòu)與場效應(yīng)晶體管的本體區(qū)域和第一摻雜區(qū)域相接觸的接觸區(qū)(提供源極-本體短接接觸區(qū))待形成在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁處(或上)。

半導(dǎo)體層狀結(jié)構(gòu)101的區(qū)域U可代表半導(dǎo)體層狀結(jié)構(gòu)101的一區(qū)域，該區(qū)域例如沒有導(dǎo)電接觸結(jié)構(gòu)與場效應(yīng)晶體管的本體區(qū)域和第一摻雜區(qū)域103相接觸的(短接)接觸區(qū)(源極-本體短接接觸區(qū))。

圖7A示出了在半導(dǎo)體層狀結(jié)構(gòu)101上形成柵極氧化物層331和導(dǎo)電柵極結(jié)構(gòu)311的示意圖710T、710U、710V。

該方法可包括例如在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁表面308、309和上壁表面307上和/或在半導(dǎo)體基板102的處于相鄰的半導(dǎo)體層狀結(jié)構(gòu)101之間的露出表面區(qū)域上形成共形柵極氧化物層331和隨后形成共形導(dǎo)電柵極層結(jié)構(gòu)311。導(dǎo)電柵極結(jié)構(gòu)311例如可形成在柵極氧化物層331上。例如，柵極氧化物層331和導(dǎo)電柵極結(jié)構(gòu)311可共形地形成在半導(dǎo)體層狀結(jié)構(gòu)101 的表面(例如側(cè)壁表面308、309和上壁表面307)上。

圖7B示出了隨后的電絕緣材料312的沉積和回蝕刻(etch back)過程的示意圖720T、720U、720V。

該方法可包括在形成柵極結(jié)構(gòu)之后將電絕緣材料312(例如二氧化硅層)沉積在導(dǎo)電柵極結(jié)構(gòu)上。電絕緣材料312例如可覆蓋(或裝嵌或封裝)半導(dǎo)體層狀結(jié)構(gòu)101、導(dǎo)電柵極結(jié)構(gòu)311和柵極氧化物層。電絕緣材料例如可形成在相鄰的半導(dǎo)體層狀結(jié)構(gòu)101之間的區(qū)域中。電絕緣材料312例如可填充相鄰的半導(dǎo)體層狀結(jié)構(gòu)101之間的間隙。

該方法還可包括對裝嵌半導(dǎo)體層狀結(jié)構(gòu)101的電絕緣材料312進(jìn)行回蝕刻，從而例如可露出導(dǎo)電柵極結(jié)構(gòu)311的形成在半導(dǎo)體層狀結(jié)構(gòu)101的上部部分上的一部分。電絕緣材料312的蝕刻可實(shí)施成：使得電絕緣材料312的部分例如余留在相鄰的半導(dǎo)體層狀結(jié)構(gòu)101之間。例如，電絕緣材料312的蝕刻可實(shí)施成：使得從半導(dǎo)體基板102表面測量的、余留的電絕緣材料312的高度可小于半導(dǎo)體層狀結(jié)構(gòu)101的高度(不包括導(dǎo)電柵極結(jié)構(gòu)和柵極氧化物層的厚度)。

圖7C示出了在半導(dǎo)體層狀結(jié)構(gòu)101的上部部分處和露出的側(cè)壁區(qū)域處隨后蝕刻導(dǎo)電柵極結(jié)構(gòu)和柵極氧化物層的露出部分的示意圖730T、730U、730V。

該方法可包括例如去除位于半導(dǎo)體層狀結(jié)構(gòu)101的上壁307上的導(dǎo)電柵極結(jié)構(gòu)311(使用柵極多晶硅蝕刻)和柵極氧化物層331(使用柵極氧化物蝕刻)。該方法還可包括例如從半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁308、309的不被電絕緣材料312覆蓋的區(qū)域去除導(dǎo)電柵極結(jié)構(gòu)311的部分和柵極氧化物層331的部分。

蝕刻之后，半導(dǎo)體層狀結(jié)構(gòu)101的上壁307和半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁的直接相鄰于上壁307的區(qū)域可露出。例如，它們可沒有例如導(dǎo)電柵極結(jié)構(gòu)和柵極氧化物層(或不被導(dǎo)電柵極結(jié)構(gòu)和柵極氧化物層覆蓋)。側(cè)壁區(qū)域的沒有導(dǎo)電柵極結(jié)構(gòu)和柵極氧化物層(或不被導(dǎo)電柵極結(jié)構(gòu)和柵極氧化物層覆蓋)的一部分例如可以是半導(dǎo)體層狀結(jié)構(gòu)101的高度的10％至30％。半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁308、309的其余部分例如可仍被導(dǎo)電柵極結(jié)構(gòu)311和柵極氧化物層331覆蓋。

圖7D示出了植入摻雜原子例如以形成半導(dǎo)體層狀結(jié)構(gòu)101中的本體區(qū)域104的示意圖740T、740U、740V。

在半導(dǎo)體層狀結(jié)構(gòu)101的外延生長過程中未實(shí)施本體區(qū)域104的摻雜的情況下，摻雜原子(例如受主)的植入例如可以可選地實(shí)施。

植入可包括例如將硼(B)或鋁(Al)原子并入半導(dǎo)體層狀結(jié)構(gòu)101中。并入的摻雜原子例如可在每個半導(dǎo)體層狀結(jié)構(gòu)101中形成橫向延伸的本體區(qū)域104。橫向延伸的本體區(qū)域104例如可沿著半導(dǎo)體層狀結(jié)構(gòu)101的長度L延伸。橫向延伸的本體區(qū)域104例如可提供半導(dǎo)體裝置的多個晶體管結(jié)構(gòu)的本體區(qū)域104。

FET結(jié)構(gòu)的本體區(qū)域104的形成在半導(dǎo)體層狀結(jié)構(gòu)101中的部分例如可以以每平方厘米至少3×10¹²個離子(或例如每平方厘米3×10¹²個離子至每平方厘米4×10¹³個離子)的摻雜量來植入。

圖7E示出了例如對位于相鄰的半導(dǎo)體層狀結(jié)構(gòu)101之間的電絕緣材料312進(jìn)行回蝕刻的示意圖750T、750U、750V。電絕緣材料的回蝕刻(例如氧化物回蝕刻過程)例如可使得導(dǎo)電柵極結(jié)構(gòu)311的形成在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁308、309上的部分露出。

電絕緣材料312的蝕刻可實(shí)施成：例如使得電絕緣材料312的一部分可余留在相鄰的半導(dǎo)體層狀結(jié)構(gòu)101之間。例如，余留的電絕緣材料312可橫向地圍繞半導(dǎo)體層狀結(jié)構(gòu)101的鄰近半導(dǎo)體基板102的底部部分。半導(dǎo)體層狀結(jié)構(gòu)101的、被余留的電絕緣材料所覆蓋的底部部分的高度例如可以是半導(dǎo)體層狀結(jié)構(gòu)101的高度的10％至15％。

圖7F示出了用于露出半導(dǎo)體層狀結(jié)構(gòu)101的區(qū)域(例如區(qū)域V)的平板印刷過程的示意圖760T、760U、760V，導(dǎo)電接觸結(jié)構(gòu)與場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域和第一摻雜區(qū)域相接觸的接觸區(qū)待形成在所述半導(dǎo)體層狀結(jié)構(gòu)101的所述區(qū)域處。半導(dǎo)體層狀結(jié)構(gòu)101的將沒有短接接觸區(qū)的其他區(qū)域(例如區(qū)域U)例如可被平板印刷掩膜材料(例如光阻材料)覆蓋。

頂視圖760T示出了半導(dǎo)體層狀結(jié)構(gòu)101的區(qū)域V處的相鄰的半導(dǎo)體層狀結(jié)構(gòu)101的相鄰的露出區(qū)域，導(dǎo)電接觸結(jié)構(gòu)105的短接接觸區(qū)例如待形成在所述露出區(qū)域處。

剖視圖760V示出了半導(dǎo)體層狀結(jié)構(gòu)101的露出區(qū)域，導(dǎo)電接觸結(jié)構(gòu) 105的短接接觸區(qū)待形成在所述露出區(qū)域處。

剖視圖760U示出了半導(dǎo)體層狀結(jié)構(gòu)101的被覆蓋了平板印刷掩膜材料732的其他區(qū)域(U)。

圖7G示出了在半導(dǎo)體層狀結(jié)構(gòu)101的露出區(qū)域(V)處蝕刻導(dǎo)電柵極結(jié)構(gòu)和柵極氧化物層的示意圖770T、770U、770V。

柵極金屬和柵極氧化物的部分蝕刻(圖7E中)之后，使用平板印刷掩膜從溝槽的小區(qū)域(例如區(qū)域V)，柵極氧化物&柵極金屬可被蝕刻掉。

如露出區(qū)域(V)的剖視圖770V所示，導(dǎo)電柵極結(jié)構(gòu)和柵極氧化物層例如可在半導(dǎo)體層狀結(jié)構(gòu)101的區(qū)域(V)中被去除，導(dǎo)電接觸結(jié)構(gòu)105的短接接觸區(qū)可形成在該區(qū)域(V)處。因此，半導(dǎo)體層狀結(jié)構(gòu)101例如可在半導(dǎo)體層狀結(jié)構(gòu)101的區(qū)域(V)中沒有任何另外的層，導(dǎo)電接觸結(jié)構(gòu)105的短接接觸區(qū)形成在該區(qū)域(V)處。

圖7H示出了形成植入?yún)^(qū)域733的示意圖780T、780U、780V。植入可通過在半導(dǎo)體基板102的露出區(qū)域處將摻雜原子合并到半導(dǎo)體基板102中來實(shí)施。p+植入?yún)^(qū)域的植入例如可實(shí)施成每平方厘米至少1×10¹⁴個離子(或例如每平方厘米1×10¹⁴個離子至每平方厘米1×10¹⁵個離子)的量。

半導(dǎo)體基板102的露出區(qū)域可相鄰于半導(dǎo)體層狀結(jié)構(gòu)101的被去除了導(dǎo)電柵極結(jié)構(gòu)和柵極氧化物層的區(qū)域定位。可實(shí)施擴(kuò)散，從而使得植入?yún)^(qū)域733形成在本體區(qū)域104的位于半導(dǎo)體層狀結(jié)構(gòu)101中的部分與半導(dǎo)體基板102中的第二摻雜區(qū)域之間。植入?yún)^(qū)域733例如可鄰近半導(dǎo)體層狀結(jié)構(gòu)101的區(qū)域形成，導(dǎo)電接觸結(jié)構(gòu)105的短接接觸區(qū)待形成在所述半導(dǎo)體層狀結(jié)構(gòu)101的所述區(qū)域處。

圖7I示出了去除例如形成在半導(dǎo)體基板102之上的光阻材料層的示意圖790T、790U、790V。例如，光阻材料層可從半導(dǎo)體基板102第一表面上剝除或去除。

圖7J示出了在半導(dǎo)體基板102之上沉積另一非導(dǎo)電材料材料312的示意圖7100T、7100U、7100V。非導(dǎo)電材料312例如可以是HDP氧化物層。HDP氧化物層例如可覆蓋或裝嵌形成在半導(dǎo)體基板102的第一表面上的半導(dǎo)體層狀結(jié)構(gòu)101以及形成在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁上的任何層(例如導(dǎo)電柵極結(jié)構(gòu)311和柵極氧化物層331)。在半導(dǎo)體層狀結(jié)構(gòu)101的待形 成有導(dǎo)電接觸結(jié)構(gòu)105的短接接觸區(qū)的區(qū)域(例如區(qū)域V)中，HDP氧化物層312例如可直接布置或形成在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁上。在半導(dǎo)體層狀結(jié)構(gòu)101的沒有導(dǎo)電接觸結(jié)構(gòu)105的短接接觸區(qū)的區(qū)域(例如區(qū)域U)中，柵極氧化物層331和導(dǎo)電柵極結(jié)構(gòu)311例如可形成在側(cè)壁與HDP氧化物層312之間。柵極氧化物331和柵極金屬311的露出的垂直邊緣例如可使用HDP氧化物層312來隔離。

圖7K示出了平板印刷過程的示意圖7110T、7110U、7110V。剖視圖7110V示出了半導(dǎo)體層狀結(jié)構(gòu)101的待形成有導(dǎo)電接觸結(jié)構(gòu)105的短接接觸區(qū)的露出區(qū)域。剖視圖7110U示出了半導(dǎo)體層狀結(jié)構(gòu)101的覆蓋有平板印刷掩膜材料742的其他區(qū)域(U)。

平板印刷過程7100中的露出區(qū)域(例如區(qū)域V處)可小于平板印刷過程760中的露出區(qū)域，從而導(dǎo)電材料例如保留在導(dǎo)電接觸結(jié)構(gòu)105的待形成的短接接觸區(qū)與橫向相鄰的導(dǎo)電柵極結(jié)構(gòu)之間。

圖7L示出了在待形成有導(dǎo)電接觸結(jié)構(gòu)105的短接接觸區(qū)的區(qū)域(V)中蝕刻HDP氧化物層312以去除HDP氧化物層312的形成在半導(dǎo)體層狀結(jié)構(gòu)101的上壁上的部分的示意圖7120T，7120U，7120V。使用平板印刷過程從較小的區(qū)域，HDP氧化物層312可被蝕刻掉以形成開口。此外，可實(shí)施蝕刻，以使得HDP氧化物層312的形成在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁上的部分可被去除。蝕刻可被控制(例如固定時間氧化物蝕刻)，從而HDP氧化物層312的部分例如可保留在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁的底部部分處。例如，HDP氧化物層312的部分例如可在半導(dǎo)體基板102上保留在相鄰的半導(dǎo)體層狀結(jié)構(gòu)101之間。HDP氧化物層312例如也可覆蓋植入?yún)^(qū)域。

圖7M示出了去除例如形成在半導(dǎo)體基板102之上的光阻材料層的示意圖7130T、7130U、7130V。例如，光阻材料層可從半導(dǎo)體基板102的第一表面上被剝除或去除。

圖7N示出了對形成在半導(dǎo)體層狀結(jié)構(gòu)101的區(qū)域(例如區(qū)域U)中的HDP氧化物層312進(jìn)行拋光的示意圖7140T、7140U、7140V，所述半導(dǎo)體層狀結(jié)構(gòu)101的所述區(qū)域沒有導(dǎo)電接觸結(jié)構(gòu)105的短接接觸區(qū)。通過使用CMP，例如可露出該區(qū)域(U)中的溝槽的上邊緣(或半導(dǎo)體層狀結(jié)構(gòu)101的上壁307)。

圖7O示出了在半導(dǎo)體層狀結(jié)構(gòu)101中(例如區(qū)域U和區(qū)域V中)植入FET結(jié)構(gòu)的第一摻雜區(qū)域103的摻雜原子(例如施主原子)的示意圖7150T、7150U、7150V。

第一摻雜區(qū)域103例如可形成在FET結(jié)構(gòu)的在半導(dǎo)體層狀結(jié)構(gòu)101中的本體區(qū)域104與半導(dǎo)體層狀結(jié)構(gòu)的上壁307之間。橫向延伸的第一摻雜區(qū)域103例如可沿著半導(dǎo)體層狀結(jié)構(gòu)101的長度L延伸。橫向延伸的第一摻雜區(qū)域103例如可提供半導(dǎo)體裝置的多個FET結(jié)構(gòu)的第一摻雜區(qū)域103。

圖7P示出了用于形成導(dǎo)電接觸結(jié)構(gòu)105以形成半導(dǎo)體裝置的示意圖7160T、7160U、7160V。

導(dǎo)電接觸結(jié)構(gòu)105可通過在半導(dǎo)體層狀結(jié)構(gòu)101的露出的上壁307之上沉積(源極)金屬來形成。金屬例如可沉積在半導(dǎo)體層狀結(jié)構(gòu)的露出的上側(cè)之上并穿過被蝕刻的開口(或側(cè)壁在區(qū)域(V)中的露出部分)。

金屬的部分(所述金屬的所述部分用于形成可沉積在半導(dǎo)體層狀結(jié)構(gòu)101的上壁307上的導(dǎo)電接觸結(jié)構(gòu)105)例如可與場效應(yīng)晶體管的第一摻雜區(qū)域103電連接(例如可形成源極接觸部105S)。附加地，金屬的部分(所述金屬的所述部分用于形成在半導(dǎo)體層狀結(jié)構(gòu)101的區(qū)域(例如區(qū)域V)中可沉積在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁的露出區(qū)域之上的導(dǎo)電接觸結(jié)構(gòu)105)可在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁處或側(cè)壁上形成與場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域104和第一摻雜區(qū)域103相接觸的接觸區(qū)105R。導(dǎo)電接觸結(jié)構(gòu)105與場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域104和第一摻雜區(qū)域103之間的接觸區(qū)105R可例如在半導(dǎo)體層狀結(jié)構(gòu)101的側(cè)壁處或側(cè)壁上提供源極-本體短路接觸。沉積在開口中的金屬可形成源極與本體之間的短路。源極區(qū)域和本體區(qū)域的沿著雙側(cè)柵極的這些側(cè)向的短路可使得能夠形成溝槽式Fin-FET。

關(guān)于圖1-3所描述的半導(dǎo)體裝置例如可通過關(guān)于圖7A-7P所描述的方法的至少部分來形成。

連同上文或下文所描述的實(shí)施例提及了更多細(xì)節(jié)和方面。圖7A-7P所示的實(shí)施例可包括一個或更多個可選的附加特征，所述附加特征對應(yīng)于連同所提出的思想或上述(例如圖1-6)或下述一個或多個實(shí)施例所提及的一個或多個方面。

各種示例例如涉及垂直硅奈米柱或溝槽式Fin-FET。各種示例例如涉及 用于形成Si-奈米柱和/或Si-溝槽式Fin-FET裝置的方法。各種示例涉及用于形成具有源極-本體短路的Fin-FET的方法。各種示例例如涉及能夠使得使用更厚的柵極氧化物、以傳導(dǎo)模式(conduction mode)降低裝置的電容的方法。

連同一個或多個特定示例所提及的方面和特征(例如，半導(dǎo)體基板、半導(dǎo)體層狀結(jié)構(gòu)、場效應(yīng)晶體管的第一摻雜區(qū)域、場效應(yīng)晶體管的本體區(qū)域、場效應(yīng)晶體管的第二摻雜區(qū)域、導(dǎo)電接觸結(jié)構(gòu)、導(dǎo)電接觸結(jié)構(gòu)與場效應(yīng)晶體管結(jié)構(gòu)的本體區(qū)域和第一摻雜區(qū)域的接觸區(qū)、柵極結(jié)構(gòu)、電絕緣材料和植入?yún)^(qū)域)可與其他示例中的一個或多個相組合。

示例性實(shí)施例還可以提供一種具有程序代碼的計算機(jī)程序，當(dāng)計算機(jī)程序在計算機(jī)或處理器上被執(zhí)行時，程序代碼用于執(zhí)行上述方法中的一種方法。本領(lǐng)域的技術(shù)人員將容易認(rèn)識到，各種上述方法的動作可以由經(jīng)編程的計算機(jī)來執(zhí)行。在本文中，一些示例性實(shí)施例還意欲涵蓋程序存儲設(shè)備(例如，數(shù)字?jǐn)?shù)據(jù)存儲介質(zhì))，其是機(jī)器或計算機(jī)可讀的程序存儲設(shè)備并編碼了機(jī)器可執(zhí)行或計算機(jī)可執(zhí)行程序指令，其中，這些指令執(zhí)行上述方法的動作中的一些或全部動作。程序存儲設(shè)備可以例如是數(shù)字存儲器、磁性存儲介質(zhì)(例如磁盤和磁帶)、硬盤驅(qū)動器、或可選地是光學(xué)可讀數(shù)字?jǐn)?shù)據(jù)存儲介質(zhì)。其它示例性實(shí)施例還意欲涵蓋經(jīng)編程以執(zhí)行上述方法的動作的計算機(jī)或者經(jīng)編程以執(zhí)行上述方法的動作的(現(xiàn)場)可編程邏輯陣列((F)PLA)或(現(xiàn)場)可編程門陣列((F)PGA)。

說明書和附圖僅圖示說明本公開內(nèi)容的原理。因此，將理解的是，本領(lǐng)域的技術(shù)人員將能夠設(shè)計出雖然本文中未明確描述或顯示、但體現(xiàn)本公開內(nèi)容的原理并包含在其精神和范圍內(nèi)的各種布置。此外，本文所記載的所有例子主要明確地意欲僅出于教學(xué)目的，以用于幫助讀者理解本公開內(nèi)容的原理和由發(fā)明人所貢獻(xiàn)來對本領(lǐng)域進(jìn)行促進(jìn)的概念，并且將被解釋為不限于此類專門記載的例子和條件。此外，本文中的記載本公開內(nèi)容的原理、方面和實(shí)施例以及其特定例子的所有表述都意欲涵蓋其等效物。

表示為“用于……的單元”(執(zhí)行某一功能)的功能塊應(yīng)被分別理解為包括被配置為執(zhí)行某一功能的電路的功能塊。因此，“用于某物的單元”也可以被理解為“被配置為或適于某物的單元”。因此，被配置為執(zhí)行某一功 能的單元并不暗示此單元一定一直執(zhí)行所述功能(在給定時刻)。

可以通過使用專用硬件(例如“信號提供器”、“信號處理單元”、“處理器”、“控制器”等以及能夠聯(lián)合適當(dāng)軟件執(zhí)行軟件的硬件)來提供圖中所示的各種元素(包含標(biāo)記為“單元”、“用于提供傳感器信號的單元”、“用于生成傳輸信號的單元”等的任何功能塊)的功能。此外，本文中描述為“單元”的任何實(shí)體可以對應(yīng)于或?qū)崿F(xiàn)為“一個或多個模塊”、“一個或多個設(shè)備”、“一個或多個單元”等。當(dāng)由處理器提供時，該功能可以由單個專用處理器、由單個共享處理器或由多個單獨(dú)處理器來提供，這些處理器中的一些處理器可以被共享。此外，術(shù)語“處理器”或“控制器”的明確使用不應(yīng)被解釋為排他性地指代能夠執(zhí)行軟件的硬件，并且可以隱含地包括(但不限于)數(shù)字信號處理器(DSP)硬件、網(wǎng)絡(luò)處理器、專用集成電路(ASIC)、現(xiàn)場可編程門陣列(FPGA)、用于存儲軟件的只讀存儲器(ROM)、隨機(jī)存取存儲器(RAM)和非易失性存儲設(shè)備。還可以包括常規(guī)和/或定制的其它硬件。

本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，本文中的任何框圖表示體現(xiàn)本公開內(nèi)容的原理的說明性電路的概念圖。類似地，將理解，任何流程圖、流程圖表、狀態(tài)轉(zhuǎn)換圖、偽代碼等等表示可以大致以計算機(jī)可讀介質(zhì)來表示并因此由計算機(jī)或處理器執(zhí)行的各種過程，無論是否明確地示出了此類計算機(jī)或處理器。

此外，以上權(quán)利要求在此并入到具體實(shí)施方式中，其中每一權(quán)利要求可以自己作為單獨(dú)實(shí)施例。雖然每一權(quán)利要求本身可以作為單獨(dú)的實(shí)施例，但應(yīng)注意—雖然從屬權(quán)利要求在權(quán)利要求書中可以涉及與一個或多個其它權(quán)利要求的特定組合—其它實(shí)施例也可以包括從屬權(quán)利要求與每一其它從屬或獨(dú)立權(quán)利要求的主題的組合。在本文中提出此類組合，除非指出，該特定組合不是預(yù)期的。此外，意欲還將一個權(quán)利要求的特征包括到任何其它獨(dú)立權(quán)利要求中，即使并不直接該權(quán)利要求從屬于該獨(dú)立權(quán)利要求。

應(yīng)進(jìn)一步注意，在說明書中或在權(quán)利要求書中所公開的方法可以由具有用于執(zhí)行這些方法的相應(yīng)動作中的每一者的單元的設(shè)備來實(shí)現(xiàn)。

此外，應(yīng)理解，說明書或權(quán)利要求書中所公開的多個動作或功能的公開內(nèi)容可以不被解釋為處于特定順序內(nèi)。因此，多個動作或功能的公開內(nèi) 容將不會將其限于特定順序，除非此類動作或功能出于技術(shù)原因而不可互換。此外，在一些實(shí)施例中，單個動作可以包括或可以被分解成多個子動作。可以將此類子動作包括為該單個動作的公開內(nèi)容的一部分，除非明確排除。