技術總結
一種半導體器件的制造方法，該方法包括以下步驟：在基板上方順序地堆疊由彼此不同的材料形成的源極犧牲層、上保護層和刻蝕阻擋層；在所述刻蝕阻擋層上方交替地堆疊層間介電層和柵極犧牲層；形成穿透所述層間介電層和所述柵極犧牲層的第一狹縫，其中，所述第一狹縫的底面被設置在所述刻蝕阻擋層中；通過所述第一狹縫用柵極導電圖案來替代所述柵極犧牲層；形成從所述第一狹縫通過所述刻蝕阻擋層和所述上保護層延伸到所述源極犧牲層的第二狹縫；以及通過所述第二狹縫用第一源極層來替代所述源極犧牲層。

技術研發(fā)人員：安正烈
受保護的技術使用者：愛思開海力士有限公司
文檔號碼：201610390729
技術研發(fā)日：2016.06.03
技術公布日：2017.06.16