本公開的一方面涉及一種半導體器件的制造方法，且更具體地，涉及一種三維半導體存儲器件的制造方法。

背景技術：

半導體器件可以包括能夠存儲數據的多個存儲單元。已提出一種包括三維布置的存儲單元的三維半導體存儲器件以實現高度集成的半導體器件。

三維半導體存儲器件的存儲單元可以彼此堆疊。存儲單元可以通過溝道層被串聯(lián)連接以形成存儲串。溝道層可以連接到位線和源層。存儲單元可以分別被連接到圍繞溝道層的字線。字線沿溝道層堆疊并同時彼此間隔開。

已開發(fā)出用于降低上述結構的三維半導體存儲器件的制造工藝的難度的各種技術。當降低制造工藝的難度時，可能需要提高三維存儲器件的操作可靠性。

技術實現要素：

根據本公開的一方面，提供了一種制造半導體器件的方法，該方法包括以下步驟：在基板上方順序地堆疊由彼此不同的材料形成的源極犧牲層、上保護層和刻蝕阻擋層；在所述刻蝕阻擋層上方交替地堆疊層間介電層和柵極犧牲層；形成穿透所述層間介電層和所述柵極犧牲層的第一狹縫，其中，所述第一狹縫的底面被設置在所述刻蝕阻擋層中；通過所述第一狹縫用柵極導電圖案來替代所述柵極犧牲層；形成從所述第一狹縫通過所述刻蝕阻擋層和所述上保護層延伸到所述源極犧牲層的第二狹縫；以及通過所述第二狹縫用第一源極層來替代所述源極犧牲層。

附圖說明

現在，將在下文中參照附圖更充分地描述示例性實施方式，然而，示例性實施方式可以按照不同形式來實施并且不應被解釋為限于本文闡述的實施方式。而是，提供這些實施方式以使得本公開將是透徹且完整的，并將向本領域技術人員充分傳達示例性實施方式的范圍。

在附圖中，為示出清楚，可能放大了尺寸。將理解的是，當一元件被稱為在兩個元件“之間”時，該元件可以是這兩個元件之間唯一的元件，或者也可以存在一個或更多個介于中間的元件。貫穿全文，類似的附圖標記指代類似的元件。

圖1是示出根據本公開的實施方式的半導體器件的立體圖。

圖2A、圖2B、圖2C、圖2D、圖2E、圖2F、圖2G和圖2H是示出根據本公開的實施方式的半導體器件的制造方法的截面圖。

圖3是示出根據本公開的實施方式的存儲系統(tǒng)的配置的框圖。

圖4是示出根據本公開的實施方式的計算系統(tǒng)的配置的框圖。

具體實施方式

將參照附圖描述本公開的示例性實施方式。然而，本公開的示例性實施方式可以按照許多不同的形式來實施并且不應被解釋為限于本文闡述的示例性實施方式。而是，提供這些示例性實施方式以使得本公開的公開內容將是透徹且完整的，并將向本領域技術人員充分傳達本公開的范圍。在不脫離本公開的范圍的情況下，可以在各種實施方式和多種實施方式中采用本公開的示例性實施方式的特征。在附圖中，為清晰起見，可能放大了多個層和多個區(qū)域的尺寸和相對尺寸。附圖并不是按比例的。貫穿全文，類似的附圖標記指代類似的元件。

實施方式提供了一種具有改進的操作可靠性的半導體器件的制造方法。圖1是示出根據本公開的實施方式的半導體器件的立體圖。參照圖1，根據本公開的實施方式的半導體器件包括被交替堆疊的層間介電層ILD和柵極導電圖案CP、刻蝕阻擋層ESL、溝道層CH和源極結構SL。

層間介電層ILD和柵極導電圖案CP中的每一個可以被形成為沿第一方向I和與第一方向I交叉的第二方向II延伸的板形，或者可以被形成為沿第二方向II延伸的線形。層間介電層ILD和柵極導電圖案CP的形狀可以由穿透層間介電層ILD和柵極導電圖案CP的狹縫SI限定。狹縫SI可以沿第二方向II延伸。

柵極導電圖案CP可以被用作選擇晶體管和存儲單元的柵極。層間介電層ILD用于使柵極導電圖案CP彼此絕緣。柵極導電圖案CP可以包括多晶硅、金屬或金屬硅化物中的至少一種。層間介電層ILD可以包括氧化物。

刻蝕阻擋層ESL被設置在柵極導電圖案CP和層間絕緣層ILD下方?？涛g阻擋層ESL的厚度D1可以被形成為比柵極導電圖案CP當中的位于最靠近刻蝕阻擋層ESL的第一柵極導電圖案CP1的厚度D2更厚?？涛g阻擋層ESL的厚度D1可以被形成為比層間介電層ILD當中的位于最靠近刻蝕阻擋層ESL的層間介電層ILD1的厚度D3更厚。

刻蝕阻擋層ESL可以由用于使源極結構SL與第一柵極導電圖案CP1彼此絕緣的絕緣材料形成。例如，刻蝕阻擋層ESL可以由與層間介電層ILD的材料相同的材料形成。更具體地，刻蝕阻擋層ESL可以由氧化物層形成。

刻蝕阻擋層ESL的厚度D1可以被形成為允許第一柵極導電圖案CP1和源極結構SL充分地彼此間隔開，從而在執(zhí)行半導體器件的程序、擦除和讀取操作時提高半導體器件的操作可靠性。第一柵極導電圖案CP1與源極結構SL之間的間距可以根據半導體器件的設計而被不同地改變。

狹縫SI可以延伸到刻蝕阻擋層ESL的內部，但是不完全穿透刻蝕阻擋層ESL。間隔件SP可以進一步被形成在狹縫SI的側壁上。間隔件SP可以被形成為由彼此不同的材料形成的第一間隔件SP1和第二間隔件SP2的雙層結構。第一間隔件SP1可以接觸層間介電層ILD的側壁和柵極導電圖案CP的側壁。第一間隔件SP1可以由氧化物層形成。第二間隔件SP2可以被形成在第一間隔件SP1上。第二間隔件SP2可以由氮化物層形成。

每個溝道層CH可以通過穿透層間介電層ILD、柵極導電圖案CP和刻蝕阻擋層ESL而沿與第一方向I和第二方向II交叉的第三方向III延伸。更具體地，第三方向III可以是層間介電層ILD和柵極導電圖案CP的堆疊方向。每個溝道層CH可以進一步向下延伸到設置在刻蝕阻擋層ESL之下的源極結構SL的內部。

源極結構SL可以包括設置在刻蝕阻擋層ESL之下的第一源極層SL1、設置在第一源極層SL1之下的下源極層SLL和填充狹縫SI的第二源極層SL2。第二源極層SL2通過穿透刻蝕阻擋層ESL而延伸到第一源極層SL1的內部。第一源極層SL1和下源極層SLL可以沿第一方向I和第二方向II延伸，并且第二源極層SL2可以沿與狹縫SI的延伸方向相同的方向延伸。

第一源極層SL1可以由與柵極導電圖案CP不同的導電材料形成。例如，第一源極層SL1可以由多晶硅層形成，并且柵極導電圖案CP可以由具有比多晶硅層更低的電阻的導電材料形成。第一源極層SL1可以與刻蝕阻擋層ESL接觸。根據本公開的實施方式，第一源極層SL1直接接觸刻蝕阻擋層ESL。這將在后面參照圖2A至圖2H進行描述。

第一源極層SL1可以由與下源極層SLL的導電材料相同的導電材料形成。第二源極層SL2可以由具有比第一源極層SL1和下源極層SLL更低的電阻的導電材料形成。例如，第二源極層SL2可以由鎢形成。在該情況下，第二源極層SL2可以包括鎢層和阻隔金屬層。阻隔金屬層沿鎢層的底面和側壁形成。阻隔金屬層可以具有由鈦層和鈦氮化物層形成的堆疊結構。

第一源極層SL1可以被溝道層CH穿透。溝道層CH可以向下延伸到下源極層SLL的上部。

每個溝道層CH可以被形成為具有空心的管形并且圍繞核心絕緣層CO。在該情況下，核心絕緣層CO的上表面可以被形成在比溝道層CH的上表面更低的水平處。覆蓋層CAP可以進一步被形成在核心絕緣層CO上。覆蓋層CAP可以由任一個溝道層圍繞。溝道層CH和覆蓋層CAP可以由半導體材料形成。覆蓋層CAP可以包括具有比溝道層CH的濃度更高的濃度的摻雜劑。

盡管沒有在該附圖中示出，但是可以不形成覆蓋層CAP和核心絕緣層CO。在該情況下，每個溝道層CH可以是具有被填充的中心的柱形而非具有空心的管形。每個溝道層CH可以被用作存儲串的溝道。

每個溝道層CH可以被分為第一部分P1至第三部分P3。第一部分P1穿透柵極導電圖案CP、層間介電層ILD和刻蝕阻擋層ESL。第二部分P2穿入下源極層SLL。第三部分P3被設置在第一部分P1與第二部分P2之間。每個溝道層CH的第三部分P3與第一源極層SL1接觸。第一源極層SL1可以從每個溝道層CH的第三部分P3和下源極層SLL生長。

每個溝道層CH的第一部分P1的外壁可以被第一多層圖案ML1圍繞。第一多層圖案ML1可以包括圍繞第一部分P1的外壁的第一隧道絕緣圖案TI1、圍繞第一隧道絕緣圖案TI1的第一數據存儲圖案DS1和圍繞第一數據存儲圖案DS1的第一阻擋絕緣圖案BI1。

每個溝道層CH的第二部分P2的外壁可以被第二多層圖案ML2圍繞。第二多層圖案ML2可以包括圍繞第二部分P2的外壁的第二隧道絕緣圖案TI2、圍繞第二隧道絕緣圖案TI2的第二數據存儲圖案DS2和圍繞第二數據存儲圖案DS2的第二阻擋絕緣圖案BI2。

第一多層圖案ML1和第二多層圖案ML2可以被第一源極層SL1分開。第一隧道絕緣圖案TI1和第二隧道絕緣圖案TI2是通過第一源極層SL1分開的隧道絕緣層的部分。第一數據存儲圖案DS1和第二數據存儲圖案DS2是通過第一源極層SL1分開的數據存儲層的部分。第一阻擋絕緣圖案BI1和第二阻擋絕緣圖案BI2是通過第一源極層SL1分開的阻擋絕緣層的部分。數據存儲層可以包括硅、氮化物、相變材料、納米點等。阻擋絕緣層可以包括能夠阻擋電荷的氧化物層。

根據上述本公開的實施方式，選擇晶體管被形成在每個溝道層CH與柵極導電圖案CP當中的選擇線的交叉部分處。存儲單元被形成在每個溝道層CH與柵極導電圖案CP當中的字線的交叉部分處。柵極導電圖案CP當中的最上部和最下部的導電圖案可以分別被用作上選擇線和下選擇線。在柵極導電圖案CP當中的最上部和最下部的導電圖案之間設置的圖案可以被用作字線。

根據上述結構，連接到上選擇線的上選擇晶體管、連接到下選擇線的下選擇晶體管和連接到字線的存儲單元可以通過每個溝道層CH彼此串聯(lián)連接。存儲串包括串聯(lián)連接的上選擇晶體管、存儲單元和下選擇晶體管。

在根據本公開的實施方式的半導體器件中，構成用于驅動半導體器件的存儲串的電路的驅動晶體管TR_D可以被設置在源極結構SL下方。驅動晶體管TR_D可以包括柵極DG和結區(qū)域J1和J2。柵極DG可以被形成在基板SUB上方且使得柵極絕緣層GI被插入在它們之間。結區(qū)域J1和J2可以是摻雜區(qū)域并且在柵極DG的兩側處被設置在基板SUB中。結區(qū)域J1和J2中的每一個可以被用作驅動晶體管TR_D的源或漏。

為了通過減小半導體器件中占據基板SUB的面積來實現半導體器件的高度集成，驅動晶體管TR_D可以與源極結構SL交疊并且位于源極結構SL下方。驅動晶體管TR_D可以通過路由線L1和L2被電連接到另一元件，并接觸設置在多層的下絕緣層LI1至LI6內的插塞CT1和CT2。

例如，驅動晶體管TR_D的柵極DG可以被形成在第一下絕緣層LI1中。驅動晶體管TR_D的柵極DG可以被第二下絕緣層LI2覆蓋。第二下絕緣層LI2可以被接觸柵極DG并沿第三方向III延伸的第一接觸插塞CT1穿透。第三下絕緣層LI3可以被設置在包括第一接觸插塞CT1的第二下絕緣層LI2上。第三下絕緣層LI3可以被接觸第一接觸插塞CT1的第一路由線L1穿透。包括第一路由線L1的第三下絕緣層LI3可以被覆蓋有第四下絕緣層LI4。第四下絕緣層LI4可以被接觸第一路由線L1并沿第三方向III延伸的第二接觸插塞CT2穿透。第五下絕緣層LI5可以被設置在包括第二接觸插塞CT2的第四下絕緣層LI4上。第五下絕緣層LI5可以被接觸第二接觸插塞CT2的第二路由線L2穿透。第六下絕緣層LI6可以被設置在包括第二路由線L2的第五下絕緣層LI5上。

雖然在該附圖中沒有示出，但是第六下絕緣層LI6可以被第二路由線L2和形成在第六下絕緣層LI6上方的結構彼此連接所通過的接觸插塞等穿透。

根據本發(fā)明的實施方式，狹縫SI的高度受到控制，使得狹縫SI可以不完全穿過刻蝕阻擋層ESL。因此，可以防止完全去除圍繞溝道層CH的下部的第二多層圖案ML2。因此，根據本發(fā)明的實施方式，可以防止在溝道層CH與第一源極層SL1之間形成空的空間。結果，可以穩(wěn)定地支撐溝道層CH。

圖2A至圖2H是示出根據本公開的實施方式的半導體器件的制造方法的截面圖。參照圖2A，可以在基板101上方形成構成外圍電路的驅動晶體管TR_D?？梢酝ㄟ^下面的工藝來形成該驅動晶體管TR_D。

首先，在基板101上形成柵極絕緣層103。在柵極絕緣層上形成柵極導電層，且然后進行圖案化，從而形成柵極DG。然后，在柵極DG的兩側處將摻雜劑注入到基板101中，從而形成結區(qū)域J1和J2。此后，在其上形成有柵極DG的柵極絕緣層103上形成第一下絕緣層105?？梢詫Φ谝幌陆^緣層105的表面進行平整化。

在形成驅動晶體管TR_D之后，可以在第一下絕緣層105上形成第二絕緣層107。然后，可以形成穿透第二下絕緣層107的第一接觸插塞CT1。第一接觸插塞CT1可以連接到驅動晶體管TR_D的柵極DG。

然后，可以在包括第一接觸插塞CT1的第二下絕緣層107上形成被第一路由線L1穿透的第三下絕緣層109?？梢酝ㄟ^在第三下絕緣層109中形成槽并且然后在槽中填充導電材料來形成第一路由線L1。另選地，可以通過對導電材料進行圖案化來形成第一路由線L1。第一路由線L1可以被連接到第一接觸插塞CT1。

可以在包括第一路由線L1的第三下絕緣層109上形成第四下絕緣層111。然后，可以形成穿透第四下絕緣層111的第二接觸插塞CT2。第二接觸插塞CT2可以被連接到第一路由線L1。

然后，可以在包括第二接觸插塞CT2的第四下絕緣層111上形成被第二路由線L2穿透的第五下絕緣層113?？梢酝ㄟ^在第五下絕緣層113中形成槽并且然后在槽中填充導電材料來形成第二路由線L2。另選地，可以通過對導電材料進行圖案化來形成第二路由線L2。第二路由線L2可以被連接到第二接觸插塞CT2。

可以在包括第二路由線L2的第五下絕緣層113上形成第六下絕緣層115。雖然在該附圖中沒有示出，但是可以在第六下絕緣層115中形成連接到第二接觸插塞CT2的第三接觸插塞或第三路由線。設置在第六下絕緣層115下方的結構不限于以上描述的結構，且可以進行不同地修改。

在形成第六下絕緣層115之后，在第六下絕緣層115上方順序地堆疊由彼此不同的材料形成的源極犧牲層125、上保護層127和刻蝕阻擋層129。在形成源極犧牲層125之前，可以在第六下絕緣層115上順序地堆疊下源極層121和下保護層123。在該情況下，可以在下源極層121和下保護層123的堆疊結構上形成源極犧牲層125。

下源極層121可以由導電材料形成。下源極層121可以由導電材料形成且在后續(xù)工藝中被用作第一源極層的生長晶種層。例如，下源極層121可以由多晶硅形成。

下保護層123可以由具有與源極犧牲層125的刻蝕選擇比不同的刻蝕選擇比的材料形成。例如，下保護層123可以由氧化物形成。源極犧牲層125可以由在隨后工藝中將被選擇性去除的材料形成。例如，源極犧牲層125可以由多晶硅形成。

上保護層127可以由具有與源極犧牲層125的刻蝕選擇比不同的刻蝕選擇比的材料形成。上保護層127可以由與下保護層123的材料不同的材料形成。例如，上保護層127可以由氮化物層形成。

刻蝕阻擋層129可以被形成為第一厚度D1。第一厚度D1可以是充分厚的，使得在后續(xù)用于形成第一狹縫的刻蝕工藝中不穿透刻蝕阻擋層129。更具體地，第一厚度D1可以被形成為比柵極犧牲層131當中的位于最靠近刻蝕阻擋層129的第一柵極犧牲層131A的第二厚度D2更厚，并且還可以被形成為比層間介電層133當中的位于最靠近刻蝕阻擋層129的第一層間介電層133A的第三厚度D3更厚。

刻蝕阻擋層129可以由絕緣材料形成，從而使將在后續(xù)工藝中形成的第一源極層151和柵極導電圖案135彼此絕緣。參見圖2H。例如，刻蝕阻擋層129可以由與層間介電層133的材料相同的材料形成。更具體地，刻蝕阻擋層129可以包括氧化物。

層間介電層133和柵極犧牲層131交替地被堆疊在刻蝕阻擋層129上?？梢愿鶕雽w器件的設計來將層間介電層133和柵極犧牲層131中的每一個形成為各種厚度。

柵極犧牲層131可以由具有與層間介電層133的刻蝕選擇比不同的刻蝕選擇比的犧牲絕緣材料形成。在一種實施方式中，層間介電層133可以由硅氧化物層形成，且柵極犧牲層131可以由硅氮化物層形成。當層間介電層133和柵極犧牲層131由絕緣材料族形成時，可以減小用于形成溝道孔或狹縫的刻蝕工藝的難度。

參照圖2B，刻蝕柵極犧牲層131、層間介電層133、刻蝕阻擋層129、上保護層127和源極犧牲層125，從而形成穿透它們的溝道孔H。溝道孔H可以通過穿透下保護層123而向下延伸到下源極層121的內部。

然后，在每個溝道孔H內部形成由多層的層ML圍繞的溝道層CH?？梢酝ㄟ^順序堆疊阻擋絕緣層BI、數據存儲層DS和隧道絕緣層TI來形成多層的層ML。可以在每個溝道孔H的表面上形成阻擋絕緣層BI、數據存儲層DS和隧道絕緣層TI?？梢栽谒淼澜^緣層TI上形成溝道層CH?？梢詫系缹覥H形成為完全填充在每個溝道孔H的內部中，或者可以將溝道層CH形成為使每個溝道孔H的中部區(qū)域開口。當溝道層CH使每個溝道孔H的中部區(qū)域開口時，每個溝道孔H的中部區(qū)域可以被填充有核心絕緣層CO。核心絕緣層CO可以向上延伸至低于每個溝道孔H的頂表面的水平。在該情況下，可以在核心絕緣層CO上進一步形成覆蓋層CAP以填充在每個溝道孔H的上端中。

然后，可以通過刻蝕柵極犧牲層131和層間介電層133來形成穿透它們的第一狹縫SI1?？刂菩纬傻谝华M縫SI1的刻蝕工藝，使得第一狹縫SI1不完全穿透刻蝕阻擋層129。雖然刻蝕阻擋層129由與層間介電層133的材料相同的材料形成，但是刻蝕阻擋層129的厚度更厚。因此，第一狹縫SI1可以穿入刻蝕阻擋層129的一部分，但是不完全穿透刻蝕阻擋層129。由于如上所述控制第一狹縫SI1的刻蝕深度，所以可以在刻蝕阻擋層129中設置第一狹縫SI1的底面。因此，在本公開的實施方式中，可以防止第一狹縫SI1暴露出上保護層127的現象。

參照圖2C，去除通過第一狹縫SI1暴露出的柵極犧牲層131，由此形成在層間介電層133之間和在刻蝕阻擋層129與第一層間介電層133A之間的開口區(qū)域OP。在該狀態(tài)下，溝道層CH由源極犧牲層125和下源極層121支撐，且因此可以穩(wěn)定地保持溝道層CH的結構。

參照圖2D，可以通過第一狹縫SI1用柵極導電圖案135來填充開口區(qū)域OP。柵極導電圖案135可以由各種導電材料形成。例如，柵極導電圖案135可以由具有低電阻的鎢形成。雖然沒有在該附圖中示出，但是在形成柵極導電圖案135之前，可以沿每個開口區(qū)域OP的表面進一步形成阻隔層和阻擋絕緣層中的至少一個。可以通過刻蝕工藝來去除在形成柵極導電圖案135的工藝中余留在第一狹縫SI1內部的導電材料。

根據本公開的實施方式，在刻蝕阻擋層129保留在上保護層127與第一狹縫SI1之間的狀態(tài)下，柵極犧牲層131可以通過第一狹縫SI1被柵極導電圖案135替代。結果，在本公開的實施方式中，刻蝕阻擋層129可以保護上保護層127不受用柵極導電圖案135替代柵極犧牲層131的工藝影響。即，通過刻蝕阻擋層129保護上保護層127，且上保護層127不被柵極導電圖案135替代。因此，在本公開的實施方式中，可以減少半導體器件的可能在上保護層127被與柵極導電圖案135的導電材料相同的導電材料替代時導致的故障。

在形成柵極導電圖案135之后，在第一狹縫SI1的內側壁上形成間隔件SP。間隔件SP可以由氧化物層141和氮化物層143的雙層結構形成。

在形成間隔件SP之后，對通過第一狹縫SI1暴露出的刻蝕阻擋層129和上保護層127進行刻蝕，從而形成穿透它們的第二狹縫SI2。第二狹縫SI2可以進一步穿入源極犧牲層125的一部分。間隔件SP可以在形成第二狹縫SI2時用作刻蝕阻隔件。

參照圖2E，通過經由第二狹縫SI2選擇性地去除源極犧牲層125來暴露出多層的層ML的一部分。在去除源極犧牲層125的工藝中，具有與源極犧牲層125的刻蝕選擇比不同的刻蝕選擇比的上保護層127和下保護層123未被去除，而是被保留，從而保護刻蝕阻擋層129和下源極層121。因此，可以在沒有顯著損失的情況下保持刻蝕阻擋層129的厚度和下源極層121的厚度。

參照圖2F，通過去除多層的層ML的暴露的區(qū)域而使下源極層121與刻蝕阻擋層129之間的源極區(qū)域SA開口。在去除多層的層ML的暴露的區(qū)域的工藝中，可以去除上保護層127和下保護層123。

多層的層ML可以通過用于形成源極區(qū)域SA的刻蝕工藝而被分為第一多層圖案ML1和第二多層圖案ML2。更具體地，阻擋絕緣層BI可以被源極區(qū)域SA劃分為第一阻擋絕緣層BI1和第二阻擋絕緣層BI2。數據存儲層DS可以被劃分為第一數據存儲層DS1和第二數據存儲層DS2。隧道絕緣層TI可以被源極區(qū)域SA劃分為第一隧道絕緣層TI1和第二隧道絕緣層TI2。每個溝道層CH的一部分可以通過源極區(qū)域SA被暴露出。

參照圖2G，可以從通過源極區(qū)域SA暴露出的下源極層121和溝道層CH生長第一源極層151。另選地，可以通過在源極區(qū)域SA中填充導電材料來形成與下源極層121和溝道層CH接觸的第一源極層151。第一源極層151可以由多晶硅形成。

當使用將下源極層121和溝道層CH用作晶種層的生長方法來形成第一源極層151時，可以在第一源極層151的表面中和第一狹縫SI1下方形成槽部。

根據本公開的實施方式，由于刻蝕阻擋層129足夠厚，所以第一狹縫SI1的底面位于刻蝕阻擋層129的內部。因此，可以防止在刻蝕阻擋層129之下的上保護層127被用于柵極導電圖案的導電材料替代的現象。因此，可以將形成為單層的第一源極層151設置在刻蝕阻擋層129與下源極層121之間。此外，第一源極層151可以被設置為接觸刻蝕阻擋層129。

參照圖2H，第二源極層161可以完全被填充在第一狹縫SI1和第二狹縫SI2中。第二源極層161可以完全被填充在形成在第一源極層151的表面中的槽部中。第二源極層161可以由具有比第一源極層151的電阻更低的電阻的導電材料形成。例如，第二源極層161可以包括鎢。可以在形成由鎢形成的第二源極層161之前進一步形成由鈦層和鈦氮化物層的堆疊結構形成的阻隔金屬層。

圖3是示出根據本公開的實施方式的存儲系統(tǒng)的配置的框圖。參照圖3，根據本公開的實施方式的存儲系統(tǒng)1100包括存儲裝置1120和存儲控制器1110。

存儲裝置1120可以包括在圖1至圖2H中描述的結構。另外，存儲裝置1120可以是由多個閃存芯片形成的多芯片封裝件。

存儲控制器1110被配置為控制存儲裝置1120，并且可以包括靜態(tài)隨機存取存儲器(SRAM)1111、CPU 1112、主機接口1113、錯誤校正碼(ECC)1114和存儲接口1115。SRAM 1111被用作CPU 1112的操作存儲器，CPU 1112執(zhí)行對存儲控制器1110的數據交換的一般控制操作，并且主機接口1113包括針對與存儲系統(tǒng)1100連接的主機的數據交換協(xié)議。ECC 1114檢測并校正包括在從存儲裝置1120讀取的數據中的錯誤，并且存儲接口1115與存儲裝置1120接合。另外，存儲控制器1110還可以包括ROM，該ROM用于存儲用于與主機接合的代碼數據等。

如上所述配置的存儲系統(tǒng)1100可以是存儲裝置1120與控制器1110相結合的存儲卡或固態(tài)硬盤(SSD)。例如，當存儲系統(tǒng)1100是SSD時，存儲控制器1100可以通過各種接口協(xié)議與外部通信，例如，與主機通信，所述各接口協(xié)議諸如通用串行總線(USB)協(xié)議、多媒體卡(MMC)協(xié)議、外圍部件互連(PCI)協(xié)議、PCI-Express(PCI-E)協(xié)議、高級技術附件(ATA)協(xié)議、串行ATA協(xié)議、并行ATA協(xié)議、小型計算機小型接口(SCSI)協(xié)議、增強小型磁盤接口(ESDI)協(xié)議和電子集成驅動器(IDE)協(xié)議。

圖4是例示根據本公開的實施方式的計算系統(tǒng)的配置的框圖。參照圖4，根據本公開的實施方式的計算系統(tǒng)1200可以包括與系統(tǒng)總線1260電連接的CPU 1220、隨機存取存儲器(RAM)1230、用戶接口1240、調制解調器1250和存儲系統(tǒng)1210。當計算系統(tǒng)1200是移動裝置時，還可以包括用于將工作電壓施加至計算系統(tǒng)1200的電池。此外，還可以包括應用芯片組、相機圖像處理器(CIS)、移動D-RAM等。

參照圖3描述的存儲系統(tǒng)1210可以利用存儲裝置1212和存儲控制器1211來配置。

根據本公開，層間介電層和柵極犧牲層交替地被堆疊在源極犧牲層上。柵極犧牲層被柵極導電圖案替代。第一狹縫的底部穿透層間介電層和柵極犧牲層并且延伸到刻蝕阻擋層內。然而，第一狹縫的底部不完全穿透刻蝕阻擋層。因此，設置在刻蝕阻擋層之下的上保護層不被第一狹縫暴露。因此，在用柵極導電圖案替代柵極犧牲層的工藝中，上保護層不被柵極導電圖案替代。結果，可以防止因不期望的導電材料而導致的半導體器件的故障，由此提高了半導體器件的操作可靠性。

本文已公開了示例實施方式，并且雖然采用了特定的術語，但是僅以一般和描述性的意義而非限制的目的來使用和解釋它們。在一些示例中，對本領域普通技術人員顯示易見的是，除非另有具體說明，否則對于提交的本申請，與特定實施方式相關地描述的特征、特性和/或元件可以單獨地使用，或與關于其它實施方式描述的特征、特性和/或元件組合地使用。因此，本領域技術人員將理解，在不脫離在所附權利要求書中闡述的本公開的精神和范圍的情況下，可以進行各種形式和細節(jié)方面的變化。

相關申請的交叉引用

本申請要求于2015年12月8日提交的韓國專利申請No.10-2015-0174249的優(yōu)先權，將其全部公開內容整體通過引用結合于此。