技術(shù)總結(jié)
本發(fā)明的實(shí)施方式提供一種半導(dǎo)體裝置，其既能抑制步驟數(shù)的增加，又能獲得對(duì)半導(dǎo)體芯片的優(yōu)異的磁屏蔽效果。實(shí)施方式的半導(dǎo)體裝置具備：襯底；磁阻存儲(chǔ)器芯片，安裝在襯底上；以及密封樹(shù)脂層，將磁阻存儲(chǔ)器芯片密封。磁阻存儲(chǔ)器芯片具備：磁阻存儲(chǔ)器元件層；以及有機(jī)樹(shù)脂層，以覆蓋磁阻存儲(chǔ)器元件層的至少一部分的方式設(shè)置，且含有磁性體粉末。

技術(shù)研發(fā)人員：大塚雅司
受保護(hù)的技術(shù)使用者：株式會(huì)社東芝
文檔號(hào)碼：201610227298
技術(shù)研發(fā)日：2016.04.13
技術(shù)公布日：2017.03.22