本發(fā)明涉及半導(dǎo)體封裝技術(shù)領(lǐng)域，特別是涉及一種封裝上封裝構(gòu)件及其制造方法。

背景技術(shù)：

隨著半導(dǎo)體制造技術(shù)的發(fā)展，微電子器件變得更小，且其內(nèi)部的電路也變得越來越密。為了減少微電子器件的尺寸，這些器件被封裝且與電路板組裝的結(jié)構(gòu)必須變得更加緊密。

本領(lǐng)域公知的扇出晶圓級封裝(fan-outwafer-levelpackaging,fowlp)是一種封裝過程，其中半導(dǎo)體晶粒上的接觸結(jié)構(gòu)通過基板(例如穿硅通孔(tsv)中介層)上的重分布層(redistributionlayer,rdl)，被重新分布到一較大的面積上。由于制造具有穿硅通孔的中介層基板是一個復(fù)雜的過程，因此所述tsv中介層十分昂貴。

重分布層(re-distributionlayer,rdl)是指在晶圓的表面上，利用另外的金屬繞線及介電層重新分布線路，通過重新分布的線路，可以將輸入/輸出接墊布局到較寬松的線寬覆蓋區(qū)。這樣的重新分布需要薄膜聚合物(例如：苯并環(huán)丁烯(bcb)、聚酰亞胺(pi)或其它有機聚合物)及金屬化(例如：al或cu)，用來將周邊的接墊改道到一較寬松的陣列配置區(qū)域。

為了實現(xiàn)在更小的空間里具有更高密度的需求，目前本技術(shù)領(lǐng)域已研發(fā)出3d堆疊封裝，例如封裝上封裝(package-on-package,pop)構(gòu)件。pop構(gòu)件通常包括一具有一裝置晶粒的上部封裝與一具有另一裝置晶粒的下部封裝結(jié)合。在pop的設(shè)計中，上部封裝可以通過周邊錫球與下部封裝電連接。

技術(shù)實現(xiàn)要素：

本發(fā)明主要的目的在提供一種改良的方法，用于制造封裝上封裝(package-on-package,pop)構(gòu)件，其是具有成本效益的。

本發(fā)明一方面，提出一種制作封裝上封裝構(gòu)件的方法。首先，提供一載板，其上具有第一鈍化層。然后于第一鈍化層上形成重分布層(rdl)，其中重分布層包含至少一介電層以及至少一金屬層，而金屬層包含多數(shù)個第一凸塊焊盤以及第二凸塊焊盤，從介電層的一上表面暴露出來，其中第一凸塊焊盤是設(shè)置于一芯片接合區(qū)，而第二凸塊焊盤是設(shè)置于芯片接合區(qū)周圍的一周邊區(qū)。之后于第一凸塊焊盤上接合至少一芯片，其中芯片是通過設(shè)置于第一凸塊焊盤上的多數(shù)個凸塊與重分布層電連結(jié)。最后，于第二凸塊焊盤上接合一晶粒封裝，其中晶粒封裝是通過設(shè)置于第二凸塊焊盤上的多數(shù)個第二凸塊與重分布層電連接。

為讓本發(fā)明上述目的、特征及優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施方式，并配合所附附圖，作詳細(xì)說明如下。然而接下來的優(yōu)選實施方式與附圖僅供參考與說明用，并非用來對本發(fā)明加以限制。

附圖說明

圖1到圖7是根據(jù)本發(fā)明的實施例所繪示的制作封裝上封裝構(gòu)件的方法。

其中，附圖標(biāo)記說明如下：

300載板

310鈍化層

410重分布層

412介電層

414金屬層

415a第一凸塊焊盤

415b第二凸塊焊盤

102芯片接合區(qū)

104周邊區(qū)

413鈍化層

413a第一開孔

413b第二開孔

420a芯片(晶粒)

420b芯片(晶粒)

416a第一凸塊

20晶粒封裝

201已模塑的半導(dǎo)體晶粒

250模塑料

416b第二凸塊

500模塑料

1晶圓級的封裝上封裝

414a焊接墊

520錫球

10封裝上封裝構(gòu)件

具體實施方式

接下來的內(nèi)容是本發(fā)明的具體實施方式的詳細(xì)說明，這些具體實施方式可參考相對應(yīng)的附圖，以使這些附圖構(gòu)成實施方式的一部分。同時也通過說明，公開本發(fā)明可據(jù)以施行的方式。這些實施例的說明已包含足夠的細(xì)節(jié)，使本技術(shù)領(lǐng)域的技術(shù)人員可據(jù)以實施本發(fā)明。其他實施例也可被加以施行，且對于其結(jié)構(gòu)上所做的改變?nèi)詫俦景l(fā)明所涵蓋的范圍。

因此，下文的細(xì)節(jié)描述將不被視為一種限定，且本發(fā)明所涵蓋的范疇僅被所附的權(quán)利要求以及其同意義的涵蓋范圍。本發(fā)明的一或多個實施例將參考附圖描述，其中相同元件符號用來表示相同元件，且其中描述的結(jié)構(gòu)未必按比例所繪制。

本發(fā)明涉及一種“重分布層優(yōu)先”(rdlfirst)的工藝，其是用來制作第一封裝。第二封裝是利用芯片對晶圓(chiptowafer,c2w)接合的方式，接合到第一封裝上，實現(xiàn)晶圓級的封裝上封裝構(gòu)件。

請參考圖1到圖7。圖1到圖7是根據(jù)本發(fā)明的實施例所繪示的制作封裝上封裝構(gòu)件的示例性方法。如圖1所示，首先，提供一載板300。載板300可具有一黏著劑層(未示于圖中)，作為可被撕除的基材或晶圓，但不限于此。之后，在載板300的上表面上形成至少一介電層或鈍化層310。鈍化層310可包含有機材料(例如：聚酰亞胺)或無機材料(例如：氮化硅、氧化硅或類似物)。

如圖2所示，之后，于鈍化層310上形成重分布層410。重分布層410可包含至少一介電層412以及至少一金屬層414。介電層412可包含有機材料(例如：聚酰亞胺)或無機材料(例如：氮化硅、氧化硅或類似物)，但不限于此。金屬層414可包含鋁、銅、鎢、鈦、氮化鈦或類似物。

根據(jù)本發(fā)明一實施例，金屬層414可包含多數(shù)個第一凸塊焊盤415a以及第二凸塊焊盤415b，從介電層412的一上表面暴露出來。第一凸塊焊盤415a是設(shè)置于一芯片接合區(qū)102，而第二凸塊焊盤415b是設(shè)置于芯片接合區(qū)102周圍的一周邊區(qū)104。

然后，于介電層412上形成一鈍化層413，例如聚酰亞胺或阻焊材料。鈍化層413可包括第一開孔413a以及第二開孔413b，分別暴露出第一凸塊焊盤415a與第二凸塊焊盤415b。

如圖3所示，進行一電鍍錫凸塊工藝，分別于第一凸塊焊盤415a上形成第一凸塊416a。之后，將各個覆晶芯片或晶粒420a及420b以有源面朝下面向重分布層410的方位，通過第一凸塊416a安裝到重分布層410上，從而形成芯片對晶圓(c2w)接合的堆疊構(gòu)造。這些覆晶芯片或晶粒420a及420b可以是具有一定功能的有源集成電路(ic)芯片，例如，繪圖處理芯片(graphicprocessingunit)、中央處理器芯片(centralprocessingunit)或存儲器芯片。底膠(未示于圖中)可選擇性的被涂布在每個芯片420a及420b之下。

如圖4所示，一晶粒封裝20，包含至少一已模塑的半導(dǎo)體晶粒201，以晶圓級的方式設(shè)置于重分布層410上。晶粒封裝20包含模塑料250。晶粒封裝20可通過第二凸塊416b與重分布層410電連接。第二凸塊416b形成于開孔413b中且于第二凸塊焊盤415b上。第二凸塊416b的高度比芯片420a及420b的厚度大。本領(lǐng)域技術(shù)人員應(yīng)可理解，第二凸塊416b可以是形成于晶粒封裝20的下表面的凸塊、銅柱、或通過落球法形成的凸塊，但不限于此。

如圖5所示，于重分布層410上設(shè)置晶粒封裝20后，形成一模塑料500。模塑料500至少覆蓋晶粒封裝20、芯片420a和420b、第二凸塊416b和重分布層410的上表面，從而形成的晶圓級的封裝上封裝1?？赏ㄟ^固化工藝使模塑料500固化。上述固化過程是在低于模塑料500的玻璃轉(zhuǎn)化溫度(tg)的溫度下進行。模塑料500可包含環(huán)氧樹脂和硅填料的混合物，但不限于此。模塑料250和模塑料500可具有不同的組成，模塑料500可在相對低的溫度下進行固化?？梢赃x擇性的進行一拋光工藝，用來拋光模塑料500的頂部。

之后，如圖6所示，將載板300去除，從而暴露出鈍化層310的主表面?？衫眉す馓幚砘騯v照射處理去除載板300，但不限于此。在去除載板300之后，可在鈍化層310中形成開口，使焊接墊414a分別暴露出來。然后，分別于焊接墊414a上形成焊錫凸塊或錫球520。

之后，如圖7所示，進行一切割工藝，用來分離出各個封裝上封裝(pop)構(gòu)件10。在切割工藝的過程中，可以用切割膠帶(未示于圖中)來提供臨時的支撐，而錫球520可以黏著到切割膠帶。

以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。