1.一種半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，包括：
提供封裝基材，所述封裝基材包括介電層、第一金屬層以及第二金屬層，其中所述第一金屬層與所述第二金屬層分別連接所述介電層，且分別位于所述介電層的相對兩側(cè)；
形成貫穿所述介電層的至少一導(dǎo)電通孔；
圖案化所述第一金屬層與所述第二金屬層，以分別形成第一線路層與第二線路層，其中所述第一線路層包括多個彼此分離的線路，所述第二線路層包括多個彼此分離的接墊，所述第一線路層通過所述導(dǎo)電通孔與所述第二線路層電性連接，且所述第二線路層在所述介電層上定義出芯片容置區(qū)；
形成第一封裝膠體于所述介電層上，并使所述第一封裝膠體填充于所述多個線路之間，以形成預(yù)鑄模導(dǎo)線層；
移除部分所述介電層，以形成多個開口，所述多個開口位于所述芯片容置區(qū)內(nèi)且暴露出部分所述預(yù)鑄模導(dǎo)線層；
配置芯片于所述芯片容置區(qū)內(nèi)，并使所述芯片通過所述多個開口電性連接于所述預(yù)鑄模導(dǎo)線層；以及
形成第二封裝膠體于所述介電層上，使所述第二封裝膠體包覆所述芯片并填充于所述多個接墊之間。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，形成所述預(yù)鑄模導(dǎo)線層的步驟包括：
使所述第一封裝膠體局部暴露出各所述線路遠(yuǎn)離所述介電層的表面，以形成多個外接點(diǎn)。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，還包括：
形成多個外部連接端子于所述多個外接點(diǎn)上。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，所述第一封裝膠體的厚度大于所述多個線路的厚度，且包覆各所述線路遠(yuǎn)離所述介電層的所述表面，形成所述多個外接點(diǎn)的步驟包括：
移除部分所述第一封裝膠體，以形成多個孔洞，并使所述多個孔洞暴露出各所述線路的部分所述表面。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，使所述芯片通過所述多個開口電性連接于所述預(yù)鑄模導(dǎo)線層的步驟包括：
形成多個凸塊于所述芯片的主動表面或所述多個開口中；以及
使所述芯片的所述主動表面朝向所述介電層，并使所述芯片通過所述多個凸塊電性連接所述預(yù)鑄模導(dǎo)線層的所述多個線路。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，還包括：
使所述第二封裝膠體局部暴露出各所述接墊遠(yuǎn)離所述介電層的表面，以形成多個外接點(diǎn)。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，還包括：
形成多個外部連接端子于所述多個外接點(diǎn)上。
8.根據(jù)權(quán)利要求6所述的半導(dǎo)體封裝結(jié)構(gòu)的制作方法，其特征在于，所述第二封裝膠體的厚度大于所述多個接墊的厚度，且包覆各所述接墊遠(yuǎn)離所述介電層的所述表面，形成所述多個外接點(diǎn)的步驟包括：
移除部分所述第二封裝膠體，以形成多個孔洞，并使所述多個孔洞暴露出各所述接墊的部分所述表面。
9.一種半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，包括：
介電層，具有多個開口；
預(yù)鑄模導(dǎo)線層，連接所述介電層，所述多個開口暴露出部分所述預(yù)鑄模導(dǎo)線層，所述預(yù)鑄模導(dǎo)線層包括：
第一線路層，所述第一線路層包括多個彼此分離的線路；以及
第一封裝膠體，填充于所述多個線路之間；
第二線路層，連接所述介電層，其中所述第一線路層與所述第二線路層分別位于所述介電層的相對兩側(cè)，所述第二線路層包括多個彼此分離的接墊，所述第二線路層在所述介電層上定義出芯片容置區(qū)，且所述多個開口位于所述芯片容置區(qū)內(nèi)；
至少一導(dǎo)電通孔，貫穿所述介電層，以電性連接所述第一線路層與所述第二線路層；
芯片，配置于所述介電層上，且位于所述芯片容置區(qū)內(nèi)，其中所述芯片 通過所述多個開口電性連接于所述預(yù)鑄模導(dǎo)線層；以及
第二封裝膠體，配置于所述介電層上，其中所述第二封裝膠體包覆所述芯片，并填充于所述多個接墊之間。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述芯片的主動表面朝向所述介電層，且所述半導(dǎo)體封裝結(jié)構(gòu)還包括：
多個凸塊，分別位于所述多個開口內(nèi)，并連接所述芯片的所述主動表面，所述芯片通過所述多個凸塊電性連接所述預(yù)鑄模導(dǎo)線層的所述多個線路。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述第一封裝膠體局部暴露出所述多個線路遠(yuǎn)離所述介電層的表面，以形成多個外接點(diǎn)。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，還包括：
多個外部連接端子，分別配置于所述多個外接點(diǎn)上。
13.根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述第二封裝膠體局部暴露出所述多個接墊遠(yuǎn)離所述介電層的表面，以形成多個外接點(diǎn)。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，還包括：
多個外部連接端子，分別配置于所述多個外接點(diǎn)上。
15.根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述第一封裝膠體的厚度大于所述多個線路的厚度。
16.根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其特征在于，所述第二封裝膠體的厚度大于所述多個接墊的厚度。