本發(fā)明實施例涉及可流動膜和形成可流動膜的方法。

背景技術：

通常，淺溝槽隔離(STI)用于使半導體晶圓上的有源區(qū)彼此分隔和隔開。這些STI歷史上通過蝕刻溝槽形成，所述溝槽有時稱為間隙，使用諸如氧化物的介電材料過填充溝槽，然后使用諸如化學機械拋光(CMP)或蝕刻的工藝去除任何過多的電介質以去除溝槽外部的電介質。該電介質有助于使有源區(qū)彼此電隔離。

然而，由于電路密度繼續(xù)增加，這些間隙的寬度減小，從而增加了間隙的縱橫比，所述縱橫比通常被定義為間隙高度除以間隙寬度。結果，使用間隙填充介電材料完全填充這些狹窄和深的間隙非常困難。不完全填充導致不期望的空隙和間隙填充介電材料不連續(xù)以及包含不期望的材料。這些空隙和包含物導致有源區(qū)之間不充分隔離。具有不充分隔離的器件的電性能差并且器件產量降低。

技術實現要素：

根據本發(fā)明的一些實施例，提供了一種方法，包括：在加工區(qū)中的襯底上方沉積第一可流動膜，所述第一可流動膜包括硅和氮；在第一步驟中在第一溫度下使用第一工藝氣體和紫外光固化所述第一可流動膜，所述第一工藝氣體包括氧氣；在第二步驟中在第二溫度下使用第二工藝氣體和紫外光固化所述第一可流動膜，所述第二工藝氣體不同于所述第一工藝氣體；以及在第三溫度下退火所述固化的第一可流動膜以在所述襯底上方將所述固化的第一可流動膜轉化為氧化硅膜，

根據本發(fā)明的另一些實施例，還提供了一種方法，包括：在襯底上形成半 導體鰭；在所述襯底上形成隔離區(qū)，所述隔離區(qū)包圍所述半導體鰭，形成所述隔離區(qū)還包括：在所述襯底上方沉積第一可流動膜；在兩步固化工藝中固化所述第一可流動膜，其中，兩個固化步驟都包括紫外光；以及在第一溫度下退火所述固化的第一可流動膜以在所述襯底上方將所述固化的第一可流動膜轉化為所述隔離區(qū)。

根據本發(fā)明的又一些實施例，還提供了一種方法，包括：在襯底上形成半導體鰭；在所述襯底上形成隔離區(qū)，所述隔離區(qū)包括氧化硅膜并且包圍所述半導體鰭，形成所述隔離區(qū)還包括：在襯底上方沉積第一可流動膜，所述第一可流動膜包括硅和氮；在第一步驟中在小于100℃的固化溫度下使用第一工藝氣體和紫外光固化所述第一可流動膜，所述第一工藝氣體包括氧氣；在第二步驟中在小于100℃的固化溫度下使用第二工藝氣體和紫外光固化所述第一可流動膜，所述第二工藝氣體包括氬氣、氦氣或它們的組合；以及在小于600℃的退火溫度下退火所述固化的第一可流動膜以將所述固化的第一可流動膜轉化為所述氧化硅膜；在所述半導體鰭的頂面和側壁上以及所述隔離區(qū)的頂面上形成柵極電介質；在所述柵極電介質上形成柵電極；以及在所述半導體鰭中形成源極區(qū)和漏極區(qū)，將所述柵電極插入在所述源極區(qū)和所述漏極區(qū)之間。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明的各方面。應該注意，根據工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據一些實施例形成可流動膜的工藝的工藝流程圖。

圖2是三維視圖中的鰭式場效應晶體管(FinFET)的實例。

圖3至圖7、圖8A-8C、圖9A-9C、圖10A-10C、圖11A-11C、圖12A-12C、圖13A-13C、圖14A-14C和圖15A-15C是根據一些實施例制造FinFET的中間階段的截面圖。

圖16是根據一些實施例的工藝的工藝流程圖。

具體實施方式

以下公開內容提供了許多不同的實施例或實例以實現本發(fā)明的不同特征。下面將描述元件和布置的特定實例以簡化本發(fā)明。當然這些僅僅是實例并不旨在限定本發(fā)明。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接觸方式形成的實施例，也可以包括額外的部件可以形成在第一和第二部件之間，使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可以在各實施例中重復參考標號和/或字符。這種重復僅是為了簡明和清楚，其自身并不表示所論述的各個實施例和/或配置之間的關系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉90度或在其他方位上)，而本文使用的空間相對描述符可以同樣地作相應的解釋。

隨著晶體管尺寸減小，各個部件的尺寸也減小。一種這樣的部件是在有源區(qū)之間使用的淺溝槽隔離(STI)以將一個半導體器件與另一個半導體器件隔離，并且另一個是在柵極結構之間的層間電介質(ILD)。部件尺寸降低常導致增大的縱橫比，因為開口寬度更小但深度通常與以前一樣。用于填充具有更低縱橫比的開口(例如，襯底中的STI或柵極結構之間的ILD)的技術通常不能用于充分填充具有諸如8:1或更大的縱橫比的高縱橫比的先進技術的開口。在許多化學氣相沉積(CVD)工藝中，與含硅前體和含氧氣體一起使用等離子體以在開口表面上直接形成氧化硅。這些基于等離子體的CVD工藝在沉積時形成氧化硅；然而，它們不充分地填充高縱橫比的間隙。

改善填充的一種可選方法涉及在沉積時使用可流動介電材料代替常規(guī)氧化硅。正如其名所暗示的，可流動介電材料可流動以填充間隙中的空隙。通常，將各種化學物質添加至含硅前體以允許沉積的膜流動。在一些實例中，添加氮氫鍵合物。在沉積可流動膜之后，將其固化，然后退火以去除添加的化學物質從而形成氧化硅。當去除添加的化學物質時，可流動膜致密并收縮。在高達 1200攝氏度的高溫下將可流動膜固化和退火很長時間，時間為總共30小時或更多。固化和退火顯著降低半導體制造工藝的剩余部分允許的熱預算。此外，即使使用高溫固化和退火工藝，諸如可流動膜的濕蝕刻速率的機械性質隨膜深度而變化。

本發(fā)明的各個方面涉及結構以及使用較低溫度固化和退火工藝形成可流動膜的方法，同時改善可流動膜的機械性能(例如，濕蝕刻速率)。

圖1是根據一些實施例，使用可流動化學氣相沉積(FCVD)工藝形成可流動膜的工藝的工藝流程圖。工藝從提供含硅前體至加工區(qū)開始，加工區(qū)諸如存在襯底/晶圓的加工室(步驟10)。在一些實施例中，含硅前體為聚硅氮烷。聚硅氮烷是具有按照交替順序由硅和氮原子組成的基礎結構的聚合物。

在聚硅氮烷中，每個硅原子通常結合兩個氮原子，或者每個氮原子結合兩個硅原子，使得這些可被主要地描述為通式[R₁R₂Si-NR₃]_n的分子鏈。R₁-R₃可為氫原子或有機取代基。當只存在氫原子作為取代基時，將聚合物稱為全氫聚硅氮烷[H₂Si-NH]_n。如果有機取代基結合至硅和/或氮，則將化合物稱為有機聚硅氮烷。

在一些實施例中，含硅前體為甲硅烷基胺，諸如三甲硅烷基胺(TSA)、二甲硅烷基胺(DSA)或其組合。一種或多種載氣也可與含硅前體包含在一起。載氣可包括氦氣、氬氣、氮氣(N₂)等或其組合。

接下來，將含氮前體提供至加工區(qū)(步驟12)。在一些實施例中，含氮前體包括NH₃、N₂等或其組合。在一些實施例中，在位于加工區(qū)外部的遠程等離子體系統(RPS)中將含氮前體活化并將其運輸至加工區(qū)中。諸如O₂的氧源氣體等可與含氮前體包含在一起。此外，諸如H₂、N₂、He等或其組合的載氣可與含氮前體包含在一起。

在加工區(qū)中，含硅前體和含氮前體混合并反應以在存在于加工區(qū)中的沉積襯底/晶圓上沉積包含硅和氮的膜。在一些實施例中，沉積的膜具有可流動特性。形成的可流動性質允許膜流至位于襯底/晶圓的沉積表面上的狹窄的間隙溝槽和其他結構內。

在沉積含硅和氮的膜之后，可在兩步紫外線(UV)輔助固化工藝(步驟14和16)中將膜固化。在一些實施例中，兩步UV輔助固化工藝的一步或兩步包括 在含氧環(huán)境中固化膜。固化工藝可增加膜中氧的濃度同時降低膜中氮和氫的濃度?？蓪⒕A/襯底移動至具有UV光源(例如，UV燈)的不同的區(qū)/室，或者在一些實施例中，目前的加工區(qū)可包括UV光源。

在一個實施例中，兩步UV輔助固化工藝的第一步驟(步驟14)包括提供諸如O₂、O₃等或其組合的含氧氣體和諸如He、Ar等或其組合的高導熱氣體至晶圓/襯底上的可流動膜。在該實施例中，固化工藝的第一步具有小于100℃的固化溫度?？墒褂萌庾V(例如，約200nm至約1000nm)UV光源輔助固化工藝?？蓪⒐袒に嚨牡谝徊綄嵤┘s1分鐘至約10分鐘的持續(xù)時間。

在一個實施例中，兩步UV輔助固化工藝的第二步驟(步驟16)包括提供諸如He、Ar等或其組合的高導熱載氣至晶圓/襯底上的可流動膜。在該實施例中，固化工藝的第二步具有小于100℃的固化溫度并且可使用全光譜UV光源輔助?？蓪⒐袒に嚨牡诙綄嵤┘s1分鐘至約10分鐘的持續(xù)時間。

在可流動膜的兩個固化步驟期間使用UV光源有助于導致更多的Si-Si和Si-O交聯，這提高可流動膜的機械性質。UV光源通過幫助斷裂Si-N鍵和Si-H鍵以形成Si-Si鍵和Si-O鍵實現該目的。通過具有在固化工藝期間以及在熱退火工藝之前改進的可流動膜的機械性質，隨后的熱退火工藝可使用更低溫度，這允許針對半導體制造工藝的剩余部分的更高的熱預算。

在另一個實施例中，兩步UV輔助固化工藝的第一步與上述實施例類似，除了使用的UV光源為部分光譜而不是全光譜之外。在該實施例中，第一步使用具有從約300nm至約600nm的波長的UV光源。該實施例可使用諸如涂金窗口的涂層窗口濾波器以過濾掉在期望的波長范圍之外的UV光的波長。該300nm至600nm UV固化工藝是適當的波長范圍以建立最搖擺(dangling)Si鍵并將它們轉化為Si-Si和Si-O鍵。在一個實施例中，具有約300nm至約600nm的波長的UV光的透射百分比大于總UV透射的約85％并且具有該范圍之外的波長的UV光的透射百分比小于總UV透射的約5％。

在該實施例中，兩步UV輔助固化工藝的第二步與上述實施例類似，除了使用的UV光源為部分光譜而不是全光譜之外。在該實施例中，第二步使用具有小于400nm的波長的UV光源。該實施例可使用諸如涂金窗口的涂層窗口濾波器以過濾掉在期望的波長范圍之外的UV光的波長。該小于400nm UV 固化工藝是適當的波長范圍以進一步幫助Si-O網絡交聯。在一個實施例中，具有小于約400nm的波長的UV光的透射百分比大于總UV透射的約85％并且具有該范圍之外的波長的UV光的透射百分比小于總UV透射的約5％。如上所述，增加的Si-O交聯改善諸如膜的濕蝕刻速率的機械性質。

固化工藝隨后是退火工藝(步驟18)。在一些實施例中，可在小于600℃的溫度下實施退火工藝。退火工藝可為濕或干退火?？蓪⑼嘶鸸に噷嵤┘s1小時至約10小時的持續(xù)時間。在一些實施例中，固化工藝和退火工藝將包含硅和氮的沉積的膜轉化為氧化硅膜。在一個實施例中，在固化工藝和退火工藝之后，膜基本上由硅和氧組成。

如上所述，在退火工藝之前，兩步UV輔助固化工藝改善膜的機械性質。通過在固化工藝之后使可流動膜的機械性質改進，隨后的熱退火工藝可使用更低的溫度，這允許更高的熱預算用于半導體制造工藝的剩余部分。例如，發(fā)現公開的工藝將氫氟酸浸漬工藝的濕蝕刻速率提高10％以上。該濕蝕刻速率的提高既是更可控的濕蝕刻速率而且隨濕蝕刻速率的膜深度變化不大。

上述公開的形成可流動膜的FCVD方法可用于在諸如鰭式場效應晶體管(FinFET)或其他半導體器件的金屬-氧化物-半導體場效應晶體管(MOSFET)中形成淺溝槽隔離(STI)區(qū)和/或層間電介質(ILD)。

根據各個實施例提供FinFET及其形成方法。示出了形成FinFET的中間階段。本文討論的一些實施例在使用后柵極工藝形成的FinFET的上下文中討論。在其他實施例中，可使用前柵極工藝。而且，一些實施例涉及用于諸如平面FET的平面器件的各個方面。討論了實施例的一些變化。本領域技術人員容易理解可對其他實施例的范圍內涉及的實施例實施其他修改。盡管按照特殊順序討論了方法實施例，但可按照任何邏輯順序實施各個其他方法實施例并且所述方法實施例可包括本文描述的更少或更多的步驟。

圖2示出三維視圖形式的FinFET 30的實例。FinFET 30包括在襯底32上的鰭36。襯底32包括隔離區(qū)34，并且鰭36突出在相鄰隔離區(qū)34之上并從相鄰隔離區(qū)34之間突出。柵極電介質38沿著鰭36的側壁并在鰭36的頂面上方，且柵電極40在柵極電介質38上方。源極/漏極區(qū)42和44設置在鰭36的相對于柵極電介質38和柵電極40的相對兩側。圖2還示出了在后續(xù)圖中使用的參 考截面。截面A-A穿過FinFET 30的溝道、柵極電介質38和柵電極40。截面B/C-B/C垂直于截面A-A并且沿著鰭36的縱軸并且在例如，源極/漏極區(qū)42和44之間的電流方向上。為了清楚，隨后的圖是指這些參考截面。

圖3至圖15C是根據示例性實施例，制造FinFET的中間階段的截面圖，并且圖16是圖3至圖15C中示出的工藝的工藝流程圖。圖2至圖7示出圖2中示出的參考截面A-A，除了多個FinFET之外。在圖8A至圖15C中，沿著類似的截面A-A示出以“A”符號結尾的圖；沿著類似的截面B/C-B/C并且在襯底上的第一區(qū)中示出以“B”符號結尾的圖；且沿著類似的截面B/C-B/C并且在襯底上的第二區(qū)中示出以“C”符號結尾的圖。

圖3示出襯底50。襯底50可為諸如塊狀半導體、絕緣體上半導體(SOI)襯底等的半導體襯底，其可為摻雜(例如，具有p-型或n-型摻雜劑)或無摻雜的。襯底50可為諸如硅晶圓的晶圓。通常，SOI襯底包括在絕緣體層上形成的半導體材料的層。例如，絕緣體層可為埋氧(BOX)層、氧化硅層等。在通常為硅或玻璃襯底的襯底上提供絕緣體層。還可使用諸如多層或梯度襯底的其他襯底。在一些實施例中，襯底50的半導體材料可包括硅；鍺；包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦的化合物半導體；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半導體；或其組合。

襯底50具有第一區(qū)50B和第二區(qū)50C。第一區(qū)50B(其相應于隨后以“B”結尾的圖)可用于形成諸如NMOS晶體管的n-型器件(諸如n-型FinFET)。第二區(qū)50C(其相應于隨后以“C”結尾的圖)可用于形成諸如PMOS晶體管的p-型器件(諸如p-型FinFET)。

圖4和圖5示出形成鰭52和在相鄰鰭52之間形成隔離區(qū)54。在圖4和在步驟200中，在襯底50中形成鰭52。在一些實施例中，可通過在襯底50中蝕刻溝槽而在襯底50中形成鰭52。蝕刻可為諸如反應離子蝕刻(RIE)、中性束蝕刻(NBE)等或其組合的任何可接受的蝕刻工藝。蝕刻可為各向異性的。

在圖5和步驟202中，在相鄰鰭52之間形成絕緣材料54以形成隔離區(qū)54。絕緣材料54可為氧化物，諸如氧化硅、氮化物等或其組合。在一個實施例中，絕緣材料54為通過上述圖1和相應段落中描述的FCVD方法形成的可 流動膜。在一些實施例中，可通過高密度等離子體化學氣相沉積(HDP-CVD)等或其組合形成絕緣材料54?？墒褂猛ㄟ^任何可接受工藝形成的其他絕緣材料。在示出的實施例中，絕緣材料54為通過圖1的FCVD工藝形成的氧化硅。一旦形成絕緣材料，就實施退火工藝。可將絕緣材料54稱為隔離區(qū)54。此外，在圖5和步驟204中，諸如化學機械拋光(CMP)的平坦化工藝可去除任何過多的絕緣材料54并且形成共面的隔離區(qū)54的頂面和鰭52的頂面。

在圖6和步驟206中，例如，使隔離區(qū)54凹進以形成淺溝槽隔離(STI)區(qū)54。使隔離區(qū)54凹進使得在第一區(qū)50B中和在第二區(qū)50C中的鰭56從相鄰隔離區(qū)54之間突出。此外，隔離區(qū)54的頂面可具有如示出的平坦表面、凸面、凹面(諸如凹陷)或其組合?？赏ㄟ^適當的蝕刻將隔離區(qū)54的頂面形成為平坦、凸面和/或凹面?？墒褂眠m當的蝕刻工藝使隔離區(qū)54凹進，諸如對隔離區(qū)54的材料有選擇性的蝕刻工藝。例如，可使用采用蝕刻或應用材料SICONI工具或稀釋的氫氟酸(dHF)的化學氧化物去除。

本領域技術人員容易理解，關于圖3至圖6描述的工藝僅僅是如何形成鰭56的一個實例。在其他實施例中，可在襯底50的頂面上方形成介電層；可穿過介電層蝕刻溝槽；可在溝槽中外延生長同質外延結構；并且可使介電層凹進使得同質外延結構從介電層突出以形成鰭。仍在其他實施例中，異質外延結構可用于鰭。例如，可使圖5中的半導體帶52凹進，并且可使不同于半導體帶52的材料在它們的位置外延生長。還在另外的實施例中，可在襯底50的頂面上方形成介電層；可穿過介電層蝕刻溝槽；可使用不同于襯底50的材料在溝槽中外延生長異質外延結構；并且可使介電層凹進使得異質外延結構從介電層突出以形成鰭56。在其中外延生長同質外延或異質外延結構的一些實施例中，盡管可同時使用原位和注入摻雜，但可在生長期間將生長的材料原位摻雜，這可避免之前和之后的注入。此外，在NMOS區(qū)中外延生長與PMOS區(qū)中的材料不同的材料可能是有利的。在各個實施例中，鰭56可包括硅鍺(Si_xGe_1-x，其中x可為約0至100)、碳化硅、純或基本上純的鍺、III-V族化合物半導體、II-VI族化合物半導體等。例如，形成III-V族化合物半導體的可使用的材料包括但不限于InAs、AlAs、GaAs、InP、GaN、InGaAs、InAlAs、GaSb、AlSb、AlP、GaP等。

在圖6和步驟208中，可在鰭56、鰭52和/或襯底50中形成適當的阱。例如，可在第一區(qū)50B中形成P阱，并且可在第二區(qū)50C中形成N阱。

可使用光刻膠或其他掩模(未示出)實現用于不同區(qū)50B和50C的不同注入步驟。例如，在第一區(qū)50B中的鰭56和隔離區(qū)54上方形成光刻膠。將光刻膠圖案化以暴露諸如PMOS區(qū)的襯底50的第二區(qū)50C?？赏ㄟ^使用旋涂技術形成光刻膠并且可使用可接受的光刻技術將所述光刻膠圖案化。一旦將光刻膠圖案化，就在第二區(qū)50C中實施n-型雜質注入，并且光刻膠可充當掩模以基本上防止n-型雜質被注入至諸如NMOS區(qū)的第一區(qū)50B中。n-型雜質可為注入至第一區(qū)中的磷、砷等，磷、砷等達到等于或小于10¹⁸cm^-3的濃度，諸如約10¹⁷cm^-3至約10¹⁸cm^-3。在注入后，例如通過可接受的灰化工藝將光刻膠去除。

在第二區(qū)50C的注入之后，在第二區(qū)50C中的鰭56和隔離區(qū)54上方形成光刻膠。將光刻膠圖案化以暴露諸如NMOS區(qū)的襯底50的第一區(qū)50B?？赏ㄟ^使用旋涂技術形成光刻膠并且可使用可接受的光刻技術將所述光刻膠圖案化。一旦將光刻膠圖案化，就可在第一區(qū)50B中實施p-型雜質注入，并且光刻膠可充當掩模以基本上防止p-型雜質被注入至諸如PMOS區(qū)的第二區(qū)中。p-型雜質可為注入至第一區(qū)中的硼、BF₂等，硼、BF₂等達到等于或小于10¹⁸cm^-3的濃度，諸如約10¹⁷cm^-3至約10¹⁸cm^-3。在注入后，例如通過可接受的灰化工藝將光刻膠去除。

在第一區(qū)50B和第二區(qū)50C的注入后，可實施退火以活化被注入的p-型和n-型雜質。注入可在例如NMOS區(qū)的第一區(qū)50B中形成p-阱，并在例如PMOS區(qū)的第二區(qū)50C中形成n-阱。在一些實施例中，盡管可同時使用原位和注入摻雜，但可在生長期間原位摻雜外延鰭的生長的材料，這可避免注入。

在圖7和步驟210中，在鰭56上形成偽介電層58。偽介電層58可為例如，氧化硅、氮化硅或其組合等，并且可根據可接受的技術沉積或熱生長。在偽介電層58上方形成偽柵極層60，并在偽柵極層60上方形成掩模層62?？稍趥谓殡妼?8上方沉積偽柵極層60，然后諸如通過CMP將偽柵極層60平坦化?？稍趥螙艠O層60上方沉積掩模層62。例如，偽柵極層60可由多晶硅制成，盡管還可使用對隔離區(qū)54的蝕刻具有高蝕刻選擇性的其他材料。例如， 掩模層62可包括氮化硅等。在該實例中，單個偽柵極層60和單個掩模層62形成為跨過第一區(qū)50B和第二區(qū)50C。在其他實施例中，可在第一區(qū)50B和第二區(qū)50C中形成單獨的偽柵極層，并且可在第一區(qū)50B和第二區(qū)50C中形成單獨的掩模層。

在圖8A、圖8B和圖8C以及繼續(xù)在步驟210中，可使用可接受的光刻和蝕刻技術將掩模層62圖案化以形成第一區(qū)50B中的掩模72(如圖8B示出的)和第二區(qū)50C中的掩模78(如圖8C示出的)。然后，可通過可接受的蝕刻技術將掩模72和78的圖案轉印至偽柵極層60和偽介電層58以形成第一區(qū)50B中的偽柵極70和第二區(qū)50C中的偽柵極76。偽柵極70和76覆蓋鰭56的各個溝道區(qū)。偽柵極70和76還可具有縱向方向，所述縱向方向基本上垂直于各相應的外延鰭的縱向。

在圖9A、圖9B和圖9C以及步驟212中，可在各個偽柵極70和76和/或鰭56的暴露表面上形成柵極密封間隔件80。熱氧化或沉積，以及隨后的各向異性蝕刻可形成柵極密封間隔件80。

在步驟214中，可實施用于輕摻雜源極/漏極(LDD)區(qū)的注入。與上述圖6中討論的注入類似，可在例如NMOS區(qū)的第一區(qū)50B上方形成諸如光刻膠的掩模，同時暴露例如PMOS區(qū)的第二區(qū)50C，并且可將p-型雜質注入至第二區(qū)50C中的暴露的鰭56內。然后，可將掩模去除。隨后，可在第二區(qū)50C上方形成諸如光刻膠的掩模，同時暴露第一區(qū)50B，并且可將n-型雜質注入至第一區(qū)50B中的暴露的鰭56內。然后，可將掩模去除。n-型雜質可為前面討論的任何n-型雜質，并且p-型雜質可為前面討論的任何p-型雜質。輕摻雜源極/漏極區(qū)可具有約10¹⁵cm^-3至約10¹⁶cm^-3的雜質的濃度。退火可用于活化注入的雜質。

此外，在圖9A、圖9B和圖9C以及在步驟216中，在鰭56中形成外延的源極/漏極區(qū)82和84。在第一區(qū)50B中，在鰭56中形成外延的源極/漏極區(qū)82，使得每個偽柵極70設置在外延的源極/漏極區(qū)82的各個相鄰配對之間。在一些實施例中，外延的源極/漏極區(qū)82可延伸至鰭52中。在第二區(qū)50C中，在鰭56中形成外延的源極/漏極區(qū)84，使得每個偽柵極76設置在外延的源極/漏極區(qū)84的各個相鄰配對之間。在一些實施例中，外延的源極/漏極區(qū)84可 延伸至鰭52中。

可通過掩蔽諸如PMOS區(qū)的第二區(qū)50C形成例如NMOS區(qū)的第一區(qū)50B中的外延源極/漏極區(qū)82，并且在第一區(qū)50B中共形沉積偽間隔件層，隨后各向異性蝕刻以沿著第一區(qū)50B中的偽柵極70和/或柵極密封間隔件80的側壁形成偽柵極間隔件(未示出)。然后，蝕刻第一區(qū)50B中的外延鰭的源極/漏極區(qū)以形成凹槽。在凹槽中外延生長第一區(qū)50B中的外延的源極/漏極區(qū)82。外延的源極/漏極區(qū)82可包括諸如適用于n-型FinFET的任何可接受的材料。例如，如果鰭56為硅，則外延的源極/漏極區(qū)82可包括硅、SiC、SiCP、SiP等。外延的源極/漏極區(qū)82可具有從鰭56的各個表面凸起的表面并且可具有刻面(facets)。隨后，例如，通過蝕刻將第一區(qū)50B中的偽柵極間隔件去除，同樣去除第二區(qū)50C中的掩模。

可通過掩蔽例如NMOS區(qū)的第一區(qū)50B形成例如PMOS區(qū)的第二區(qū)50C中的外延的源極/漏極區(qū)84，并且在第二區(qū)50C中共形沉積偽間隔件層，隨后各向異性蝕刻以沿著第二區(qū)50C中的偽柵極76和/或柵極密封間隔件80的側壁形成偽柵極間隔件(未示出)。然后，將第二區(qū)50C中的外延鰭的源極/漏極區(qū)蝕刻以形成凹槽。在凹槽中外延生長第二區(qū)50C中的外延的源極/漏極區(qū)84。外延的源極/漏極區(qū)84可包括諸如適用于p-型FinFET的任何可接受的材料。例如，如果鰭56為硅，則外延源極/漏極區(qū)84可包括SiGe、SiGeB、Ge、GeSn等。外延的源極/漏極區(qū)84可具有從鰭56的各個表面凸起的表面并且可具有刻面(facets)。隨后，例如，通過蝕刻將第二區(qū)50C中的偽柵極間隔件去除，同樣去除第一區(qū)50B中的掩模。

在圖10A、圖10B和圖10C以及步驟218中，沿著偽柵極70和76的側壁在柵極密封間隔件80上形成柵極間隔件86。可通過共形沉積材料且隨后各向異性蝕刻材料形成柵極間隔件86。柵極間隔件86的材料可為氮化硅、SiCN、其組合等。

與前面對形成輕摻雜源極/漏極區(qū)討論的工藝類似，可將外延的源極/漏極區(qū)82和84和/或外延鰭注入摻雜劑以形成源極/漏極區(qū)，隨后退火。源極/漏極區(qū)可具有在約10¹⁹cm^-3和約10²¹cm^-3之間的雜質濃度。例如NMOS區(qū)的第一區(qū)50B中的源極/漏極區(qū)的n-型雜質可為前面討論的任何n-型雜質，并且例如 PMOS區(qū)的第二區(qū)50C中的源極/漏極區(qū)的p-型雜質可為前面討論的任何p-型雜質。在其他實施例中，可在生長期間原位摻雜外延源極/漏極區(qū)82和84。

在圖11A、圖11B和圖11C以及步驟220中，在圖10A、圖10B和圖10C中示出的結構上方沉積ILD88。在一個實施例中，ILD 88為通過上述圖1和相應段落中描述的FCVD方法形成的可流動膜。在一些實施例中，ILD 88由諸如磷-硅酸鹽玻璃(PSG)、硼-硅酸鹽玻璃(BSG)、硼-摻雜磷-硅酸鹽玻璃(BPSG),未摻雜的硅酸鹽玻璃(USG)等的介電材料形成，并且可通過諸如化學氣相沉積(CVD)或等離子體增強CVD(PECVD)的任何適當方法沉積。

在圖12A、圖12B和圖12C以及步驟222中，可實施諸如CMP的平坦化工藝以使ILD 88的頂面與偽柵極70和76的頂面齊平。CMP還可去除偽柵極70和76上的掩模72和78。因此，通過ILD 88暴露偽柵極70和76的頂面。

在圖13A、圖13B和圖13C以及步驟224中，在蝕刻步驟(多個蝕刻步驟)中去除偽柵極70和76、柵極密封間隔件80以及位于偽柵極70和76正下方的偽介電層58的部分，以便形成凹槽90。每個凹槽90暴露各個鰭56的溝道區(qū)。每個溝道區(qū)設置在外延源極/漏極區(qū)82和84的相鄰配對之間。在去除期間，當蝕刻偽柵極70和76時，偽介電層58可用作蝕刻停止層。然后，在去除偽柵極70和76之后，可將偽介電層58和柵極密封間隔件80去除。

在圖14A、圖14B和圖14C以及步驟226中，形成柵極介電層92和96以及柵電極94和98以用于替換柵極。在凹槽90中共形沉積柵極介電層92和96，諸如在鰭56的頂面和側壁上和在柵極間隔件86的側壁上，以及在ILD88的頂面上。根據一些實施例，柵極介電層92和96包括氧化硅、氮化硅或其多層。在其他實施例中，柵極介電層92和96包括高-k介電材料，并且在這些實施例中，柵極介電層92和96可具有大于約7.0的k值，并且可包括Hf、Al、Zr、La、Mg、Ba、Ti、Pb的金屬氧化物或硅酸鹽及其組合。柵極介電層92和96的形成方法可包括分子束沉積(MBD)、原子層沉積(ALD)、PECVD等。

接下來，分別在柵極介電層92和96上方沉積柵電極94和98，并且填充凹槽90的剩余部分。柵電極94和98可由諸如TiN、TaN、TaC、Co、Ru、Al、其組合或其多層的包含金屬的材料制成。在填充柵電極94和98之后，在 步驟228中，可實施諸如CMP的平坦化工藝以去除柵極介電層92和96以及柵電極94和98的材料的過多的部分，所述過多的部分位于ILD 88的頂面上方。因此，柵電極94和98以及柵極介電層92和96的材料的產生的剩余部分形成產生的FinFET的替換柵極。

柵極介電層92和96的形成可同時發(fā)生使得柵極介電層92和96由相同材料制成，并且柵電極94和98的形成可同時發(fā)生使得柵電極94和98由相同材料制成。然而，在其他實施例中，可通過不同工藝形成柵極介電層92和96，使得柵極介電層92和96可由不同材料制成，并且可通過不同工藝形成柵電極94和98，使得柵電極94和98可由不同材料制成。當使用不同工藝時，各種掩蔽步驟可用于掩蔽和暴露適當區(qū)。

在圖15A、圖15B以及圖15C中，在步驟230中在ILD 88上方沉積ILD100，并且在步驟232中通過ILD 100和ILD 88形成接觸件102和104。在一個實施例中，ILD 100為通過上述圖1和相應段落中描述的FCVD方法形成的可流動膜。在一些實施例中，ILD 100由諸如PSG、BSG、BPSG、USG等的介電層材料形成，并且可通過諸如CVD和PECVD的任何適當的方法沉積。通過ILD 88和100形成接觸件102和104的開口?？墒褂每山邮艿墓饪毯臀g刻技術形成開口。在開口中形成諸如擴散阻擋層、粘合層等的襯墊層和導電材料。襯墊層可包括鈦、氮化鈦、鉭、氮化鉭等。導電材料可為銅、銅合金、銀、金、鎢、鋁、鎳等?？蓪嵤┲T如CMP的平坦化工藝以從ILD 100的表面去除過多的材料。在開口中剩余的襯墊層和導電材料形成接觸件102和104?？蓪嵤┩嘶鸸に囈苑謩e在外延的源極/漏極區(qū)82和84和接觸件102和104之間的界面處形成硅化物。將接觸件102物理和電連接至外延的源極/漏極區(qū)82，并將接觸件104物理和電連接至外延的源極/漏極區(qū)84。

盡管未明確示出，本領域一般技術人員容易理解，可在圖15A、15B和15C中的結構上實施其他加工步驟。例如，可在ILD 100上方形成各個金屬間電介質(IMD)和它們相應的金屬。

實施例可獲得優(yōu)點。例如，在可流動膜的兩個固化步驟期間使用UV光源有助于導致更多的Si-Si和Si-O交聯，這提高可流動膜的機械性質。UV光源通過幫助斷裂Si-N鍵和Si-H鍵以形成Si-Si鍵和Si-O鍵實現該目的。通過在 固化工藝期間以及在熱退火工藝之前使可流動膜的機械性質改進，隨后的熱退火工藝可使用更低溫度，這允許更高的熱預算用于半導體制造工藝的剩余部分。通過在固化工藝之后使可流動膜的機械性質改進，隨后的熱退火工藝可使用更低溫度，這允許更高的熱預算用于半導體制造工藝的剩余部分。例如，發(fā)現公開的工藝將氫氟酸浸漬工藝的濕蝕刻速率提高大于10％。該濕蝕刻速率的提高既是更可控的濕蝕刻速率而且隨濕蝕刻速率的膜深度變化不大。

一個實施例是方法，包括在加工區(qū)中在襯底上方沉積第一可流動膜，第一可流動膜包括硅和氮；在第一步中在第一溫度下使用第一工藝氣體和紫外光固化第一可流動膜，第一工藝氣體包括氧氣，在第二步中在第二溫度下使用第二工藝氣體和紫外光固化第一可流動膜，第二工藝氣體不同于第一工藝氣體，以及在第三溫度下退火固化的第一可流動膜以將在襯底上方的固化的第一可流動膜轉化為氧化硅膜。

另一個實施例是方法，包括在襯底上形成半導體鰭以及襯底上形成隔離區(qū)，隔離區(qū)包圍半導體鰭。形成隔離區(qū)還包括在襯底上方沉積第一可流動膜，在兩步固化工藝中固化第一可流動膜，其中兩個固化步驟都包括紫外光，以及在第一溫度下退火固化的第一可流動膜以將襯底上方的固化的第一可流動膜轉化為隔離區(qū)。

另外的實施例為方法，包括在襯底上形成半導體鰭以及在襯底上形成隔離區(qū)，隔離區(qū)包括氧化硅膜并且包圍半導體鰭。形成隔離區(qū)還包括在加工區(qū)中在襯底上方沉積第一可流動膜，第一可流動膜包括硅和氮，在第一步中在小于100℃的固化溫度下使用第一工藝氣體和紫外光固化第一可流動膜，第一工藝氣體包括氧氣，在第二步中在小于100℃的固化溫度下使用第二工藝氣體和紫外光固化第一可流動膜，第二工藝氣體包括氬氣、氦氣或其組合，以及在小于600℃的退火溫度下退火固化的第一可流動膜以將固化的第一可流動膜轉化為氧化硅膜。方法還包括在半導體鰭的頂面和側壁以及在隔離區(qū)的頂面上形成柵極電介質，在柵極電介質上形成柵電極，以及在半導體鰭中形成源極區(qū)和漏極區(qū)，將柵電極插入在源極區(qū)和漏極區(qū)之間。

根據本發(fā)明的一些實施例，提供了一種方法，包括：在加工區(qū)中的襯底上方沉積第一可流動膜，所述第一可流動膜包括硅和氮；在第一步驟中在第一溫 度下使用第一工藝氣體和紫外光固化所述第一可流動膜，所述第一工藝氣體包括氧氣；在第二步驟中在第二溫度下使用第二工藝氣體和紫外光固化所述第一可流動膜，所述第二工藝氣體不同于所述第一工藝氣體；以及在第三溫度下退火所述固化的第一可流動膜以在所述襯底上方將所述固化的第一可流動膜轉化為氧化硅膜，

在上述方法中，所述第二工藝氣體包括氬氣、氦氣或它們的組合。

在上述方法中，所述第一溫度小于100℃，并且其中，所述第二溫度小于100℃。

在上述方法中，所述第三溫度小于600℃。

在上述方法中，用于固化的第一步驟的所述紫外光為全光譜紫外光，并且其中，用于固化的第二步驟的所述紫外光為全光譜紫外光。

在上述方法中，用于固化的第一步驟的所述紫外光為具有從約300nm至約600nm的范圍的波長的部分光譜紫外光，并且其中，用于固化的第二步驟的所述紫外光為具有小于約400nm的波長的部分光譜紫外光。

在上述方法中，在所述襯底上方沉積所述第一可流動膜還包括：提供含硅前體至所述加工區(qū)內；以及提供含氮前體至所述加工區(qū)內，在所述加工區(qū)中所述含氮前體與所述含硅前體反應以在所述襯底上方沉積所述第一可流動膜。

在上述方法中，所述氧化硅膜基本上由硅和氧組成。

在上述方法中，所述襯底包括從所述襯底延伸的半導體鰭，所述氧化硅膜包圍所述半導體鰭以形成隔離區(qū)。

根據本發(fā)明的另一些實施例，還提供了一種方法，包括：在襯底上形成半導體鰭；在所述襯底上形成隔離區(qū)，所述隔離區(qū)包圍所述半導體鰭，形成所述隔離區(qū)還包括：在所述襯底上方沉積第一可流動膜；在兩步固化工藝中固化所述第一可流動膜，其中，兩個固化步驟都包括紫外光；以及在第一溫度下退火所述固化的第一可流動膜以在所述襯底上方將所述固化的第一可流動膜轉化為所述隔離區(qū)。

在上述方法中，還包括：在所述半導體鰭的頂面和側壁上以及在所述隔離區(qū)的頂面上形成柵極電介質；以及在所述柵極電介質上形成柵電極。

在上述方法中，還包括：在所述半導體鰭中形成源極區(qū)和漏極區(qū)，將所述 柵電極插入在所述源極區(qū)和所述漏極區(qū)之間；在所述柵電極、所述半導體鰭、所述源極區(qū)和所述漏極區(qū)上方形成層間電介質，形成所述層間電介質還包括：在所述柵電極、所述半導體鰭、所述源極區(qū)和所述漏極區(qū)上方沉積第二可流動膜；在兩步固化工藝中固化所述第二可流動膜，其中，兩個固化步驟都包括紫外光；以及在所述第一溫度下退火所述固化的第二可流動膜以在所述柵電極、所述半導體鰭、所述源極區(qū)和所述漏極區(qū)上方將所述固化的第二可流動膜轉化為所述層間電介質。

在上述方法中，在兩步固化工藝中固化所述第一可流動膜還包括在第二溫度下固化所述第一可流動膜，所述第二溫度小于100℃。

在上述方法中，所述第一溫度小于600℃。

在上述方法中，用于固化所述第一可流動膜的第一步驟的所述紫外光為全光譜紫外光，并且其中，用于固化所述第一可流動膜的第二步驟的所述紫外光為全光譜紫外光。

在上述方法中，用于固化的第一步驟的所述紫外光為具有從約300nm至約600nm的范圍的波長的部分光譜紫外光，并且其中，用于固化的第二步驟的所述紫外光為具有小于約400nm的波長的部分光譜紫外光。

在上述方法中，固化所述第一可流動膜的第一步驟還包括含氧氣體，并且其中，固化所述第一可流動膜的第二步驟還包括氬氣、氦氣或它們的組合。

根據本發(fā)明的又一些實施例，還提供了一種方法，包括：在襯底上形成半導體鰭；在所述襯底上形成隔離區(qū)，所述隔離區(qū)包括氧化硅膜并且包圍所述半導體鰭，形成所述隔離區(qū)還包括：在襯底上方沉積第一可流動膜，所述第一可流動膜包括硅和氮；在第一步驟中在小于100℃的固化溫度下使用第一工藝氣體和紫外光固化所述第一可流動膜，所述第一工藝氣體包括氧氣；在第二步驟中在小于100℃的固化溫度下使用第二工藝氣體和紫外光固化所述第一可流動膜，所述第二工藝氣體包括氬氣、氦氣或它們的組合；以及在小于600℃的退火溫度下退火所述固化的第一可流動膜以將所述固化的第一可流動膜轉化為所述氧化硅膜；在所述半導體鰭的頂面和側壁上以及所述隔離區(qū)的頂面上形成柵極電介質；在所述柵極電介質上形成柵電極；以及在所述半導體鰭中形成源極區(qū)和漏極區(qū)，將所述柵電極插入在所述源極區(qū)和所述漏極區(qū)之間。

在上述方法中，用于固化的第一步驟的所述紫外光為全光譜紫外光，并且其中，用于固化的第二步驟的所述紫外光為全光譜紫外光。

在上述方法中，用于固化的第一步驟的所述紫外光為具有從約300nm至約600nm的范圍的波長的部分光譜紫外光，并且其中，用于固化的第二步驟的所述紫外光為具有小于約400nm的波長的部分光譜紫外光。

上面論述了若干實施例的部件，使得本領域技術人員可以更好地理解本發(fā)明的各個方面。本領域技術人員應該理解，他們可以很容易地使用本發(fā)明作為基礎來設計或更改其他用于達到與本文所介紹實施例相同的目的和/或實現相同優(yōu)點的工藝和結構。本領域技術人員也應該意識到，這些等效結構并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進行多種變化、替換以及改變。