技術特征：

技術總結
本發(fā)明公開了半導體裝置及其制造方法。該方法包括：提供襯底結構，其包括半導體襯底和層間電介質層，層間電介質層包括多個溝槽，多個溝槽至少包括用于PMOS裝置的第一溝槽和用于NMOS裝置的第二溝槽；在多個溝槽底部襯底表面上形成界面層；在界面層及多個溝槽側壁上依次形成高k電介質層、蓋層和阻擋層；去除第一溝槽內(nèi)的蓋層和阻擋層；在多個溝槽中形成第一功函數(shù)調(diào)節(jié)層；在多個溝槽中形成第二功函數(shù)調(diào)節(jié)層；以及在多個溝槽中形成金屬電極層；其中第一功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)PMOS裝置的柵極結構的功函數(shù)，第二功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)NMOS裝置的柵極結構的功函數(shù)。該方法減少光刻步驟，降低了工藝復雜度。

技術研發(fā)人員：趙杰;劉佳磊;王亮
受保護的技術使用者：中芯國際集成電路制造（北京）有限公司;中芯國際集成電路制造（上海）有限公司
技術研發(fā)日：2016.01.12
技術公布日：2017.07.18