本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及半導(dǎo)體裝置及其制造方法。

背景技術(shù)：

目前，需要使用金屬柵電極來代替多晶硅柵極以解決半導(dǎo)體器件尺寸逐漸減小所帶來的問題。使用金屬柵電極可以消除為了大幅減小器件的閾值電壓所造成的多晶硅損耗。高k(介電常數(shù))金屬柵極工藝有三種主要的方法，分別被稱為先高k電介質(zhì)/先柵極工藝，先高k電介質(zhì)/后柵極工藝，以及后高k電介質(zhì)/后柵極工藝。隨著金屬氧化物半導(dǎo)體(metal-oxide-semiconductor，mos)器件尺寸的減小，為了避免高溫處理，在工藝過程中優(yōu)選采用后高k電介質(zhì)和后金屬柵極工藝，也即，先去除偽柵(可選地，以及柵極介質(zhì)層)，之后形成高k電介質(zhì)(作為柵極介質(zhì)層)層和金屬柵極的工藝。

隨著器件尺寸的減小，柵極介質(zhì)層的等效氧化物厚度(equivalentoxidethickness，eot)也在減小，以滿足器件性能。為了避免柵極漏電流的劣化，高k材料與柵極氧化物一起作為柵極電介質(zhì)。

為了實現(xiàn)降低的eot，在后高k電介質(zhì)工藝中，產(chǎn)業(yè)上利用化學(xué)氧化物(chemicaloxide)界面層來代替?zhèn)鹘y(tǒng)的熱柵極氧化物(thermalgateoxide)層。

在傳統(tǒng)的后高k電介質(zhì)和后金屬柵極工藝中，在去除偽柵和偽柵極氧化物之后，在通過該去除而形成的柵極溝槽中依次沉積層間電介質(zhì)氧化物和高k材料。然后，以功函數(shù)金屬和金屬電極填充該溝槽。隨后，通過對金屬電極執(zhí)行化學(xué)機(jī)械平坦化(chemicalmechanicalplanarization，cmp)處理，從而形成金屬柵極。

與先高k電介質(zhì)和后金屬柵極工藝相比，在后高k電介質(zhì)和后金屬柵極工藝中，在形成金屬柵極溝槽后沉積高k電介質(zhì)和蓋層。這將使得金屬柵極填充更加困難，尤其在器件關(guān)鍵尺寸進(jìn)一步減小的情況下。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的之一是：提供一種半導(dǎo)體裝置的制造方法，減少現(xiàn)有技術(shù)中的光刻步驟和掩模的數(shù)量。本發(fā)明的目的之一是：提供一種半導(dǎo)體裝置的制造方法，防止在填充形成金屬電極層時產(chǎn)生空隙。本發(fā)明的目的之一是：提供一種半導(dǎo)體裝置，相比現(xiàn)有技術(shù)，其能夠消除一個或多個層，減少制造用的掩模，從而降低了成本。應(yīng)理解，本發(fā)明的不同實施例可以實現(xiàn)上述的以及其它的目的或效果中的一個或多個。

根據(jù)本發(fā)明的第一方面，提供了一種半導(dǎo)體裝置制造方法，包括：

(a)提供襯底結(jié)構(gòu)，所述襯底結(jié)構(gòu)包括半導(dǎo)體襯底以及半導(dǎo)體襯底上的層間電介質(zhì)層，所述層間電介質(zhì)層包括用于半導(dǎo)體裝置的多個溝槽，所述多個溝槽在底部露出所述半導(dǎo)體襯底的部分表面，所述多個溝槽至少包括用于pmos裝置的第一溝槽和用于nmos裝置的第二溝槽；

(b)在所述多個溝槽的底部的襯底表面上形成界面層；

(c)在所述界面層以及在所述多個溝槽的側(cè)壁上依次形成高k電介質(zhì)層、蓋層和阻擋層；

(d)去除所述第一溝槽內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層；

(e)在步驟(d)之后，在所述多個溝槽中形成第一功函數(shù)調(diào)節(jié)層；

(f)在步驟(e)之后，在所述多個溝槽中形成第二功函數(shù)調(diào)節(jié)層；以及

(g)在步驟(f)之后，在所述多個溝槽中形成金屬電極層；

其中第一功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)pmos裝置的柵極結(jié)構(gòu)的功函 數(shù)，而第二功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)nmos裝置的柵極結(jié)構(gòu)的功函數(shù)。

在一些實施例中，所述層間電介質(zhì)層還包括用于pmos裝置的第三溝槽和用于nmos裝置的第四溝槽，所述第三溝槽和第四溝槽在底部露出所述半導(dǎo)體襯底的部分表面；步驟(e)還包括：在所述第三溝槽中在阻擋層上以及在所述第四溝槽中在阻擋層上形成第一功函數(shù)調(diào)節(jié)層；所述方法在步驟(e)之后并且在步驟(f)之前還包括步驟(h)：去除所述第三溝槽和所述第四溝槽中的第一功函數(shù)調(diào)節(jié)層。

在一些實施例中，所述層間電介質(zhì)層還包括用于pmos裝置的第五溝槽和用于nmos裝置的第六溝槽，所述第五溝槽和第六溝槽在底部露出所述半導(dǎo)體襯底的部分表面；步驟(d)還包括：去除所述第六溝槽內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層；步驟(e)還包括：在所述第五溝槽中在阻擋層上以及在所述第六溝槽中在高k電介質(zhì)層上形成第一功函數(shù)調(diào)節(jié)層；所述方法在步驟(e)之后并且在步驟(f)之前還包括步驟(i)：去除所述第六溝槽內(nèi)的第一功函數(shù)調(diào)節(jié)層。

在一些實施例中，所述層間電介質(zhì)層還包括用于pmos裝置的第五溝槽和用于nmos裝置的第六溝槽，所述第五溝槽和第六溝槽在底部露出所述半導(dǎo)體襯底的部分表面；步驟(d)還包括：去除所述第六溝槽內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層；步驟(e)還包括：在所述第五溝槽中在阻擋層上以及在所述第六溝槽中在高k電介質(zhì)層上形成第一功函數(shù)調(diào)節(jié)層；步驟(h)還包括：去除所述第六溝槽內(nèi)的第一功函數(shù)調(diào)節(jié)層。

在一些實施例中，去除蓋層和阻擋層的步驟包括：利用臭氧對蓋層和阻擋層執(zhí)行氧化處理；利用h2o2和nh3oh或者h(yuǎn)2o2和hcl對氧化后的蓋層和阻擋層執(zhí)行刻蝕處理，直至露出高k電介質(zhì)層；其中，所述h2o2和nh3oh的化學(xué)比為4至6，所述h2o2和hcl的化學(xué)比為4至6。

在一些實施例中，所述界面層的材料包括：氧化物；所述高k電介質(zhì)層的材料包括：lao、alo、bazro、hfzro、hfzron、hflao、hfsio、hfsion、lasio、alsio、hftao、hftio、(ba，sr)tio3、 al2o3、si3n4或氮氧化物；所述蓋層的材料包括：tixn1-x；所述阻擋層的材料包括：tan；所述第一功函數(shù)調(diào)節(jié)層的材料包括：tixn1-x、tac、mon或tan；所述第二功函數(shù)調(diào)節(jié)層的材料包括：tac、ti、al或tixal1-x。

在一些實施例中，利用圖案化的第一掩模去除所述第一溝槽內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層，所述方法還包括：去除所述第一掩模。

在一些實施例中，利用圖案化的第二掩模去除所述第六溝槽內(nèi)的第一功函數(shù)調(diào)節(jié)層，所述方法還包括：去除所述第二掩模。

在一些實施例中，利用圖案化的第二掩模去除所述第三溝槽和所述第四溝槽中的第一功函數(shù)調(diào)節(jié)層，所述方法還包括：去除所述第二掩模。

根據(jù)本發(fā)明的第二方面，提供了一種半導(dǎo)體裝置制造方法，包括：

(a’)提供襯底結(jié)構(gòu)，所述襯底結(jié)構(gòu)包括半導(dǎo)體襯底以及半導(dǎo)體襯底上的層間電介質(zhì)層，所述層間電介質(zhì)層包括用于半導(dǎo)體裝置的多個溝槽，所述多個溝槽在底部露出所述半導(dǎo)體襯底的部分表面，所述多個溝槽至少包括用于pmos裝置的第三溝槽和第五溝槽以及用于nmos裝置的第四溝槽和第六溝槽；

(b’)在所述多個溝槽的底部的襯底表面上形成界面層；

(c’)在所述界面層以及在所述多個溝槽的側(cè)壁上依次形成高k電介質(zhì)層、蓋層和阻擋層；

(d’)去除所述第六溝槽內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層；

(e’)在步驟(d’)之后，在所述多個溝槽中形成第一功函數(shù)調(diào)節(jié)層；

(f’)在步驟(e’)之后，去除所述第三溝槽、所述第四溝槽和所述第六溝槽中的第一功函數(shù)調(diào)節(jié)層；

(g’)在步驟(f’)之后，在所述多個溝槽中形成第二功函數(shù)調(diào)節(jié)層；以及

(h’)在步驟(g’)之后，在所述多個溝槽中形成金屬電極層；

其中第一功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)pmos裝置的柵極結(jié)構(gòu)的功函數(shù)，而第二功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)nmos裝置的柵極結(jié)構(gòu)的功函數(shù)。

在一些實施例中，去除蓋層和阻擋層的步驟包括：利用臭氧對蓋層和阻擋層執(zhí)行氧化處理；利用h2o2和nh3oh或者h(yuǎn)2o2和hcl對氧化后的蓋層和阻擋層執(zhí)行刻蝕處理，直至露出高k電介質(zhì)層；其中，所述h2o2和nh3oh的化學(xué)比為4至6，所述h2o2和hcl的化學(xué)比為4至6。

在一些實施例中，所述界面層的材料包括：氧化物；所述高k電介質(zhì)層的材料包括：lao、alo、bazro、hfzro、hfzron、hflao、hfsio、hfsion、lasio、alsio、hftao、hftio、(ba，sr)tio3、al2o3、si3n4或氮氧化物；所述蓋層的材料包括：tixn1-x；所述阻擋層的材料包括：tan；所述第一功函數(shù)調(diào)節(jié)層的材料包括：tixn1-x、tac、mon或tan；所述第二功函數(shù)調(diào)節(jié)層的材料包括：tac、ti、al或tixal1-x。

在一些實施例中，利用圖案化的第一掩模去除所述第六溝槽內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層；所述方法還包括：去除所述第一掩模。

在一些實施例中，利用圖案化的第二掩模去除所述第三溝槽、所述第四溝槽和所述第六溝槽中的第一功函數(shù)調(diào)節(jié)層；所述方法還包括：去除所述第二掩模。

根據(jù)本發(fā)明的第三方面，提供了一種半導(dǎo)體裝置，包括：

襯底結(jié)構(gòu)，所述襯底結(jié)構(gòu)包括半導(dǎo)體襯底以及半導(dǎo)體襯底上的層間電介質(zhì)層，所述層間電介質(zhì)層包括用于半導(dǎo)體裝置的多個溝槽，所述多個溝槽在底部露出所述半導(dǎo)體襯底的部分表面，所述多個溝槽至少包括用于pmos裝置的第一溝槽和用于nmos裝置的第二溝槽；

在所述多個溝槽的底部的襯底表面上形成的界面層，以及在所述界面層以及在所述多個溝槽的側(cè)壁上形成的高k電介質(zhì)層；

在所述第一溝槽中的高k電介質(zhì)層上的第一功函數(shù)調(diào)節(jié)層、第一功函數(shù)調(diào)節(jié)層上的第二功函數(shù)調(diào)節(jié)層、和第二功函數(shù)調(diào)節(jié)層上的金屬 電極層；以及

在所述第二溝槽中的高k電介質(zhì)層上的蓋層、蓋層上的阻擋層、阻擋層上的第一功函數(shù)調(diào)節(jié)層、第一功函數(shù)調(diào)節(jié)層上的第二功函數(shù)調(diào)節(jié)層、和第二功函數(shù)調(diào)節(jié)層上的金屬電極層；

其中第一功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)pmos裝置的柵極結(jié)構(gòu)的功函數(shù)，而第二功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)nmos裝置的柵極結(jié)構(gòu)的功函數(shù)。

在一些實施例中，所述半導(dǎo)體裝置還包括：所述層間電介質(zhì)層還包括用于pmos裝置的第三溝槽和用于nmos裝置的第四溝槽，所述第三溝槽和第四溝槽在底部露出所述半導(dǎo)體襯底的部分表面；在所述第三溝槽的高k電介質(zhì)層上的蓋層、蓋層上的阻擋層、阻擋層上的第二功函數(shù)調(diào)節(jié)層、和第二功函數(shù)調(diào)節(jié)層上的金屬電極層；在所述第四溝槽的高k電介質(zhì)層上的蓋層、蓋層上的阻擋層、阻擋層上的第二功函數(shù)調(diào)節(jié)層、和第二功函數(shù)調(diào)節(jié)層上的金屬電極層。

在一些實施例中，所述半導(dǎo)體裝置還包括：所述層間電介質(zhì)層還包括用于pmos裝置的第五溝槽和用于nmos裝置的第六溝槽，所述第五溝槽和第六溝槽在底部露出所述半導(dǎo)體襯底的部分表面；在所述第五溝槽中的高k電介質(zhì)層上的蓋層、蓋層上的阻擋層、阻擋層上的第一功函數(shù)調(diào)節(jié)層、第一功函數(shù)調(diào)節(jié)層上的第二功函數(shù)調(diào)節(jié)層、和第二功函數(shù)調(diào)節(jié)層上的金屬電極層；在所述第六溝槽中的高k電介質(zhì)層上的第二功函數(shù)調(diào)節(jié)層、和第二功函數(shù)調(diào)節(jié)層上的金屬電極層。

在一些實施例中，所述界面層的材料包括：氧化物；所述高k電介質(zhì)層的材料包括：lao、alo、bazro、hfzro、hfzron、hflao、hfsio、hfsion、lasio、alsio、hftao、hftio、(ba，sr)tio3、al2o3、si3n4或氮氧化物；所述蓋層的材料包括：tixn1-x；所述阻擋層的材料包括：tan；所述第一功函數(shù)調(diào)節(jié)層的材料包括：tixn1-x、tac、mon或tan；所述第二功函數(shù)調(diào)節(jié)層的材料包括：tac、ti、al或tixal1-x。

根據(jù)本發(fā)明的第四方面，提供了一種半導(dǎo)體裝置，包括：

襯底結(jié)構(gòu)，所述襯底結(jié)構(gòu)包括半導(dǎo)體襯底以及半導(dǎo)體襯底上的層 間電介質(zhì)層，所述層間電介質(zhì)層包括用于半導(dǎo)體裝置的多個溝槽，所述多個溝槽在底部露出所述半導(dǎo)體襯底的部分表面，所述多個溝槽至少包括用于pmos裝置的第三溝槽和第五溝槽以及用于nmos裝置的第四溝槽和第六溝槽；

在所述多個溝槽的底部的襯底表面上形成的界面層，以及在所述界面層以及在所述多個溝槽的側(cè)壁上形成的高k電介質(zhì)層；

在所述第三溝槽的高k電介質(zhì)層上的蓋層、蓋層上的阻擋層、阻擋層上的第二功函數(shù)調(diào)節(jié)層、和第二功函數(shù)調(diào)節(jié)層上的金屬電極層；

在所述第四溝槽的高k電介質(zhì)層上的蓋層、蓋層上的阻擋層、阻擋層上的第二功函數(shù)調(diào)節(jié)層、和第二功函數(shù)調(diào)節(jié)層上的金屬電極層；

在所述第五溝槽中的高k電介質(zhì)層上的蓋層、蓋層上的阻擋層、阻擋層上的第一功函數(shù)調(diào)節(jié)層、第一功函數(shù)調(diào)節(jié)層上的第二功函數(shù)調(diào)節(jié)層、和第二功函數(shù)調(diào)節(jié)層上的金屬電極層；

在所述第六溝槽中的高k電介質(zhì)層上的第二功函數(shù)調(diào)節(jié)層、和第二功函數(shù)調(diào)節(jié)層上的金屬電極層；

其中第一功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)pmos裝置的柵極結(jié)構(gòu)的功函數(shù)，而第二功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)nmos裝置的柵極結(jié)構(gòu)的功函數(shù)。

在一些實施例中，所述界面層的材料包括：氧化物；所述高k電介質(zhì)層的材料包括：lao、alo、bazro、hfzro、hfzron、hflao、hfsio、hfsion、lasio、alsio、hftao、hftio、(ba，sr)tio3、al2o3、si3n4或氮氧化物；所述蓋層的材料包括：tixn1-x；所述阻擋層的材料包括：tan；所述第一功函數(shù)調(diào)節(jié)層的材料包括：tixn1-x、tac、mon或tan；所述第二功函數(shù)調(diào)節(jié)層的材料包括：tac、ti、al或tixal1-x。

在本發(fā)明制造半導(dǎo)體裝置的方法中，至多涉及到兩個光刻步驟，明顯少于現(xiàn)有技術(shù)中形成半導(dǎo)體裝置時的光刻步驟的數(shù)量，降低了工藝復(fù)雜度。而且由于半導(dǎo)體裝置的柵極結(jié)構(gòu)的薄膜層數(shù)減少，使得在填充金屬電極層時溝槽比較寬，不會出現(xiàn)金屬電極層中留有空隙的問題，可以提高半導(dǎo)體裝置的性能。

通過以下參照附圖對本發(fā)明的示例性實施例的詳細(xì)描述，本發(fā)明的其它特征及其優(yōu)點將會變得清楚。

附圖說明

構(gòu)成說明書的一部分的附圖描述了本發(fā)明的實施例，并且連同說明書一起用于解釋本發(fā)明的原理。

參照附圖，根據(jù)下面的詳細(xì)描述，可以更加清楚地理解本發(fā)明，其中：

圖1a是示意性地示出現(xiàn)有技術(shù)的半導(dǎo)體裝置的柵極結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖1b是示意性地示出現(xiàn)有技術(shù)的半導(dǎo)體裝置的柵極結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖1c是示意性地示出現(xiàn)有技術(shù)的半導(dǎo)體裝置的柵極結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖1d是示意性地示出現(xiàn)有技術(shù)的半導(dǎo)體裝置的柵極結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖1e是示意性地示出現(xiàn)有技術(shù)的半導(dǎo)體裝置的柵極結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖1f是示意性地示出現(xiàn)有技術(shù)的半導(dǎo)體裝置的柵極結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖1g是示意性地示出現(xiàn)有技術(shù)的半導(dǎo)體裝置的柵極結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖1h是示意性地示出現(xiàn)有技術(shù)的半導(dǎo)體裝置的柵極結(jié)構(gòu)的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖2是示出根據(jù)本發(fā)明一些實施例的半導(dǎo)體裝置制造方法的流程圖。

圖3a是示意性地示出根據(jù)本發(fā)明一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖3b是示意性地示出根據(jù)本發(fā)明一些實施例的半導(dǎo)體裝置的制 造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖3c是示意性地示出根據(jù)本發(fā)明一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖3d是示意性地示出根據(jù)本發(fā)明一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖3e是示意性地示出根據(jù)本發(fā)明一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖3f是示意性地示出根據(jù)本發(fā)明一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖3g是示意性地示出根據(jù)本發(fā)明一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖4a是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖4b是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖4c是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖4d是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖4e是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖4f是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖4g是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖4h是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖5a是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖5b是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖5c是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖5d是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖5e是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖5f是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖5g是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖5h是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖6a是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖6b是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖6c是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖6d是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖6e是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖6f是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖6g是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖6h是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置 的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖7是示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置制造方法的流程圖。

圖8a是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖8b是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖8c是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖8d是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖8e是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖8f是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖8g是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

圖8h是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一個階段的結(jié)構(gòu)的橫截面圖。

具體實施方式

現(xiàn)在將參照附圖來詳細(xì)描述本發(fā)明的各種示例性實施例。應(yīng)注意到：除非另外具體說明，否則在這些實施例中闡述的部件和步驟的相對布置、數(shù)字表達(dá)式和數(shù)值不限制本發(fā)明的范圍。

同時，應(yīng)當(dāng)明白，為了便于描述，附圖中所示出的各個部分的尺寸并不是按照實際的比例關(guān)系繪制的。

以下對至少一個示例性實施例的描述實際上僅僅是說明性的，決不作為對本發(fā)明及其應(yīng)用或使用的任何限制。

對于相關(guān)領(lǐng)域普通技術(shù)人員已知的技術(shù)、方法和設(shè)備可能不作詳 細(xì)討論，但在適當(dāng)情況下，所述技術(shù)、方法和設(shè)備應(yīng)當(dāng)被視為說明書的一部分。

在這里示出和討論的所有示例中，任何具體值應(yīng)被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實施例的其它示例可以具有不同的值。

應(yīng)注意到：相似的標(biāo)號和字母在下面的附圖中表示類似項，因此，一旦某一項在一個附圖中被定義，則在隨后的附圖中不需要對其進(jìn)行進(jìn)一步討論。

圖1a至圖1h是示意性地示出現(xiàn)有技術(shù)的半導(dǎo)體裝置的柵極結(jié)構(gòu)的制造過程中的一些階段的結(jié)構(gòu)的橫截面圖。下面結(jié)合圖1a至圖1h來描述現(xiàn)有技術(shù)中的柵極結(jié)構(gòu)的制造過程。

如圖1a所示，在硅襯底11上形成有由層間電介質(zhì)層12組成的六個溝槽，在后續(xù)步驟中，在這六個溝槽中分別形成用于標(biāo)準(zhǔn)閾值電壓pmos(簡稱svtpmos)、低閾值電壓pmos(簡稱ulvpmos)、高閾值電壓pmos(簡稱uhvpmos)、標(biāo)準(zhǔn)閾值電壓nmos(簡稱svtnmos)、低閾值電壓nmos(簡稱ulvnmos)和高閾值電壓nmos(簡稱uhvnmos)的柵極結(jié)構(gòu)。這里，低閾值電壓是指比標(biāo)準(zhǔn)閾值電壓低的閾值電壓，而高閾值電壓是指比標(biāo)準(zhǔn)閾值電壓高的閾值電壓。就這點而言，低閾值電壓、標(biāo)準(zhǔn)閾值電壓、高閾值電壓也可以被任意地分別稱為第一、第二和第三閾值電壓。類似地，標(biāo)準(zhǔn)閾值電壓mos(nmos/pmos)裝置、低閾值電壓mos裝置、高閾值電壓mos裝置也可以被任意地分別稱為第一、第二和第三裝置或類似表述。

這六個溝槽可以通過后柵極(gate-last)工藝的部分工藝形成。例如可以先形成偽柵極和偽柵極氧化物，然后沉積層間電介質(zhì)層將各個偽柵極隔離開并進(jìn)行平坦化，再在后續(xù)的步驟中去除偽柵極和偽柵極氧化物，從而形成這六個溝槽。如圖1a所示，在六個溝槽的底部形成界面層101，然后在界面層101上以及層間電介質(zhì)層側(cè)壁依次形成高k(高介電常數(shù))電介質(zhì)層102、蓋層103、阻擋層104以及第 一pmos功函數(shù)調(diào)節(jié)層105。然后形成圖案化的第一光致抗蝕劑106，以暴露svtpmos的溝槽。接下來去除svtpmos的溝槽中的第一pmos功函數(shù)調(diào)節(jié)層。

接下來，去除第一光致抗蝕劑106，然后在溝槽中形成第二pmos功函數(shù)調(diào)節(jié)層107。然后，形成圖案化的第二光致抗蝕劑108，以暴露uhvpmos的溝槽，如圖1b所示。

然后，去除uhvpmos的溝槽中的第二pmos功函數(shù)調(diào)節(jié)層107和第一pmos功函數(shù)調(diào)節(jié)層105。

接下來，去除第二光致抗蝕劑108。然后在溝槽中形成第三pmos功函數(shù)調(diào)節(jié)層109。然后，形成圖案化的第三光致抗蝕劑110，以暴露svtnmos、ulvnmos和uhvnmos的溝槽，如圖1c所示。

接下來，去除svtnmos、ulvnmos和uhvnmos的溝槽中的三層pmos功函數(shù)調(diào)節(jié)層，然后去除第三光致抗蝕劑110，如圖1d所示。

接下來，在溝槽中形成第一nmos功函數(shù)調(diào)節(jié)層111。然后形成圖案化的第四光致抗蝕劑112，以暴露svtnmos的溝槽，如圖1e所示。

接下來，去除svtnmos的溝槽中的第一nmos功函數(shù)調(diào)節(jié)層111，以及去除第四光致抗蝕劑112。之后，在溝槽中形成第二nmos功函數(shù)調(diào)節(jié)層113，如圖1f所示。

接下來，形成圖案化的第五光致抗蝕劑114，以暴露uhvnmos的溝槽，如圖1g所示。

接下來，去除uhvnmos的溝槽中的第二nmos功函數(shù)調(diào)節(jié)層113和第一nmos功函數(shù)調(diào)節(jié)層111。之后，去除第五光致抗蝕劑114。然后在溝槽中形成第三nmos功函數(shù)調(diào)節(jié)層115和金屬電極層116，如圖1h所示。

在上述現(xiàn)有技術(shù)中，各個半導(dǎo)體器件中用于調(diào)節(jié)功函數(shù)的結(jié)構(gòu)分別如下：

ulvpmos器件中用于調(diào)節(jié)功函數(shù)的結(jié)構(gòu)包括：第一pmos功函數(shù)調(diào)節(jié)層105、第二pmos功函數(shù)調(diào)節(jié)層107和第三pmos功函數(shù)調(diào)節(jié)層109。

svtpmos器件中用于調(diào)節(jié)功函數(shù)的結(jié)構(gòu)包括：第二pmos功函數(shù)調(diào)節(jié)層107和第三pmos功函數(shù)調(diào)節(jié)層109。

uhvpmos器件中用于調(diào)節(jié)功函數(shù)的結(jié)構(gòu)包括：第三pmos功函數(shù)調(diào)節(jié)層109。

對于上述三個pmos器件，ulvpmos器件的閾值電壓最低，svtpmos器件的閾值電壓高于ulvpmos器件的閾值電壓且低于uhvpmos器件的閾值電壓，uhvpmos器件的閾值電壓最高。

ulvnmos器件中用于調(diào)節(jié)功函數(shù)的結(jié)構(gòu)包括：第一nmos功函數(shù)調(diào)節(jié)層111、第二nmos功函數(shù)調(diào)節(jié)層113和第三nmos功函數(shù)調(diào)節(jié)層115。

svtnmos器件中用于調(diào)節(jié)功函數(shù)的結(jié)構(gòu)包括：第二nmos功函數(shù)調(diào)節(jié)層113和第三nmos功函數(shù)調(diào)節(jié)層115。

uhvnmos器件中用于調(diào)節(jié)功函數(shù)的結(jié)構(gòu)包括：第三nmos功函數(shù)調(diào)節(jié)層115。

類似地，對于上述三個nmos器件，ulvnmos器件的閾值電壓最低，svtnmos器件的閾值電壓高于ulvnmos器件的閾值電壓且低于uhvnmos器件的閾值電壓，uhvnmos器件的閾值電壓最高。

在上述工藝過程中，涉及了5個光刻的步驟，這將增加工藝的復(fù)雜程度。此外溝槽中形成的膜層較多，導(dǎo)致溝槽(例如ulvpmos的溝槽)很窄，這將引起溝槽的填充問題，可能導(dǎo)致不能完全填充，使得溝槽中留有空隙。例如，在向ulvpmos的溝槽中填充金屬電極層時，就有可能使得金屬電極層中留有空隙。

圖2是示出根據(jù)本發(fā)明一些實施例的半導(dǎo)體裝置制造方法的流程圖。圖3a至圖3g是示意性地示出根據(jù)本發(fā)明一些實施例的半導(dǎo)體裝置的制造過程中的一些階段的結(jié)構(gòu)的橫截面圖。下面結(jié)合圖2 以及圖3a至圖3g來描述本發(fā)明的一些實施例的半導(dǎo)體裝置的制造過程。

在步驟s211，提供襯底結(jié)構(gòu)。如圖3a所示，襯底結(jié)構(gòu)30包括半導(dǎo)體襯底(例如硅襯底)11以及半導(dǎo)體襯底11上的層間電介質(zhì)層12。該層間電介質(zhì)層12包括用于半導(dǎo)體裝置的多個溝槽，例如溝槽331和溝槽332，所述多個溝槽在底部露出半導(dǎo)體襯底的部分表面。所述多個溝槽至少包括用于pmos裝置的第一溝槽331和用于nmos裝置的第二溝槽332，如圖3a所示。第一溝槽用于形成pmos(例如，uhvpmos)器件的柵極結(jié)構(gòu)，第二溝槽用于形成nmos(例如，uhvnmos)器件的柵極結(jié)構(gòu)。

需要說明的是，盡管在這里示例性地示出了2個溝槽，然而本發(fā)明也可以以更多或者更少的溝槽(例如，三個或更多個溝槽，如后面將說明的)來實現(xiàn)。另外，由于繪圖的限制，因此為了圖示的清楚起見，柵極結(jié)構(gòu)的尺寸相對于其兩側(cè)的潛在的部件進(jìn)行了夸大。例如，并未按比例示出柵極兩側(cè)的源/漏區(qū)上的層間電介質(zhì)層。在下面的說明中，首先就用于pmos裝置的第一溝槽331和用于nmos裝置的第二溝槽332的情況進(jìn)行說明。

在步驟s212，在所述多個溝槽的底部的襯底表面上形成界面層301，如圖3b所示。在一些實施例中，可以通過例如熱氧化、化學(xué)氣相沉積(chemicalvapordeposition，cvd)、原子層沉積(atomiclayerdeposition，ald)或物理氣相沉積(physicalvapordeposition，pvd)等工藝形成該界面層。該界面層的材料可以包括：硅的氧化物，例如硅的熱氧化物、氮氧化物、化學(xué)氧化物或者其他合適方法形成的氧化物材料。該界面層的厚度可以為幾埃()，例如至例如

在步驟s213，在界面層301以及在所述多個溝槽的側(cè)壁上依次形成高k電介質(zhì)層302、蓋層303和阻擋層304，如圖3c所示。例如，可以通過cvd、ald或pvd工藝在界面層301和在所述多個溝槽的側(cè)壁上形成高k電介質(zhì)層302。然后通過cvd、ald或pvd 工藝在高k電介質(zhì)層302的底部和側(cè)壁上形成蓋層303。接下來通過cvd、ald或pvd工藝在蓋層303的底部和側(cè)壁上形成阻擋層304。盡管這里未示出，但本領(lǐng)域技術(shù)人員將容易理解，可以通過例如cmp等或任何其它適合工藝來去除形成在層間介質(zhì)層上的高k電介質(zhì)層、蓋層和/或阻擋層。

在一些實施例中，高k電介質(zhì)層的材料可以包括：lao、alo、bazro、hfzro、hfzron、hflao、hfsio、hfsion、lasio、alsio、hftao、hftio、(ba，sr)tio3、al2o3、si3n4、氮氧化物或者其他合適的薄膜材料。該高k電介質(zhì)層的厚度可以為幾十埃，例如至例如

在一些實施例中，蓋層的材料可以包括：tixn1-x(這里0<x<1)或其他合適的薄膜材料。該蓋層的厚度可以為例如幾埃至幾十埃，例如至例如

在一些實施例中，阻擋層的材料可以包括：tan或其他合適的薄膜材料。該阻擋層的厚度可以為例如幾埃至幾十埃，例如至例如

在步驟s214，去除第一溝槽331內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層302，例如，如圖3d所示?？梢岳脠D案化的第一掩模(例如光致抗蝕劑)305去除第一溝槽331內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層302。在這種情況下，在需要時，可以去除第一掩模305。

在一些實施例中，去除蓋層和阻擋層的步驟可以包括：利用臭氧對蓋層和阻擋層執(zhí)行氧化處理，以及利用h2o2和nh3oh或者h(yuǎn)2o2和hcl對氧化后的蓋層和阻擋層執(zhí)行刻蝕處理，直至露出高k電介質(zhì)層。在一些實現(xiàn)方式中，h2o2和nh3oh的化學(xué)比(例如但不限于，摩爾比、濃度比或者質(zhì)量比等)可以為大約4至6，h2o2和hcl的化學(xué)比可以為大約4至6。在該實施例中，利用臭氧對蓋層和阻擋層執(zhí)行氧化處理可以增加濕法刻蝕速率，然后利用化學(xué)比大約為4至6的h2o2和nh3oh或者h(yuǎn)2o2和hcl對氧化后的蓋層和阻擋層執(zhí)行刻蝕處理，該刻蝕處理能夠減小高k電介質(zhì)層的損耗，幾乎可以為零損耗， 而不會降低對蓋層(例如tin)的刻蝕速率。

接下來，在步驟s215，在所述多個溝槽中形成第一功函數(shù)調(diào)節(jié)層306，如圖3e所示。這里，在第一溝槽331中在高k電介質(zhì)層302上和在第二溝槽332中在阻擋層304上形成第一功函數(shù)調(diào)節(jié)層306。其中第一功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)pmos裝置的柵極結(jié)構(gòu)的功函數(shù)。例如，第一功函數(shù)調(diào)節(jié)層的材料可以包括：tixn1-x、tac、mon、tan或其他合適的薄膜材料?？梢岳胏vd、ald或pvd工藝在所述多個溝槽中形成第一功函數(shù)調(diào)節(jié)層306。該第一功函數(shù)調(diào)節(jié)層的厚度可以為例如幾埃至幾百埃，例如至例如

接下來，在步驟s216，在所述多個溝槽中形成第二功函數(shù)調(diào)節(jié)層308，如圖3f所示。這里，在第一溝槽331和第二溝槽332中在第一功函數(shù)調(diào)節(jié)層306上形成第二功函數(shù)調(diào)節(jié)層308。其中第二功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)nmos裝置的柵極結(jié)構(gòu)的功函數(shù)。該nmos功函數(shù)調(diào)節(jié)層對于pmos裝置的功函數(shù)調(diào)節(jié)貢獻(xiàn)小，并且距離pmos器件襯底中的溝道較遠(yuǎn)，因此它們對功函數(shù)調(diào)節(jié)貢獻(xiàn)進(jìn)一步減小，故而可以忽略。在需要時，也可以將pmos器件中的nmos功函數(shù)調(diào)節(jié)層去除。一般地，對于pmos器件，期望通過功函數(shù)調(diào)節(jié)降低其閾值電壓，而對于nmos器件，期望通過功函數(shù)調(diào)節(jié)提高其閾值電壓。然而，隨著器件尺寸的降低，可能也希望降低nmos器件的閾值電壓。另外，功函數(shù)調(diào)節(jié)層越厚，柵極的閾值電壓越低。

第二功函數(shù)調(diào)節(jié)層的材料可以包括例如：tac、ti、al、tixal1-x或其他合適的薄膜材料。可以利用cvd、ald或pvd工藝在所述多個溝槽中形成第二功函數(shù)調(diào)節(jié)層308。該第二功函數(shù)調(diào)節(jié)層的厚度可以為例如幾埃至幾十埃，例如至例如

接下來，在步驟s217，在所述多個溝槽中形成金屬電極層309，如圖3g所示。例如，可以利用cvd、ald或pvd工藝在所述多個溝槽中形成金屬電極層。該金屬電極層可以包括：al、w或其他合適的薄膜材料。

至此，在第一溝槽331中形成了uhvpmos器件的柵極結(jié)構(gòu)， 在第二溝槽332中形成了uhvnmos器件的柵極結(jié)構(gòu)。

根據(jù)本發(fā)明，由于減少了器件的柵極溝槽中的薄膜層數(shù)，使得溝槽較寬，因此能夠使金屬電極層充分填充溝槽，不會在溝槽中留有空隙，提高了器件的性能。另一方面，根據(jù)本發(fā)明可以實現(xiàn)與現(xiàn)有技術(shù)一樣的器件閾值的調(diào)節(jié)效果，同時減少了薄膜層數(shù)和掩模數(shù)量，簡化了工藝，提高了制造效率，并降低了制造成本。

在該實施例中，uhvpmos器件中用于調(diào)節(jié)功函數(shù)的結(jié)構(gòu)包括：第一功函數(shù)調(diào)節(jié)層306。而uhvpmos器件的柵極結(jié)構(gòu)中的第二功函數(shù)調(diào)節(jié)層308對uhvpmos器件的閾值電壓的影響很小，可以忽略。因此，uhvpmos器件的閾值電壓較高。而pmos的功函數(shù)調(diào)節(jié)層越薄，器件的閾值電壓越高。

另外，在本實施例中，uhvnmos器件中用于調(diào)節(jié)功函數(shù)的結(jié)構(gòu)包括：蓋層303、阻擋層304、第一功函數(shù)調(diào)節(jié)層306和第二功函數(shù)調(diào)節(jié)層308。其中，蓋層303和阻擋層304對功函數(shù)的影響作用與第一功函數(shù)調(diào)節(jié)層306類似，即蓋層和阻擋層均可以用于調(diào)節(jié)pmos裝置的柵極結(jié)構(gòu)的功函數(shù)。又由于在nmos器件的柵極結(jié)構(gòu)中，用于調(diào)節(jié)pmos裝置的柵極結(jié)構(gòu)的功函數(shù)的材料會對nmos器件的柵極結(jié)構(gòu)的功函數(shù)起到相反的作用，即增加蓋層、阻擋層和第一功函數(shù)調(diào)節(jié)層，部分抵消了第二功函數(shù)調(diào)節(jié)層的作用，相當(dāng)于減薄了nmos的等效的功函數(shù)調(diào)節(jié)層，從而使得器件的閾值電壓相對提高。因此，uhvnmos器件的閾值電壓較高。

圖4a至圖4h是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一些階段的結(jié)構(gòu)的橫截面圖。

首先，如圖4a所示，提供襯底結(jié)構(gòu)。襯底結(jié)構(gòu)40包括半導(dǎo)體襯底(例如硅襯底)11以及半導(dǎo)體襯底11上的層間電介質(zhì)層12。該層間電介質(zhì)層12包括用于半導(dǎo)體裝置的多個溝槽，例如第一溝槽331和第二溝槽332。該層間電介質(zhì)層12還包括用于pmos裝置的第三溝槽333和用于nmos裝置的第四溝槽334，該第三溝槽和該第四 溝槽在底部露出半導(dǎo)體襯底11的部分表面，如圖4a所示。第三溝槽用于形成例如svtpmos器件的柵極結(jié)構(gòu)，第四溝槽用于形成例如svtnmos器件的柵極結(jié)構(gòu)。如前所述的，svt器件的閾值小于uhv器件的閾值。

接下來，在所述多個溝槽(例如溝槽331、332、333和334)的底部的襯底表面上形成界面層301，如圖4b所示。

接下來，在界面層301以及在所述多個溝槽的側(cè)壁上依次形成高k電介質(zhì)層302、蓋層303和阻擋層304，如圖4c所示。

接下來，去除第一溝槽331內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層302。例如，如圖4d所示，利用圖案化的第一掩模(例如光致抗蝕劑)305去除第一溝槽331內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層302。在需要時，所述方法還包括：去除第一掩模305。

接下來，在所述多個溝槽中形成第一功函數(shù)調(diào)節(jié)層306，如圖4e所示。這里，在第一溝槽331中在高k電介質(zhì)層302上和在第二溝槽332中在阻擋層304上形成第一功函數(shù)調(diào)節(jié)層306。在第三溝槽333中在阻擋層304上以及在第四溝槽334中在阻擋層304上形成第一功函數(shù)調(diào)節(jié)層306。

接下來，去除第三溝槽和第四溝槽中的第一功函數(shù)調(diào)節(jié)層。例如，如圖4f所示，利用圖案化的第二掩模307去除第三溝槽333和第四溝槽334中的第一功函數(shù)調(diào)節(jié)層。所述方法還可以包括：去除第二掩模307。

接下來，在所述多個溝槽中形成第二功函數(shù)調(diào)節(jié)層308，如圖4g所示。這里，在第一溝槽331和第二溝槽332中在第一功函數(shù)調(diào)節(jié)層306上形成第二功函數(shù)調(diào)節(jié)層308，以及在第三溝槽333和第四溝槽334中在阻擋層304上形成第二功函數(shù)調(diào)節(jié)層308。

接下來，在所述多個溝槽中形成金屬電極層309，如圖4h所示。

至此，除了在第一溝槽331中形成了uhvpmos器件的柵極結(jié)構(gòu)，在第二溝槽332中形成了uhvnmos器件的柵極結(jié)構(gòu)之外，還在第三溝槽333中形成了svtpmos器件的柵極結(jié)構(gòu)，以及在第四 溝槽334中形成了svtnmos器件的柵極結(jié)構(gòu)。

本發(fā)明中，svtpmos器件中用于調(diào)節(jié)功函數(shù)的結(jié)構(gòu)包括：蓋層303和阻擋層304。而svtpmos器件的柵極結(jié)構(gòu)中的第二功函數(shù)調(diào)節(jié)層308對svtpmos器件的閾值電壓的影響很小，可以忽略。該svtpmos器件的閾值電壓小于uhvpmos器件的閾值電壓。

本發(fā)明中，svtnmos器件中用于調(diào)節(jié)功函數(shù)的結(jié)構(gòu)包括：蓋層303、阻擋層304和第二功函數(shù)調(diào)節(jié)層308。其中，蓋層303和阻擋層304對功函數(shù)的影響作用與第一功函數(shù)調(diào)節(jié)層306類似，即蓋層和阻擋層均可以用于調(diào)節(jié)pmos裝置的柵極結(jié)構(gòu)的功函數(shù)。又由于在nmos器件的柵極結(jié)構(gòu)中，用于調(diào)節(jié)pmos裝置的柵極結(jié)構(gòu)的功函數(shù)的材料會對nmos器件的柵極結(jié)構(gòu)的功函數(shù)起到相反的作用，即增加蓋層和阻擋層，部分抵消了第二功函數(shù)調(diào)節(jié)層的作用，相當(dāng)于減薄了nmos的等效的功函數(shù)調(diào)節(jié)層，但由于svtnmos器件的柵極結(jié)構(gòu)比uhvnmos器件的柵極結(jié)構(gòu)少了第一功函數(shù)調(diào)節(jié)層306，因此svtnmos器件的閾值電壓小于uhvnmos器件的閾值電壓。

圖5a至圖5h是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一些階段的結(jié)構(gòu)的橫截面圖。

首先，如圖5a所示，提供襯底結(jié)構(gòu)。襯底結(jié)構(gòu)50包括半導(dǎo)體襯底(例如硅襯底)11以及半導(dǎo)體襯底11上的層間電介質(zhì)層12。該層間電介質(zhì)層12包括用于半導(dǎo)體裝置的多個溝槽，例如第一溝槽331和第二溝槽332。該層間電介質(zhì)層12還包括用于pmos裝置的第五溝槽335和用于nmos裝置的第六溝槽336，第五溝槽335和第六溝槽336在底部露出半導(dǎo)體襯底11的部分表面，如圖5a所示。第五溝槽用于形成ulvpmos器件的柵極結(jié)構(gòu)，第六溝槽用于形成ulvnmos器件的柵極結(jié)構(gòu)。

接下來，在所述多個溝槽(例如溝槽331、332、335和336)的底部的襯底表面上形成界面層301，如圖5b所示。

接下來，在界面層301以及在所述多個溝槽的側(cè)壁上依次形成高 k電介質(zhì)層302、蓋層303和阻擋層304，如圖5c所示。

接下來，去除第一溝槽331內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層302，以及去除第六溝槽336內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層。例如，如圖5d所示，利用圖案化的第一掩模(例如光致抗蝕劑)305去除第一溝槽331和第六溝槽336內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層302。所述方法還可以包括：去除第一掩模305。

接下來，在所述多個溝槽中形成第一功函數(shù)調(diào)節(jié)層306，如圖5e所示。這里，在第一溝槽331中在高k電介質(zhì)層302上和在第二溝槽332中在阻擋層304上形成第一功函數(shù)調(diào)節(jié)層306，在第五溝槽335中在阻擋層304上以及在第六溝槽336中在高k電介質(zhì)層302上形成第一功函數(shù)調(diào)節(jié)層306。

接下來，去除第六溝槽336內(nèi)的第一功函數(shù)調(diào)節(jié)層。例如。如圖5f所示，利用圖案化的第二掩模307去除第六溝槽336內(nèi)的第一功函數(shù)調(diào)節(jié)層。所述方法還可以包括：去除第二掩模307。

接下來，在所述多個溝槽中形成第二功函數(shù)調(diào)節(jié)層308，如圖5g所示。這里，在第一溝槽331和第二溝槽332中在第一功函數(shù)調(diào)節(jié)層306上形成第二功函數(shù)調(diào)節(jié)層308，以及在第五溝槽335中在第一功函數(shù)調(diào)節(jié)層306上和在第六溝槽336中在高k電介質(zhì)層302上形成第二功函數(shù)調(diào)節(jié)層308。

接下來，在所述多個溝槽中形成金屬電極層309，如圖5h所示。

至此，除了在第一溝槽331中形成了uhvpmos器件的柵極結(jié)構(gòu)，在第二溝槽332中形成了uhvnmos器件的柵極結(jié)構(gòu)之外，還在第五溝槽335中形成了ulvpmos器件的柵極結(jié)構(gòu)，以及在第六溝槽336中形成了ulvnmos器件的柵極結(jié)構(gòu)。

本發(fā)明中，ulvpmos器件中用于調(diào)節(jié)功函數(shù)的結(jié)構(gòu)包括：蓋層303、阻擋層304和第一功函數(shù)調(diào)節(jié)層306。而ulvpmos器件的柵極結(jié)構(gòu)中的第二功函數(shù)調(diào)節(jié)層308對ulvpmos器件的閾值電壓的影響很小，可以忽略。該ulvpmos器件的閾值電壓小于svtpmos器件的閾值電壓。

本發(fā)明中，ulvnmos器件中用于調(diào)節(jié)功函數(shù)的結(jié)構(gòu)包括：第二功函數(shù)調(diào)節(jié)層308。蓋層303和阻擋層304對功函數(shù)的影響作用與第一功函數(shù)調(diào)節(jié)層306類似，即蓋層和阻擋層均可以用于調(diào)節(jié)pmos裝置的柵極結(jié)構(gòu)的功函數(shù)。又由于在nmos器件的柵極結(jié)構(gòu)中，用于調(diào)節(jié)pmos裝置的柵極結(jié)構(gòu)的功函數(shù)的材料會對nmos器件的柵極結(jié)構(gòu)的功函數(shù)起到相反的作用，即增加蓋層和阻擋層，部分抵消了第二功函數(shù)調(diào)節(jié)層的作用，相當(dāng)于減薄了nmos的等效的功函數(shù)調(diào)節(jié)層，由于與svtnmos器件的柵極結(jié)構(gòu)相比，ulvnmos器件的柵極結(jié)構(gòu)少了蓋層和阻擋層，因此ulvnmos器件的閾值電壓小于svtnmos器件的閾值電壓。

綜上所述，在本發(fā)明的pmos器件中，uhvpmos器件的閾值電壓最高，ulvpmos器件的閾值電壓最低，svtpmos器件的閾值電壓介于uhvpmos器件的閾值電壓與ulvpmos器件的閾值電壓之間。在本發(fā)明的nmos器件中，uhvnmos器件的閾值電壓最高，ulvnmos器件的閾值電壓最低，svtnmos器件的閾值電壓介于uhvnmos器件的閾值電壓與ulvnmos器件的閾值電壓之間。

圖6a至圖6h是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一些階段的結(jié)構(gòu)的橫截面圖。

首先，如圖6a所示，提供襯底結(jié)構(gòu)。襯底結(jié)構(gòu)50包括半導(dǎo)體襯底(例如硅襯底)11以及半導(dǎo)體襯底11上的層間電介質(zhì)層12。該層間電介質(zhì)層12包括用于半導(dǎo)體裝置的多個溝槽，例如第一溝槽331、第二溝槽332、第三溝槽333和第四溝槽334。該層間電介質(zhì)層12還包括用于pmos裝置的第五溝槽335和用于nmos裝置的第六溝槽336，第五溝槽335和第六溝槽336在底部露出半導(dǎo)體襯底11的部分表面，如圖6a所示。

接下來，在所述多個溝槽的底部的襯底表面上形成界面層301，如圖6b所示。

接下來，在界面層301以及在所述多個溝槽的側(cè)壁上依次形成高k電介質(zhì)層302、蓋層303和阻擋層304，如圖6c所示。

接下來，去除第一溝槽331內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層302，以及去除第六溝槽336內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層。例如，如圖6d所示，利用圖案化的第一掩模(例如光致抗蝕劑)305去除第一溝槽331和第六溝槽336內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層302，所述方法還包括：去除第一掩模305。

接下來，在所述多個溝槽中形成第一功函數(shù)調(diào)節(jié)層306，如圖6e所示。這里，在第一溝槽331中在高k電介質(zhì)層302上和在第二溝槽332中在阻擋層304上形成第一功函數(shù)調(diào)節(jié)層306，在第三溝槽333中在阻擋層304上以及在第四溝槽334中在阻擋層304上形成第一功函數(shù)調(diào)節(jié)層306，在第五溝槽335中在阻擋層304上以及在第六溝槽336中在高k電介質(zhì)層302上形成第一功函數(shù)調(diào)節(jié)層306。

接下來，去除第三溝槽333和第四溝槽334中的第一功函數(shù)調(diào)節(jié)層，以及去除第六溝槽336內(nèi)的第一功函數(shù)調(diào)節(jié)層。例如。如圖6f所示，利用圖案化的第二掩模307去除第三溝槽333、第四溝槽334和第六溝槽336內(nèi)的第一功函數(shù)調(diào)節(jié)層。所述方法還包括：去除第二掩模307。

接下來，在所述多個溝槽中形成第二功函數(shù)調(diào)節(jié)層308，如圖6g所示。

接下來，在所述多個溝槽中形成金屬電極層309，如圖6h所示。

至此，在第一溝槽331中形成了uhvpmos器件的柵極結(jié)構(gòu)，在第二溝槽332中形成了uhvnmos器件的柵極結(jié)構(gòu)，在第三溝槽333中形成了svtpmos器件的柵極結(jié)構(gòu)，在第四溝槽334中形成了svtnmos器件的柵極結(jié)構(gòu)，在第五溝槽335中形成了ulvpmos器件的柵極結(jié)構(gòu)，以及在第六溝槽336中形成了ulvnmos器件的柵極結(jié)構(gòu)。

在上面的方法步驟中，至多涉及到兩個光刻步驟，明顯少于現(xiàn)有技術(shù)中形成半導(dǎo)體裝置時的光刻步驟的數(shù)量，降低了工藝復(fù)雜度。而 且由于半導(dǎo)體裝置的柵極結(jié)構(gòu)的薄膜層數(shù)減少，使得在填充金屬電極層時溝槽比較寬，不會出現(xiàn)金屬電極層中留有空隙的問題，可以提高半導(dǎo)體裝置的性能。

圖7是示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置制造方法的流程圖。圖8a至圖8h是示意性地示出根據(jù)本發(fā)明另一些實施例的半導(dǎo)體裝置的制造過程中的一些階段的結(jié)構(gòu)的橫截面圖。下面結(jié)合圖7、圖8a至圖8h來描述本發(fā)明的另一些實施例的半導(dǎo)體裝置的制造過程。

在步驟s221，提供襯底結(jié)構(gòu)，該襯底結(jié)構(gòu)包括半導(dǎo)體襯底11以及半導(dǎo)體襯底11上的層間電介質(zhì)層12，該層間電介質(zhì)層12包括用于半導(dǎo)體裝置的多個溝槽，所述多個溝槽在底部露出半導(dǎo)體襯底的部分表面，所述多個溝槽至少包括用于pmos裝置的第三溝槽333和第五溝槽335以及用于nmos裝置的第四溝槽334和第六溝槽336，如圖8a所示。

在步驟s222，在所述多個溝槽的底部的襯底表面上形成界面層301，如圖8b所示。該界面層的材料可以包括：氧化物，例如熱氧化物、氮氧化物、化學(xué)氧化物或者其他合適的氧化物材料。該界面層的厚度可以為幾埃，例如可以為至例如

在步驟s223，在界面層301以及在所述多個溝槽的側(cè)壁上依次形成高k電介質(zhì)層302、蓋層303和阻擋層304，如圖8c所示。

在一些實施例中，高k電介質(zhì)層的材料可以包括：lao、alo、bazro、hfzro、hfzron、hflao、hfsio、hfsion、lasio、alsio、hftao、hftio、(ba，sr)tio3、al2o3、si3n4、氮氧化物或者其他合適的薄膜材料。該高k電介質(zhì)層的厚度可以為幾埃至幾十埃，例如可以為至例如

在一些實施例中，蓋層的材料可以包括：tixn1-x或其他合適的薄膜材料。該蓋層的厚度可以為幾埃至幾十埃，例如可以為至例如

在一些實施例中，阻擋層的材料可以包括：tan或其他合適的薄膜材料。該阻擋層的厚度可以為幾埃至幾十埃，例如可以為至例如

在步驟s224，去除第六溝槽336內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層。例如，如圖8d所示，利用圖案化的第一掩模305去除第六溝槽336內(nèi)的蓋層和阻擋層以露出高k電介質(zhì)層，所述方法還包括：去除第一掩模305。

在一些實施例中，去除蓋層和阻擋層的步驟可以包括：利用臭氧對蓋層和阻擋層執(zhí)行氧化處理；利用h2o2和nh3oh或者h(yuǎn)2o2和hcl對氧化后的蓋層和阻擋層執(zhí)行刻蝕處理，直至露出高k電介質(zhì)層。其中，h2o2和nh3oh的化學(xué)比(例如，摩爾比、濃度比或者質(zhì)量比等)可以為4至6，h2o2和hcl的化學(xué)比可以為4至6。

在步驟s225，在所述多個溝槽中形成第一功函數(shù)調(diào)節(jié)層306，如圖8e所示。第一功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)pmos裝置的柵極結(jié)構(gòu)的功函數(shù)。例如，第一功函數(shù)調(diào)節(jié)層的材料可以包括：tixn1-x、tac、mon、tan或其他合適的薄膜材料。該第一功函數(shù)調(diào)節(jié)層的厚度可以為幾十埃至幾百埃，例如可以為至例如

在步驟s226，去除第三溝槽333、第四溝槽334和第六溝槽336中的第一功函數(shù)調(diào)節(jié)層。例如，如圖8f所示，利用圖案化的第二掩模307去除第三溝槽333、第四溝槽334和第六溝槽336中的第一功函數(shù)調(diào)節(jié)層，所述方法還包括：去除第二掩模307。

在步驟s227，在所述多個溝槽中形成第二功函數(shù)調(diào)節(jié)層308，如圖8g所示。第二功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)nmos裝置的柵極結(jié)構(gòu)的功函數(shù)。例如，第二功函數(shù)調(diào)節(jié)層的材料可以包括：tac、ti、al、tixal1-x或其他合適的薄膜材料。該第二功函數(shù)調(diào)節(jié)層的厚度可以為幾十埃，例如可以為至例如

在步驟s228，在所述多個溝槽中形成金屬電極層309，如圖8h所示。該金屬電極層可以包括：al、w或其他合適的薄膜材料。

至此，在第三溝槽333中形成了svtpmos器件的柵極結(jié)構(gòu)，在 第四溝槽334中形成了svtnmos器件的柵極結(jié)構(gòu)，在第五溝槽335中形成了ulvpmos器件的柵極結(jié)構(gòu)，以及在第六溝槽336中形成了ulvnmos器件的柵極結(jié)構(gòu)。

在上面的方法步驟中，涉及到兩個光刻步驟，明顯少于現(xiàn)有技術(shù)中形成半導(dǎo)體裝置時的光刻步驟的數(shù)量，降低了工藝復(fù)雜度。而且由于半導(dǎo)體裝置的柵極結(jié)構(gòu)的薄膜層數(shù)減少，使得在填充金屬電極層時溝槽比較寬，不會出現(xiàn)金屬電極層中留有空隙的問題，可以提高半導(dǎo)體裝置的性能。

本發(fā)明可以適用于平面型半導(dǎo)體裝置的制造工藝或者鰭式場效應(yīng)晶體管(finfieldeffecttransistor，finfet)的柵極制造工藝。此外，本發(fā)明也可以適用于先高k電介質(zhì)/后柵極，以及后高k電介質(zhì)/后柵極的制造工藝。

本發(fā)明還提供了一種半導(dǎo)體裝置，如圖3g所示，半導(dǎo)體裝置包括：襯底結(jié)構(gòu)，該襯底結(jié)構(gòu)包括半導(dǎo)體襯底11以及半導(dǎo)體襯底11上的層間電介質(zhì)層12，該層間電介質(zhì)層包括用于半導(dǎo)體裝置的多個溝槽，所述多個溝槽在底部露出半導(dǎo)體襯底11的部分表面，所述多個溝槽至少包括用于pmos裝置的第一溝槽331和用于nmos裝置的第二溝槽332；在所述多個溝槽的底部的襯底表面上形成的界面層301，以及在界面層301以及在所述多個溝槽的側(cè)壁上形成的高k電介質(zhì)層302；在第一溝槽331中的高k電介質(zhì)層302上的第一功函數(shù)調(diào)節(jié)層306、第一功函數(shù)調(diào)節(jié)層306上的第二功函數(shù)調(diào)節(jié)層308、和第二功函數(shù)調(diào)節(jié)層308上的金屬電極層309；以及在第二溝槽332中的高k電介質(zhì)層302上的蓋層303、蓋層303上的阻擋層304、阻擋層304上的第一功函數(shù)調(diào)節(jié)層306、第一功函數(shù)調(diào)節(jié)層306上的第二功函數(shù)調(diào)節(jié)層308、和第二功函數(shù)調(diào)節(jié)層308上的金屬電極層309。第一功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)pmos裝置的柵極結(jié)構(gòu)的功函數(shù)，而第二功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)nmos裝置的柵極結(jié)構(gòu)的功函數(shù)。

該半導(dǎo)體裝置包括uhvpmos器件的柵極結(jié)構(gòu)和uhvnmos器件的柵極結(jié)構(gòu)。

在一些實施例中，如圖4h所示，半導(dǎo)體裝置還可以包括：層間電介質(zhì)層12還包括用于pmos裝置的第三溝槽333和用于nmos裝置的第四溝槽334，第三溝槽333和第四溝槽334在底部露出半導(dǎo)體襯底11的部分表面；在第三溝槽333的高k電介質(zhì)層302上的蓋層303、蓋層303上的阻擋層304、阻擋層304上的第二功函數(shù)調(diào)節(jié)層308、和第二功函數(shù)調(diào)節(jié)層308上的金屬電極層309；在第四溝槽334的高k電介質(zhì)層302上的蓋層303、蓋層303上的阻擋層304、阻擋層304上的第二功函數(shù)調(diào)節(jié)層308、和第二功函數(shù)調(diào)節(jié)層308上的金屬電極層309。在該實施例中，半導(dǎo)體裝置還包括了svtpmos器件的柵極結(jié)構(gòu)和svtnmos器件的柵極結(jié)構(gòu)。

在一些實施例中，如圖5h或圖6h所示，半導(dǎo)體裝置還可以包括：層間電介質(zhì)層12還包括用于pmos裝置的第五溝槽335和用于nmos裝置的第六溝槽336，第五溝槽335和第六溝槽336在底部露出半導(dǎo)體襯底11的部分表面；在第五溝槽335中的高k電介質(zhì)層302上的蓋層303、蓋層303上的阻擋層304、阻擋層304上的第一功函數(shù)調(diào)節(jié)層306、第一功函數(shù)調(diào)節(jié)層306上的第二功函數(shù)調(diào)節(jié)層308、和第二功函數(shù)調(diào)節(jié)層308上的金屬電極層309；在第六溝槽336中的高k電介質(zhì)層302上的第二功函數(shù)調(diào)節(jié)層308、和第二功函數(shù)調(diào)節(jié)層308上的金屬電極層309。在該實施例中，半導(dǎo)體裝置還包括了ulvpmos器件的柵極結(jié)構(gòu)和ulvnmos器件的柵極結(jié)構(gòu)。

本發(fā)明還提供了另一種半導(dǎo)體裝置，如圖8h所示，半導(dǎo)體裝置包括：襯底結(jié)構(gòu)，該襯底結(jié)構(gòu)包括半導(dǎo)體襯底11以及半導(dǎo)體襯底11上的層間電介質(zhì)層12，該層間電介質(zhì)層12包括用于半導(dǎo)體裝置的多個溝槽，所述多個溝槽在底部露出半導(dǎo)體襯底11的部分表面，所述多個溝槽至少包括用于pmos裝置的第三溝槽333和第五溝槽335以及用于nmos裝置的第四溝槽334和第六溝槽336；在所述多個溝槽的底部的襯底表面上形成的界面層301，以及在界面層301以及在所述多個溝槽的側(cè)壁上形成的高k電介質(zhì)層302；在第三溝槽333的高k電介質(zhì)層上的蓋層303、蓋層303上的阻擋層304、阻擋層304上的第 二功函數(shù)調(diào)節(jié)層308、和第二功函數(shù)調(diào)節(jié)層308上的金屬電極層309；在第四溝槽334的高k電介質(zhì)層302上的蓋層303、蓋層303上的阻擋層304、阻擋層304上的第二功函數(shù)調(diào)節(jié)層308、和第二功函數(shù)調(diào)節(jié)層308上的金屬電極層309；在第五溝槽335中的高k電介質(zhì)層302上的蓋層303、蓋層303上的阻擋層304、阻擋層304上的第一功函數(shù)調(diào)節(jié)層306、第一功函數(shù)調(diào)節(jié)層306上的第二功函數(shù)調(diào)節(jié)層308、和第二功函數(shù)調(diào)節(jié)層308上的金屬電極層309；在第六溝槽336中的高k電介質(zhì)層302上的第二功函數(shù)調(diào)節(jié)層308、和第二功函數(shù)調(diào)節(jié)層308上的金屬電極層309。第一功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)pmos裝置的柵極結(jié)構(gòu)的功函數(shù)，而第二功函數(shù)調(diào)節(jié)層用于調(diào)節(jié)nmos裝置的柵極結(jié)構(gòu)的功函數(shù)。

該半導(dǎo)體裝置包括svtpmos器件的柵極結(jié)構(gòu)、svtnmos器件的柵極結(jié)構(gòu)、ulvpmos器件的柵極結(jié)構(gòu)和ulvnmos器件的柵極結(jié)構(gòu)。

在本發(fā)明的實施例中，界面層的材料可以包括：氧化物，例如熱氧化物、氮氧化物、化學(xué)氧化物或者其他合適的氧化物材料。該界面層的厚度可以為幾埃，例如可以為至例如

在本發(fā)明的實施例中，高k電介質(zhì)層的材料可以包括：lao、alo、bazro、hfzro、hfzron、hflao、hfsio、hfsion、lasio、alsio、hftao、hftio、(ba，sr)tio3、al2o3、si3n4、氮氧化物或者其他合適的薄膜材料。該高k電介質(zhì)層的厚度可以為幾十埃，例如可以為至例如

在本發(fā)明的實施例中，蓋層的材料可以包括：tixn1-x或其他合適的薄膜材料。該蓋層的厚度可以為幾埃至幾十埃，例如可以為至例如

在本發(fā)明的實施例中，阻擋層的材料可以包括：tan或其他合適的薄膜材料。該阻擋層的厚度可以為幾埃至幾十埃，例如可以為至例如

在本發(fā)明的實施例中，第一功函數(shù)調(diào)節(jié)層的材料可以包括：tixn1-x、 tac、mon、tan或其他合適的薄膜材料。該第一功函數(shù)調(diào)節(jié)層的厚度可以為幾十埃至幾百埃，例如可以為至例如

在本發(fā)明的實施例中，第二功函數(shù)調(diào)節(jié)層的材料可以包括：tac、ti、al、tixal1-x或其他合適的薄膜材料。該第二功函數(shù)調(diào)節(jié)層的厚度可以為幾十埃，例如可以為至例如

在本發(fā)明的實施例中，金屬電極層可以包括：al、w或其他合適的薄膜材料。

至此，已經(jīng)詳細(xì)描述了根據(jù)本發(fā)明的制造半導(dǎo)體裝置的方法和所形成的半導(dǎo)體裝置。為了避免遮蔽本發(fā)明的構(gòu)思，沒有描述本領(lǐng)域所公知的一些細(xì)節(jié)。本領(lǐng)域技術(shù)人員根據(jù)上面的描述，完全可以明白如何實施這里公開的技術(shù)方案。

雖然已經(jīng)通過示例對本發(fā)明的一些特定實施例進(jìn)行了詳細(xì)說明，但是本領(lǐng)域的技術(shù)人員應(yīng)該理解，以上示例僅是為了進(jìn)行說明，而不是為了限制本發(fā)明的范圍。本領(lǐng)域的技術(shù)人員應(yīng)該理解，可在不脫離本發(fā)明的范圍和精神的情況下，對以上實施例進(jìn)行修改。本發(fā)明的范圍由所附權(quán)利要求來限定。