(關(guān)聯(lián)申請(qǐng)的相互參照)

本申請(qǐng)是在2014年7月18日申請(qǐng)的日本專利申請(qǐng)?zhí)卦?014-147459的關(guān)聯(lián)申請(qǐng)，主張基于該日本專利申請(qǐng)的優(yōu)先權(quán)，將該日本專利申請(qǐng)所記載的所有內(nèi)容作為構(gòu)成本說明書的內(nèi)容而引用。

本說明書所公開的技術(shù)涉及開關(guān)元件。

背景技術(shù)：

在日本專利公開第2005-142243號(hào)公報(bào)(以下稱作專利文獻(xiàn)1)公開了具有溝槽型的柵極電極的MOSFET。在溝槽內(nèi)的柵極電極的下側(cè)，形成有底部絕緣層。另外，在與底部絕緣層的下端部相接的位置形成有p型的浮置區(qū)域。浮置區(qū)域通過n型的漂移區(qū)域而與p型的本體區(qū)域分離。在MOSFET截止時(shí)，耗盡層從本體區(qū)域和浮置區(qū)域雙方延伸到本體區(qū)域與浮置區(qū)域之間的漂移區(qū)域。由此，本體區(qū)域與浮置區(qū)域之間的漂移區(qū)域被耗盡化，施加于柵極絕緣膜的電場被緩和。由此，可實(shí)現(xiàn)MOSFET的高耐壓化。

技術(shù)實(shí)現(xiàn)要素：

發(fā)明所要解決的課題

上述的浮置區(qū)域通過向溝槽的底面注入p型雜質(zhì)并之后使p型雜質(zhì)擴(kuò)散而形成。若此時(shí)的p型雜質(zhì)的擴(kuò)散距離長，則如專利文獻(xiàn)1那樣能夠形成廣泛地延伸到比底部絕緣層的下端部(即、溝槽的下端部)靠上側(cè)的位置的浮置區(qū)域。然而，p型雜質(zhì)有時(shí)因半導(dǎo)體基板的材料、p型雜質(zhì)的材料而難以在半導(dǎo)體基板中擴(kuò)散，p型雜質(zhì)的擴(kuò)散距離變短。若p型雜質(zhì)的擴(kuò)散距離短，則浮置區(qū)域中的延伸到比底部絕緣層的下端部靠上側(cè)的位置的部分(以下稱作上側(cè)部分)變小。若上側(cè)部分短，則本體區(qū)域與浮置區(qū)域之間的間隔變寬。另外，若上側(cè)部分短，則耗盡層難以從浮置區(qū)域延伸到上側(cè)。因此，若上側(cè)部分短，則本體區(qū)域與浮置區(qū)域之間的漂移區(qū)域難以被耗盡化，MOSFET的耐壓特性降低。此外，該問題也在與底部絕緣層的下端部相接的p型區(qū)域是被固定為預(yù)定電位的區(qū)域而非浮置區(qū)域的情況下發(fā)生。因此，在本說明書中，提供在溝槽的下端部具有p型區(qū)域的開關(guān)元件中、即使在上側(cè)部分短的情況下也可實(shí)現(xiàn)高耐壓特性的技術(shù)。

用于解決技術(shù)問題的手段

本說明書所公開的技術(shù)具有：半導(dǎo)體基板，具有表面和背面，在所述表面形成有溝槽；底部絕緣層，配置于所述溝槽內(nèi)的底部；柵極絕緣膜，覆蓋所述溝槽的比所述底部絕緣層靠所述表面?zhèn)鹊膫?cè)面；以及柵極電極，配置于所述溝槽內(nèi)的比所述底部絕緣層靠所述表面?zhèn)鹊奈恢?，通過所述底部絕緣層和所述柵極絕緣膜而與所述半導(dǎo)體基板絕緣。所述半導(dǎo)體基板具有：第一n型區(qū)域，與所述柵極絕緣膜相接；第一p型區(qū)域，在所述第一n型區(qū)域的所述背面?zhèn)扰c所述柵極絕緣膜相接；第二p型區(qū)域，與所述底部絕緣層的所述背面?zhèn)鹊亩瞬肯嘟?；第二n型區(qū)域，配置于所述第一p型區(qū)域的所述背面?zhèn)?，通過所述第一p型區(qū)域而與所述第一n型區(qū)域分離，與所述柵極絕緣膜和所述底部絕緣層相接，延伸到比所述第二p型區(qū)域靠近所述背面?zhèn)鹊奈恢?，將所述第二p型區(qū)域與所述第一p型區(qū)域分離。從所述第一p型區(qū)域的所述背面?zhèn)鹊亩瞬康剿龅诙型區(qū)域的所述表面?zhèn)鹊亩瞬繛橹沟木嚯xA與從所述底部絕緣層的所述背面?zhèn)鹊乃龆瞬康剿龅诙型區(qū)域的所述背面?zhèn)鹊亩瞬繛橹沟木嚯xB滿足A＜4B的關(guān)系。從所述第二p型區(qū)域的所述表面?zhèn)鹊乃龆瞬康剿龅撞拷^緣層的所述背面?zhèn)鹊乃龆瞬繛橹沟木嚯xC比從所述第一p型區(qū)域的所述背面?zhèn)鹊乃龆瞬康剿鰱艠O電極的所述背面?zhèn)鹊亩瞬繛橹沟木嚯xD小。

此外，距離A、B、C、D是指沿著半導(dǎo)體基板的厚度方向計(jì)測而得到的距離。

在該開關(guān)元件中，通過使耗盡層從第一p型區(qū)域以及第二p型區(qū)域向該它們之間的第二n型區(qū)域(即、距離A的部分的第二n型區(qū)域)延伸，從而抑制向柵極絕緣膜施加的電場。在該開關(guān)元件中，距離C比距離D小。若距離C小，則與距離C大的情況相比耗盡層難以從第二p型區(qū)域向第一p型區(qū)域側(cè)延伸。然而，在該開關(guān)元件中，通過將距離B設(shè)定得長(即、滿足A＜4B)，可促進(jìn)耗盡層從第二p型區(qū)域向第一p型區(qū)域側(cè)延伸。因此，即使距離C小，也能夠使耗盡層從第二p型區(qū)域向第一p型區(qū)域側(cè)廣泛地延伸。此外，距離D能夠通過雜質(zhì)向溝槽的底面注入的深度來調(diào)整，因此即使在p型雜質(zhì)難以在半導(dǎo)體基板中擴(kuò)散的情況下，也能夠增大距離D。若滿足A＜4B的關(guān)系，則能夠得到高耐壓特性。因此，該開關(guān)元件的耐壓特性高。

附圖說明

圖1是MOSFET10的縱剖視圖。

圖2是示出MOSFET截止時(shí)的圖1的直線Y的區(qū)域中的電場分布的坐標(biāo)圖。

圖3是示出距離A與第二峰值P2的關(guān)系的坐標(biāo)圖。

圖4是示出MOSFET10的制造工序的縱剖視圖。

圖5是示出MOSFET10的制造工序的縱剖視圖。

具體實(shí)施方式

如圖1所示，實(shí)施方式的MOSFET10具有半導(dǎo)體基板12、表面電極14以及背面電極16。半導(dǎo)體基板12由SiC構(gòu)成。半導(dǎo)體基板12具有表面12a以及位于表面12a的背側(cè)的背面12b。表面電極14形成于表面12a。背面電極16形成于背面12b。

在半導(dǎo)體基板12的表面12a形成有多個(gè)溝槽18。各溝槽18向與表面12a垂直的方向(半導(dǎo)體基板12的厚度方向)延伸。另外，各溝槽18向與圖1的紙面垂直的方向較長地延伸。在各溝槽18的內(nèi)部形成有底部絕緣層20、柵極絕緣膜22以及柵極電極24。

底部絕緣層20配置于溝槽18的底部。底部絕緣層20無間隙地埋入溝槽18的底部。

柵極絕緣膜22覆蓋溝槽18的比底部絕緣層20靠上側(cè)(表面12a側(cè))的側(cè)面。

柵極電極24配置于溝槽18內(nèi)的比底部絕緣層20靠上側(cè)的位置。即，在柵極電極24與溝槽18的底面之間配置有底部絕緣層20。另外，在柵極電極24與溝槽18的側(cè)面之間配置有柵極絕緣膜22。柵極電極24通過底部絕緣層20和柵極絕緣膜22而與半導(dǎo)體基板12絕緣。柵極電極24的上表面被層間絕緣膜26覆蓋。柵極電極24通過層間絕緣膜26而與表面電極14絕緣。

在半導(dǎo)體基板12內(nèi)形成有源極區(qū)域30、本體區(qū)域32、底部p型區(qū)域34、漂移區(qū)域36以及漏極區(qū)域38。

源極區(qū)域30是n型區(qū)域。源極區(qū)域30在半導(dǎo)體基板12的表面12a露出。源極區(qū)域30與表面電極14電連接。更詳細(xì)而言，源極區(qū)域30與表面電極14歐姆連接。另外，源極區(qū)域30與半導(dǎo)體基板12的表面12a附近的柵極絕緣膜22相接。

本體區(qū)域32是p型區(qū)域。本體區(qū)域32具有高濃度本體區(qū)域32a和低濃度本體區(qū)域32b。

高濃度本體區(qū)域32a形成于兩個(gè)源極區(qū)域30之間。高濃度本體區(qū)域32a在半導(dǎo)體基板12的表面12a露出。高濃度本體區(qū)域32a與表面電極14電連接。更詳細(xì)而言，高濃度本體區(qū)域32a與表面電極14歐姆連接。

低濃度本體區(qū)域32b的p型雜質(zhì)濃度比高濃度本體區(qū)域32a的p型雜質(zhì)濃度低。低濃度本體區(qū)域32b與源極區(qū)域30和高濃度本體區(qū)域32a相接。低濃度本體區(qū)域32b在源極區(qū)域30的下側(cè)(背面12b側(cè))與柵極絕緣膜22相接。低濃度本體區(qū)域32b的下端(即低濃度本體區(qū)域32b與漂移區(qū)域36的分界面的位置)位于比各柵極電極24的下端靠上側(cè)的位置。

漂移區(qū)域36是n型區(qū)域。漂移區(qū)域36形成于低濃度本體區(qū)域32b的下側(cè)。漂移區(qū)域36與低濃度本體區(qū)域32b相接。漂移區(qū)域36通過低濃度本體區(qū)域32b而與源極區(qū)域30分離。漂移區(qū)域36在低濃度本體區(qū)域32b的下側(cè)與柵極絕緣膜22以及底部絕緣層20相接。漂移區(qū)域36擴(kuò)展到比底部p型區(qū)域34靠下側(cè)的位置。

底部p型區(qū)域34是p型區(qū)域，形成為與各溝槽18的底面相接。即，底部p型區(qū)域34與底部絕緣層20的下端相接。底部p型區(qū)域34的上端位于比底部絕緣層20的下端靠上側(cè)的位置。底部p型區(qū)域34的上側(cè)的一部分與底部絕緣層20的側(cè)面相接。底部p型區(qū)域34的周圍由漂移區(qū)域36包圍。底部p型區(qū)域34通過漂移區(qū)域36而與低濃度本體區(qū)域32b分離。另外，底部p型區(qū)域34通過漂移區(qū)域36而與其他底部p型區(qū)域34分離。底部p型區(qū)域34僅與底部絕緣層20以及漂移區(qū)域36相接。因此，底部p型區(qū)域34的電位浮置。

漏極區(qū)域38是n型區(qū)域。漏極區(qū)域38的n型雜質(zhì)濃度比漂移區(qū)域36的n型雜質(zhì)濃度高。漏極區(qū)域38形成于漂移區(qū)域36的下側(cè)。漏極區(qū)域38與漂移區(qū)域36相接。漏極區(qū)域38在半導(dǎo)體基板12的背面12b露出。漏極區(qū)域38與背面電極16電連接。更詳細(xì)而言，漏極區(qū)域38與背面電極16歐姆連接。

接著，對(duì)MOSFET10的各部分的尺寸進(jìn)行說明。圖1的距離A是從低濃度本體區(qū)域32b的下端到底部p型區(qū)域34的上端為止的距離。圖1的距離B是從底部絕緣層20的下端到底部p型區(qū)域34的下端為止的距離。距離A、B是沿著半導(dǎo)體基板12的厚度方向計(jì)測而得到的距離。距離A比距離B的4倍距離短。即，滿足A＜4B的關(guān)系。

圖1的距離C是從底部p型區(qū)域34的上端到底部絕緣層20的下端為止的距離。圖1的距離D是從低濃度本體區(qū)域32b的下端到柵極電極24的下端為止的距離。距離C、D是沿著半導(dǎo)體基板12的厚度方向計(jì)測而得到的距離。距離C比距離D小。即，滿足C＜D的關(guān)系。

接著，對(duì)MOSFET10的動(dòng)作進(jìn)行說明。在截止?fàn)顟B(tài)下，在背面電極16與表面電極14之間施加使背面電極16為高電位的電壓。施加于背面電極16與表面電極14之間的電壓例如可以設(shè)為1200V以上的電壓。在該狀態(tài)下，若使柵極電極24的電位上升到閾值以上，則MOSFET10成為導(dǎo)通狀態(tài)，背面電極16與表面電極14之間的電壓降低到數(shù)伏特(例如3V)。即，若對(duì)柵極電極24施加閾值以上的電位，則會(huì)在與柵極絕緣膜22相接的范圍的低濃度本體區(qū)域32b形成溝道。通過溝道而將源極區(qū)域30與漂移區(qū)域36連接。因此，電子從表面電極14經(jīng)由源極區(qū)域30、溝道、漂移區(qū)域36以及漏極區(qū)域38而朝向背面電極16流動(dòng)。因此，電流從背面電極16朝向表面電極14流動(dòng)。

然后，若使柵極電極24的電位降低到小于閾值，則溝道消失，MOSFET10成為截止?fàn)顟B(tài)。在MOSFET10從導(dǎo)通狀態(tài)向截止?fàn)顟B(tài)變化時(shí)，耗盡層從低濃度本體區(qū)域32b伸展到漂移區(qū)域36內(nèi)。另外，耗盡層也從底部p型區(qū)域34伸展到漂移區(qū)域36內(nèi)。這樣，漂移區(qū)域36被從低濃度本體區(qū)域32b和底部p型區(qū)域34延伸到漂移區(qū)域36內(nèi)的耗盡層耗盡化。由耗盡化后的漂移區(qū)域36保持背面電極16與表面電極14之間的施加電壓(高電壓)。

低濃度本體區(qū)域32b與底部p型區(qū)域34之間的漂移區(qū)域36(即距離A所示的部分的漂移區(qū)域36，以下稱作間隔部漂移區(qū)域)被如圖1的箭頭X1所示那樣從低濃度本體區(qū)域32b延伸的耗盡層和如圖1的箭頭X2所示那樣從底部p型區(qū)域34延伸的耗盡層從兩側(cè)將其耗盡化。若箭頭X1所示的耗盡層與箭頭X2所示的耗盡層彼此相連，則間隔部漂移區(qū)域全體被耗盡化?？梢哉J(rèn)為若間隔部漂移區(qū)域被耗盡化，則能夠有效地緩和施加于柵極絕緣膜22的電場。

在本實(shí)施方式的MOSFET10中，距離C(即，從底部絕緣層20的下端向上側(cè)突出的底部p型區(qū)域34的厚度)小。若距離C小，則距離A長。另外，若距離C小，則與距離C大的情況相比，箭頭X2所示的耗盡層難以延伸。因此，若距離C小，則在使間隔部漂移區(qū)域耗盡化時(shí)會(huì)存在不利。另一方面，距離B也會(huì)影響到箭頭X2所示的耗盡層的延伸。即，若距離B大，則與距離B小的情況相比，箭頭X2所示的耗盡層容易延伸。在本實(shí)施方式的MOSFET10中，雖然距離C小，但距離B大，由此箭頭X2所示的耗盡層的延伸被促進(jìn)?？梢哉J(rèn)為在距離C小的情況下，由距離A與距離B之比決定間隔部漂移區(qū)域全體是否被耗盡化。即，可以認(rèn)為即使距離A大，只要距離B也大，則也能夠使間隔部漂移區(qū)域的全體耗盡化。

圖2示出MOSFET10截止時(shí)的圖1的直線Y的區(qū)域的電場分布。即示出溝槽18附近的源極區(qū)域30、本體區(qū)域32、漂移區(qū)域36以及底部p型區(qū)域34內(nèi)的電場在半導(dǎo)體基板12的厚度方向上的分布。圖2的橫軸表示從半導(dǎo)體基板12的表面12a起的深度(即半導(dǎo)體基板12的厚度方向的位置)，左側(cè)是表面12a側(cè)。圖2的坐標(biāo)圖通過模擬而算出。圖2示出使距離B恒定而使距離A變化的各情況下的電場分布的坐標(biāo)圖。

根據(jù)圖2可知，在任一坐標(biāo)圖中，均在深度約1.6μm的位置形成第一峰值。深度約1.6μm的位置是低濃度本體區(qū)域32b與漂移區(qū)域36的分界面的位置。另外，在任一坐標(biāo)圖中，均在比第一峰值深的位置形成第二峰值P2。第二峰值P2的位置是底部p型區(qū)域34與其上側(cè)的漂移區(qū)域36的分界的位置。距離A按每個(gè)坐標(biāo)圖而不同，因此第二峰值P2的位置在距離A越大時(shí)越向深側(cè)移位。另外，第二峰值P2的大小在距離A比4.00B小的情況下大致恒定?？梢哉J(rèn)為這是因?yàn)?，在滿足A＜4B的情況下，圖1的箭頭X1所示的耗盡層與箭頭X2所示的耗盡層相連，間隔部漂移區(qū)域的全體被耗盡化。與此相對(duì)，在距離A為4.00B以上的情況下，距離A越大則第二峰值P2越小?？梢哉J(rèn)為這是因?yàn)?，在A≥4B的情況下，圖1的箭頭X1所示的耗盡層與箭頭X2所示的耗盡層不相連，在箭頭X1所示的耗盡層與箭頭X2所示的耗盡層之間殘留有間隙(未被耗盡化的區(qū)域)。距離A越大，則該間隙的寬度越大，因此能夠由從底部p型區(qū)域34延伸的耗盡層保持的電場減少。因此，可以認(rèn)為在A≥4B的情況下，距離A越大，則第二峰值P2越小。可以認(rèn)為在A≥4B的情況下，無法使間隔部漂移區(qū)域的全體耗盡化，容易對(duì)柵極絕緣膜22施加高的電場。根據(jù)以上內(nèi)容，可以認(rèn)為若滿足A＜4B，則能夠有效地緩和施加于柵極絕緣膜22的電場。

圖3示出距離A與第二峰值P2處的電場的關(guān)系。此外，圖3分別示出了漂移區(qū)域36的n型雜質(zhì)濃度Nd為1.3×10¹⁶atoms/cm³的情況、以及為1.6×10¹⁶atoms/cm³的情況?？梢哉J(rèn)為在任一情況下，在滿足A＜4B的情況下，第二峰值P2均大致恒定，能夠使間隔部漂移區(qū)域36的全體耗盡化。此外，漂移區(qū)域36的n型雜質(zhì)濃度越低則耗盡層越容易延伸，因此漂移區(qū)域36的n型雜質(zhì)濃度更優(yōu)選是1.6×10¹⁶atoms/cm³以下。另外，若設(shè)為A＜3.4B，則第二峰值P2的變動(dòng)幅度變得更小，因此更為優(yōu)選。

此外，底部p型區(qū)域34的p型雜質(zhì)濃度被設(shè)定為在MOSFET10截止時(shí)底部p型區(qū)域34的全體不被耗盡化的濃度。若底部p型區(qū)域34的p型雜質(zhì)濃度這樣設(shè)定，則底部p型區(qū)域34的p型雜質(zhì)濃度不影響耗盡層的延伸的寬度。因此，能夠與底部p型區(qū)域34的p型雜質(zhì)濃度無關(guān)地得到圖2、3的結(jié)果。例如，若將底部p型區(qū)域34的p型雜質(zhì)濃度設(shè)為1×10¹⁸atoms/cm³以上，則底部p型區(qū)域34的全體不會(huì)被耗盡化。

如以上所說明，在本實(shí)施方式的MOSFET10中，滿足A＜4B，因此能夠在MOSFET10截止時(shí)使間隔部漂移區(qū)域的全體耗盡化。因此，施加于柵極絕緣膜22的電場被緩和。因此，MOSFET10具有高的耐壓特性。

接著，對(duì)MOSFET10的制造方法進(jìn)行說明。此外，MOSFET10的制造方法中形成底部p型區(qū)域34的工序具有特征，因此關(guān)于其他工序省略說明。

首先，在包含SiC的n型的半導(dǎo)體基板12的表面12a形成溝槽18。接著，如圖4所示，向溝槽18的底面注入鋁(Al)。此時(shí)，也向半導(dǎo)體基板12的表面12a注入Al。接著，通過對(duì)半導(dǎo)體基板12進(jìn)行熱處理而使注入到半導(dǎo)體基板12的Al擴(kuò)散并活性化。由此，如圖5所示那樣在溝槽18的底面附近形成底部p型區(qū)域34。另外，在半導(dǎo)體基板12的表面12a附近形成低濃度本體區(qū)域32b。

SiC中的Al的擴(kuò)散系數(shù)極小。因此，注入到溝槽18的底面的Al在之后的熱處理中擴(kuò)散的距離短。因此，若通過上述方法形成底部p型區(qū)域34，則距離C變短。若增加向溝槽18的底面注入的Al的注入量，則Al的擴(kuò)散距離稍微變長，因此能夠使距離C稍微變長。然而，在該情況下，低濃度本體區(qū)域32b的p型雜質(zhì)濃度變高，會(huì)產(chǎn)生MOSFET10的柵極閾值電位的上升和漏電流的增大等問題。因此，實(shí)際上增大距離C是困難的，距離C比距離D(參照?qǐng)D1)短。

另一方面，距離B能夠通過向溝槽18的底面注入Al時(shí)的注入深度而進(jìn)行控制。即，通過調(diào)節(jié)離子注入時(shí)的能量，從而如圖4所示，能夠使Al分布在從溝槽18的底面到深的位置的區(qū)間的大的范圍。若像這樣通過離子注入而使Al分布到深的位置，則即使在之后的熱處理時(shí)Al的擴(kuò)散距離短，也能夠增大底部p型區(qū)域34的距離B。因此，能夠形成滿足A＜4B的底部p型區(qū)域34。

因此，采用該方法，能夠制造耐壓特性高的MOSFET10。

此外，在上述的制造方法中，同時(shí)形成底部p型區(qū)域34和低濃度本體區(qū)域32b，但也可以是其在不同工序形成。

另外，在上述的實(shí)施方式的MOSFET10中，底部p型區(qū)域34的電位浮置，但底部p型區(qū)域34也可以與預(yù)定的固定電位連接。

此外，實(shí)施方式的源極區(qū)域是技術(shù)方案的第一n型區(qū)域的一例，實(shí)施方式的本體區(qū)域是技術(shù)方案的第一p型區(qū)域的一例，實(shí)施方式的底部p型區(qū)域是技術(shù)方案的第二p型區(qū)域的一例，實(shí)施方式的漂移區(qū)域是技術(shù)方案的第二n型區(qū)域的一例。

另外，在實(shí)施方式中對(duì)MOSFET進(jìn)行了說明，但也可以將本說明書所公開的技術(shù)應(yīng)用于IGBT等其他開關(guān)元件。

上述的實(shí)施方式的開關(guān)元件的結(jié)構(gòu)可以通過以下方式進(jìn)行說明。

也可以是，半導(dǎo)體基板由SiC系半導(dǎo)體構(gòu)成，第二p型區(qū)域含有Al。這樣，即使半導(dǎo)體基板的材料和p型雜質(zhì)的材料是p型雜質(zhì)的擴(kuò)散系數(shù)小的組合，通過滿足A＜4B的關(guān)系，也能夠?qū)崿F(xiàn)高的耐壓特性。

第二n型區(qū)域的n型雜質(zhì)濃度可以是1.6×10¹⁶atoms/cm³以下。

第二n型區(qū)域的n型雜質(zhì)濃度可以是1.3×10¹⁶atoms/cm³以上。

在半導(dǎo)體基板的表面形成有表面電極，第一n型區(qū)域以及第一p型區(qū)域與表面電極連接。在半導(dǎo)體基板的背面形成有背面電極，第二n型區(qū)域與背面電極連接。

以上，詳細(xì)地說明了本發(fā)明的具體例，但這些只不過是例示，并不對(duì)權(quán)利要求書構(gòu)成限定。權(quán)利要求書所記載的技術(shù)包括使以上所例示的具體例進(jìn)行了各種變形、變更后的技術(shù)。

本說明書或附圖所說明的技術(shù)要素以單獨(dú)或各種組合的方式發(fā)揮技術(shù)有用性，并不被申請(qǐng)時(shí)權(quán)利要求書所記載的組合所限定。另外，本說明書或附圖所例示的技術(shù)同時(shí)達(dá)到多個(gè)目的，達(dá)到其中的一個(gè)目的這一情況本身就具有技術(shù)有用性。