本文中描述的實(shí)施例總體上涉及集成電路(IC)和單片式半導(dǎo)體器件，并且更具體而言，涉及單片式反熔絲。

背景技術(shù)：

單片式IC通常包括多個(gè)晶體管，例如制造在平面襯底(例如，硅晶圓)上方的金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。

IC通常包括至少一個(gè)反熔絲。反熔絲是以高電阻啟動(dòng)的電氣器件，并且被設(shè)計(jì)為當(dāng)器件兩端的電壓超過(guò)閾值水平時(shí)永久地創(chuàng)建導(dǎo)電路徑。隨著晶體管尺寸從一代縮放到另一代，縮小反熔絲程序電壓是有利的。

MOS反熔絲設(shè)計(jì)通常采用基于MOS晶體管的結(jié)構(gòu)，如圖1A中描繪的。設(shè)置在襯底5上的MOS反熔絲10采用被隔離電介質(zhì)15包圍的源極/漏極接觸部14和柵極電極13。在柵極電極13被偏置高達(dá)編程電壓并且源極/漏極接觸部14保持在參考電勢(shì)(例如，地電勢(shì))的情況下，反熔絲程序電路路徑穿過(guò)柵極電介質(zhì)11、標(biāo)稱地?fù)诫s的半導(dǎo)體阱或鰭狀物8、以及重?fù)诫s的半導(dǎo)體源極/漏極9。在編程操作期間導(dǎo)電路徑的形成導(dǎo)致永久地?fù)舸〇艠O電介質(zhì)11，這改變了柵極電極13與源極/漏極接觸部14之間的電阻。如果柵極電介質(zhì)11未受損，則反熔絲10顯示正常MOSFET特性。如果柵極電介質(zhì)11經(jīng)歷了電介質(zhì)擊穿，則反熔絲10將不具有正常MOSFET特性并反而具有相關(guān)聯(lián)的編程反熔絲電阻。

提供較低反熔絲程序電圧的MOS反熔絲架構(gòu)和相關(guān)聯(lián)的制造技術(shù)是有利的。

附圖說(shuō)明

在附圖中通過(guò)示例的方式而不是通過(guò)限制的方式來(lái)例示本文中所描述的材料。為了例示的簡(jiǎn)單和清楚起見(jiàn)，附圖中例示的元件并非必須按比例繪制。例如，為了清楚起見(jiàn)，一些元件的尺寸可以相對(duì)于其它元件有所擴(kuò)大。此外，在認(rèn)為適當(dāng)?shù)那闆r下，已經(jīng)在附圖中重復(fù)附圖標(biāo)記以指示相對(duì)應(yīng)的或類似的元件。在附圖中：

圖1A是傳統(tǒng)的單片式MOS反熔絲的橫截面視圖；

圖1B是根據(jù)實(shí)施例的具有空隙加速擊穿(void-accelerated breakdown)的單片式MOS反熔絲的橫截面視圖；

圖2、圖3、和圖4是根據(jù)實(shí)施例的集成有具有空隙加速擊穿的MOS反熔絲的MOSFET的橫截面視圖；

圖5A是根據(jù)實(shí)施例的例示了用于形成具有空隙加速擊穿的MOS反熔絲的方法的流程圖；

圖5B是根據(jù)實(shí)施例的例示了用于形成具有空隙加速擊穿的MOSFET和MOS反熔絲的方法的流程圖；

圖5C是根據(jù)實(shí)施例的例示了用于形成具有空隙加速擊穿的MOSFET和MOS反熔絲的方法的流程圖；

圖6A、圖6B、圖6C、圖6D、圖6E、圖6F、和圖6G是根據(jù)實(shí)施例的隨著圖5C中所述方法中的所選擇的操作被執(zhí)行而逐步形成的集成有具有空隙加速擊穿的MOS反熔絲的MOSFET的橫截面視圖；

圖7例示了根據(jù)本發(fā)明的實(shí)施例的采用具有空隙加速擊穿的MOS反熔絲的移動(dòng)計(jì)算平臺(tái)和數(shù)據(jù)服務(wù)器機(jī)器；以及

圖8是根據(jù)本發(fā)明的實(shí)施例的電子計(jì)算設(shè)備的功能框圖。

具體實(shí)施方式

參照所公開(kāi)的附圖描述了一個(gè)或多個(gè)實(shí)施例。盡管詳細(xì)地描繪和討論了具體配置和布置，但是應(yīng)當(dāng)理解的是，其僅用于例示性的目的。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到，在不脫離說(shuō)明書的精神和范圍的情況下，其它配置和布置是可能的。對(duì)于本領(lǐng)域技術(shù)人員而言將顯而易見(jiàn)的是，本文中所描述的技術(shù)和/或布置可以用在除了本文中詳細(xì)描述的系統(tǒng)和應(yīng)用以外的各種其它系統(tǒng)和應(yīng)用中。

在以下具體實(shí)施方式中，參照了附圖，附圖形成本文的一部分并例示了示例性實(shí)施例。此外，將理解的是，在不脫離所請(qǐng)求保護(hù)的主題的范圍的情況下，可以利用其它實(shí)施例和/或可以作出邏輯改變。還應(yīng)當(dāng)指出的是，方向和引用(例如，上、下、頂部、底部、等等)可僅用于便于附圖中的特征的描述。通過(guò)參考例示的X-Z坐標(biāo)，可以理解諸如“上部”和“下部”“上方”和“下方”之類的術(shù)語(yǔ)，并且通過(guò)參考X、Y坐標(biāo)或非Z坐標(biāo)，可以理解諸如“鄰近”之類的術(shù)語(yǔ)。相對(duì)位置術(shù)語(yǔ)在本文中僅用作為以可能比技術(shù)標(biāo)簽(例如，“第一”、“第二”、“第三”等等)更清楚的方式將一個(gè)結(jié)構(gòu)特征與另一個(gè)結(jié)構(gòu)特征區(qū)分開(kāi)的標(biāo)簽。

在以下描述中，闡述了許多細(xì)節(jié)，然而，對(duì)于本領(lǐng)域技術(shù)人員將顯而易見(jiàn)的是，在沒(méi)有這些具體細(xì)節(jié)的情況下也可以實(shí)施本發(fā)明。在一些實(shí)例中，公知的方法和設(shè)備以框圖形式示出，而不是詳細(xì)示出，以避免混淆本發(fā)明。貫穿本說(shuō)明書對(duì)“實(shí)施例”或“一個(gè)實(shí)施例”的引用表示結(jié)合實(shí)施例描述的具體特征、結(jié)構(gòu)、功能、或特性被包括在本發(fā)明的至少一個(gè)實(shí)施例中。因此貫穿本說(shuō)明書在不同地方中出現(xiàn)的短語(yǔ)“在實(shí)施例中”或“在一個(gè)實(shí)施例中”并非必須指代本發(fā)明的相同實(shí)施例。此外，在一個(gè)或多個(gè)實(shí)施例中，可以以任何適當(dāng)?shù)姆绞綄?duì)具體特征、結(jié)構(gòu)、功能、或特性進(jìn)行組合。例如，第一實(shí)施例可以與第二實(shí)施例組合，只要與這兩個(gè)實(shí)施例相關(guān)聯(lián)的具體特征、結(jié)構(gòu)、功能、或特性并非彼此排斥。

如在本發(fā)明的說(shuō)明書和所附權(quán)利要求書中所使用的，單數(shù)形式“一”、“一個(gè)”和“該”旨在也包括復(fù)數(shù)形式，除非上下文以其它方式清楚指示。還將理解的是，如本文中使用的術(shù)語(yǔ)“和/或”指代并且包括相關(guān)聯(lián)的列出項(xiàng)中的一項(xiàng)或多項(xiàng)的任何和所有可能的組合。

術(shù)語(yǔ)“耦合”和“連接”連同它們的派生詞可以在本文中用于描述部件之間的功能或結(jié)構(gòu)關(guān)系。應(yīng)當(dāng)理解的是，這些術(shù)語(yǔ)并非旨在為彼此的同義詞。相反，在具體實(shí)施例中，“連接”可用于指示兩個(gè)或更多個(gè)元件彼此直接物理接觸、光接觸、或電接觸?！榜詈稀笨捎糜谥甘緝蓚€(gè)或更多個(gè)元件彼此直接或間接(它們之間存在其它居間元件)物理接觸、光接觸、或電接觸、和/或該兩個(gè)或更多個(gè)元件彼此協(xié)作或交互(例如，如在因果關(guān)系中)。

如本文中使用的術(shù)語(yǔ)“上方”、“下方”、“在……之間”、和“在……上”指代一個(gè)部件或材料相對(duì)于其它部件或材料的相對(duì)位置，其中這些物理關(guān)系是值得注意的。例如在材料的情況下，設(shè)置在另一種材料或材料層上方或下方的一種材料或材料層可以直接接觸或者可以具有一個(gè)或多個(gè)居間材料層。此外，設(shè)置在兩種材料或材料層之間的一種材料可以與該兩個(gè)層直接接觸或者可具有一個(gè)或多個(gè)居間層。相反，在第二材料或材料層“上”的第一材料或材料層與該第二材料/材料層直接接觸。在部件組件的情況下將作出類似的區(qū)分。

如貫穿本說(shuō)明書以及在權(quán)利要求書中所使用的，由短語(yǔ)“至少一個(gè)”或“一個(gè)或多個(gè)”連接的一系列項(xiàng)目可以表示所列項(xiàng)目的任意組合。例如，短語(yǔ)“A、B或C中的至少一個(gè)”可以表示A；B；C；A和B；A和C；B和C；或A、B和C。

本文中描述了單片式MOS反熔絲和MOS反熔絲位單元、以及用于制造這些結(jié)構(gòu)的示例性技術(shù)。在用作為MOS反熔絲的端子的柵極電極的沉積期間形成的空隙或縫隙用于加速M(fèi)OS反熔絲中的電介質(zhì)擊穿。在一些實(shí)施例中，在其下MOS反熔絲經(jīng)受電介質(zhì)擊穿的編程電壓通過(guò)對(duì)MOS反熔絲柵極電介質(zhì)的至少部分的故意損害而減小。在一些實(shí)施例中，在柵極電極材料的回蝕暴露出在柵極電極回填工藝期間形成的縫隙時(shí)，反熔絲柵極電介質(zhì)損害可以被引入。在回蝕期間，縫隙可以被打開(kāi)以使下層?xùn)艠O電介質(zhì)層暴露于回蝕工藝、或隨后的另一工藝，這可以以將膜的電阻降低至一個(gè)或多個(gè)電擊穿機(jī)制的方式而損害柵極電介質(zhì)。在另外的實(shí)施例中，MOS反熔絲位單元包括MOS晶體管和MOS反熔絲。MOS晶體管包括不具有暴露出的縫隙的柵極電極并保持預(yù)定的電壓閾值擺幅。MOS反熔絲包括具有暴露出的縫隙的柵極電極并顯示加速的電介質(zhì)擊穿。

在加速擊穿的情況下，MOS電容器的電介質(zhì)擊穿電壓低于特定MOS疊置體的參考擊穿電壓。在有利的實(shí)施例中，電介質(zhì)擊穿可以被加速到低于參考MOS疊置體通常的參考擊穿閾值(例如，<4.0V柵極-漏極擊穿電壓)。參考MOS疊置體還可以用在被集成有具有空隙加速擊穿的MOS反熔絲的MOSFET中，例如，在MOS反熔絲位單元中。

圖1B是根據(jù)實(shí)施例的具有空隙加速擊穿的單片式MOS反熔絲的橫截面視圖。該橫截面視圖適用于平面和非平面(例如，鰭狀物)MOS反熔絲結(jié)構(gòu)兩者。沿著圖1B中所例示的平面外的軸，平面實(shí)施例與非平面實(shí)施例之間的結(jié)構(gòu)差異將更顯而易見(jiàn)，但是未例示，因?yàn)楸疚闹械膶?shí)施例獨(dú)立于這些特征并且因此同樣適用于平面技術(shù)和非平面技術(shù)。

MOS反熔絲100包括設(shè)置在襯底105上方的半導(dǎo)體溝道區(qū)108。襯底105可以是適于形成IC的任何襯底，例如但不限于半導(dǎo)體襯底、絕緣體上半導(dǎo)體(SOI)襯底、或絕緣體襯底(例如，藍(lán)寶石)、等等、和/或它們的組合。在一個(gè)示例性實(shí)施例中，襯底105包括基本上單晶的半導(dǎo)體，例如但不限于硅。示例性半導(dǎo)體組分還包括IV族系統(tǒng)，例如硅、鍺、或它們的合金；III-V族系統(tǒng)，例如GaAs、InP、InGaAs、等等；或III-N族系統(tǒng)，例如GaN。

半導(dǎo)體源極區(qū)110A、以及半導(dǎo)體漏極區(qū)110B設(shè)置在溝道區(qū)108的相對(duì)側(cè)上，并具有與溝道區(qū)108的導(dǎo)電類型相反的導(dǎo)電類型。溝道區(qū)108可以是基本上未摻雜的(即，相對(duì)于襯底105未故意摻雜的)。然而，在示例性實(shí)施例中，溝道區(qū)108具有標(biāo)稱摻雜水平的某種導(dǎo)電類型(例如，p型)，而源極區(qū)、漏極區(qū)110、111具有標(biāo)稱摻雜水平的互補(bǔ)導(dǎo)電類型(例如，n型)。源極接觸部114A與源極區(qū)110A接合，而漏極接觸部114A與漏極區(qū)110B接合?？梢岳霉呐c半導(dǎo)體源極區(qū)、漏極區(qū)110A、110B的組分兼容的(例如，提供良好的歐姆行為)的任何接觸金屬。

接觸金屬被電介質(zhì)材料115、125圍繞。隔離電介質(zhì)115和居間間隔體電介質(zhì)125可以是任何公知的電介質(zhì)材料，例如但不限于氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、碳氮化硅(SiCN)、或低k材料(例如，碳摻雜的二氧化硅(SiOC)、多孔電介質(zhì)、等等)。間隔體電介質(zhì)125具有標(biāo)稱厚度，例如20nm或者在高級(jí)CMOS技術(shù)中更小。隔離電介質(zhì)115可以具有適于與源極、漏極接觸部114A、114B平面化的任何厚度。

設(shè)置在溝道區(qū)108上方的是柵極電介質(zhì)120。盡管柵極電介質(zhì)120可以是任何電介質(zhì)材料并具有對(duì)于在MOS疊置體內(nèi)提供適當(dāng)功能已知的任何厚度，但是根據(jù)本文中的實(shí)施例，柵極電介質(zhì)120的組分和物理厚度兩者影響MOS晶體管的標(biāo)稱電介質(zhì)擊穿電壓(例如，柵極至漏極)，并且還可以影響電介質(zhì)擊穿的加速。具有在3.9到大約8的范圍內(nèi)的體介電常數(shù)的材料(例如，二氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SON))可以用于柵極電介質(zhì)120。然而在有利的實(shí)施例中，柵極電介質(zhì)120是具有至少10的體介電常數(shù)的高k電介質(zhì)材料。示例性高k材料包括但不限于金屬氧化物(例如，HfO₂)、和金屬硅酸鹽。柵極電介質(zhì)120還可以是多于一種電介質(zhì)的層疊疊置體(例如，以上材料的兩個(gè)或更多個(gè)薄膜)。柵極電介質(zhì)120可具有一定范圍內(nèi)的物理厚度，其可以是如受典型MOS疊置體參數(shù)(例如，泄漏電流、等等)限制的電介質(zhì)組分的函數(shù)。在示例性實(shí)施例中，取決于其體相對(duì)電容率，柵極電介質(zhì)120具有標(biāo)稱厚度，以獲得期望的等效氧化物厚度(EOT)，例如，10nm或更小。

柵極電介質(zhì)120將溝道區(qū)108與柵極電極130分隔開(kāi)。柵極電極130還通過(guò)間隔體電介質(zhì)125與源極、漏極接觸部114A、114B分隔開(kāi)。盡管柵極電極130的材料組分和尺寸可以廣泛地變化，但是根據(jù)本文中的實(shí)施例，組分和尺寸兩者可以影響反熔絲柵極電介質(zhì)擊穿的加速。柵極電極130可以包括提供期望的功函數(shù)的任何材料(例如，n型、p型、或中間帶隙材料)。功函數(shù)材料可以通過(guò)包括適當(dāng)?shù)慕饘?、或通過(guò)摻雜半導(dǎo)體柵極電極材料(例如，但不限于，多晶硅)來(lái)改變以適應(yīng)各種功函數(shù)目標(biāo)。除了接合柵極電介質(zhì)120的功函數(shù)材料以外，柵極電極130還可以包括設(shè)置在功函數(shù)材料上方的體或“填充”材料。在示例性實(shí)施例中，填充材料引起了大部分柵極電極z高度H_g。根據(jù)本文中的實(shí)施例，填充金屬的組分和尺寸可以影響反熔絲柵極電介質(zhì)擊穿的加速。如下面進(jìn)一步描述的，在有利的實(shí)施例中，柵極電極130的至少填充材料可經(jīng)受通過(guò)具有足夠的共形性的技術(shù)來(lái)沉積。示例性填充材料包括金屬和半導(dǎo)體(例如，多晶硅)。在有利的實(shí)施例中，柵極電極130包括鎢(W)填充。其它示例性電極填充金屬實(shí)施例包括以下各項(xiàng)中的任何一項(xiàng)：銅(Cu)、鈦(Ti)、鋁(Al)、鎳(Ni)、鈷(Co)、以及它們的合金。

在實(shí)施例中，柵極電極130具有從與柵極電介質(zhì)120的界面開(kāi)始的z高度H_g，以及跨溝道區(qū)108的柵極長(zhǎng)度L₁(例如，在y軸上)。z高度H_g可以根據(jù)各種因素廣泛地變化，例如在10nm與100nm之間變化。如在圖1B中進(jìn)一步例示的，z高度H_g小于間隔體電介質(zhì)125、和/或源極、漏極114A、114B的相對(duì)應(yīng)的z高度(例如，從與H_g相同的參考平面測(cè)量的z高度H₂)。覆蓋材料140設(shè)置在柵極電極130上方。柵極覆蓋材料140可以在柵極電極130的頂部表面上方提供電隔離，并且在示例性實(shí)施例中，使柵極疊置體與間隔體電介質(zhì)125基本上平面化。柵極覆蓋材料140可具有與柵極電介質(zhì)120、隔離電介質(zhì)115、和間隔體電介質(zhì)125中的一個(gè)或多個(gè)相同的組分，或者可具有與允許在材料之間選擇性地蝕刻的任何和/或所有其它電介質(zhì)不同的組分。在示例性實(shí)施例中，柵極覆蓋材料140包括以下各項(xiàng)中的一個(gè)或多個(gè)：SiO、SiON SiN、SiCN、SiC、低k電介質(zhì)(例如，碳摻雜的氧化物)、等等。柵極覆蓋材料140還可以是金屬或半導(dǎo)體(例如，多晶硅)。

在實(shí)施例中，MOS反熔絲柵極電極包括從柵極電極的頂部表面延伸、向下通過(guò)柵極電極的z高度的縫隙。發(fā)明人已經(jīng)發(fā)現(xiàn)電極中的縫隙提供了有利地加速反熔絲電介質(zhì)擊穿的基礎(chǔ)。盡管未受理論約束，但是當(dāng)前理解的是，柵極電極縫隙實(shí)現(xiàn)了在縫隙的打開(kāi)之后執(zhí)行的處理以改變柵極電介質(zhì)120的一個(gè)或多個(gè)性質(zhì)(例如，損壞柵極電介質(zhì)120)。在圖1B中例示的示例性實(shí)施例中，柵極電極130包括從頂部表面130T延伸、穿過(guò)z高度H_g、并接近柵極電介質(zhì)120的縫隙150。在所例示的實(shí)施例中，縫隙150連接到柵極電介質(zhì)120。然而，在其它實(shí)施例中，柵極電極縫隙150并不與柵極電介質(zhì)120相交，而是在柵極電極130內(nèi)終止。例如，在其中柵極電極130包括設(shè)置在功函數(shù)金屬上方的填充金屬的一個(gè)實(shí)施例中，縫隙150并不延伸穿過(guò)功函數(shù)金屬。在這樣的實(shí)施例中，縫隙150可以與功函數(shù)金屬接合或者通過(guò)某個(gè)標(biāo)稱底部厚度的填充金屬來(lái)與功函數(shù)金屬分隔開(kāi)。

縫隙150可以基本上未填充(即，空隙)，或者可以部分或完全被材料回填，該材料可以具有與柵極電極130相同或不同的組分。在所描繪的示例性實(shí)施例中，柵極電極縫隙150包括一個(gè)或多個(gè)未填充的空隙。對(duì)于其中縫隙150被至少部分地回填(例如，被柵極覆蓋材料140回填)的實(shí)施例，縫隙150可以是裝飾材料界面，其中，微結(jié)構(gòu)和/或組分在柵極電極130內(nèi)是不連續(xù)的。甚至在柵極電極縫隙150包括未填充空隙的情況下，這種空隙被柵極覆蓋材料140封閉。在另外的實(shí)施例中，柵極電極縫隙150被設(shè)置在柵極電極130的大約中心處。由于形成柵極電極130所采用的沉積工藝，縫隙150橫向地對(duì)齊到柵極長(zhǎng)度L₁的大約1/2。因此，縫隙150是“自對(duì)齊的”，并且不需要另外的掩模工藝來(lái)例如對(duì)于10-20nm L₁使縫隙150與隔離電介質(zhì)125間隔開(kāi)5-10nm。

在實(shí)施例中，反熔絲柵極電極的頂部表面是非平面的。凹陷部、或凹坑(divot)被設(shè)置在延伸穿過(guò)柵極電極的z高度的縫隙周圍。如在圖1B中所例示的，柵極電極130包括非平面的頂部電極表面130T。頂部電極表面130T在柵極電極側(cè)壁130S附近具有最大z高度H_g，在柵極電極縫隙150附近具有小于H_g的最小z高度。柵極電極130的這些地形特征指示柵極電極凹陷蝕刻，其將柵極電極從某個(gè)較大的z高度(例如，H₂)減小到最大z高度H_g。如下面進(jìn)一步描述的，由于縫隙150的存在，柵極電極凹陷蝕刻在縫隙150附近更迅速地進(jìn)行，在縫隙150的任一側(cè)上的頂部電極表面130T中形成低于H_g的凹陷部。這種非平面的頂部柵極電極表面因此指示縫隙加速的柵極電極凹陷蝕刻。由于發(fā)明人已經(jīng)發(fā)現(xiàn)將柵極電極縫隙暴露于柵極電極蝕刻劑種類有利地加速電介質(zhì)擊穿，因此非平面的凹陷的頂部柵極電極表面130T指示反熔絲100具有空隙加速的電介質(zhì)擊穿(例如，如由縫隙150促進(jìn)的，柵極電介質(zhì)120可以通過(guò)暴露于柵極凹陷工藝而被損壞。)

在實(shí)施例中，MOS反熔絲位單元包括具有帶有縫隙的柵極電極的MOS反熔絲，以及具有“無(wú)縫隙”、或“無(wú)縫”的柵極電極的MOS晶體管(例如，MOSFET)。在某些實(shí)施例中，柵極電極縫隙是取決于柵極電極的尺寸的特征。在一個(gè)這樣的實(shí)施例中，具有低于閾值的標(biāo)稱柵極長(zhǎng)度的反熔絲柵極電極包括縫隙，而具有高于閾值的柵極長(zhǎng)度的MOSFET柵極電極是無(wú)縫隙的。圖2是根據(jù)依賴于特征尺寸的實(shí)施例的將具有空隙加速擊穿的MOS反熔絲100與MOSFET 200集成的反熔絲位單元201的橫截面視圖。MOS反熔絲100可具有上面參照?qǐng)D1B所描述的結(jié)構(gòu)特征中的任何特征和所有特征。對(duì)于功能性的反熔絲位單元，MOSFET 200的端子可以例如通過(guò)互連金屬化層(未描繪)耦合到反熔絲柵極電極130或反熔絲漏極電極114B。

MOSFET 200還包括設(shè)置在襯底105的第二部分上方的半導(dǎo)體溝道區(qū)208。半導(dǎo)體溝道區(qū)208可以具有與半導(dǎo)體溝道108的導(dǎo)電類型相同的導(dǎo)電類型，或者可具有互補(bǔ)的類型。MOSFET 200還包括半導(dǎo)體源極區(qū)210A、和漏極區(qū)210B，每個(gè)的導(dǎo)電類型都與溝道區(qū)208互補(bǔ)。源極區(qū)210A、漏極區(qū)210B被設(shè)置在襯底105上方在溝道區(qū)208的相對(duì)側(cè)上，例如，如再生長(zhǎng)的半導(dǎo)體區(qū)域。在其中溝道區(qū)208具有與溝道區(qū)108相同導(dǎo)電類型的示例性實(shí)施例中，源極區(qū)210A和漏極區(qū)210B具有與源極區(qū)110A、漏極區(qū)110B相同的導(dǎo)電類型(例如，n型)。在另外的實(shí)施例中，位單元201的源極區(qū)和漏極區(qū)全都具有基本上相同的組分(例如，被摻雜至相同的雜質(zhì)能級(jí)、等等)。MOSFET 200還包括與半導(dǎo)體源極區(qū)210A接合的源極接觸部214A、以及與半導(dǎo)體漏極區(qū)210B接合的漏極接觸部214B。在示例性實(shí)施例中，源極接觸部214A、漏極接觸部214B具有與源極接觸部114A、漏極接觸部114B相同的組分。MOSFET 200還包括柵極電介質(zhì)220。在示例性實(shí)施例中，柵極電介質(zhì)220具有與柵極電介質(zhì)120基本上相同的EOT(例如，在10％內(nèi))。在另外的實(shí)施例中，柵極電介質(zhì)120和220為基本上相同的組分和物理厚度。在一個(gè)有利的實(shí)施例中，柵極電介質(zhì)120和220兩者包括相同的高k電介質(zhì)材料。

MOSFET 200還包括被柵極電介質(zhì)220與溝道區(qū)208分隔開(kāi)的柵極電極230。柵極電極230還通過(guò)居間間隔體電介質(zhì)225與源極接觸部214A和漏極接觸部214B分隔開(kāi)。如在圖2中例示的，柵極電極230是無(wú)縫隙的，少了縫隙150的等同物。在有利的實(shí)施例中，柵極電極230具有與柵極電極130相同的材料組分。在另外的實(shí)施例中，存在柵極電極縱橫比(AR)閾值，高于該縱橫比閾值則在柵極電極中存在縫隙，并且低于該縱橫比閾值則電極是無(wú)縫隙的。柵極電極230可以被設(shè)計(jì)為具有比柵極電極130低的AR。有利地，柵極電極230具有低于縫隙閾值的AR，因此是無(wú)縫隙的。柵極電極縱橫比是柵極電極z高度和柵極電極臨界尺寸(CD)的函數(shù)。在示例性實(shí)施例中，柵極電極z高度是以下各項(xiàng)的函數(shù)：柵極電極材料被回填至其中的周圍電介質(zhì)材料的z高度(例如，H₂)，以及柵極電極隨后相對(duì)于周圍的電介質(zhì)材料被凹陷的量。在所描繪的示例性實(shí)施例中，柵極電極230具有與柵極電極130的z高度基本上相同的“如所沉積的”z高度，這是因?yàn)閮蓚€(gè)電極都被具有z高度H₂的電介質(zhì)包圍。類似地，兩個(gè)柵極電極130、230都被凹陷與在相應(yīng)的柵極電極側(cè)壁處測(cè)量到的量大約相同的量(例如，H_g,1＝H_g,2)。柵極電極130與柵極電極230之間的AR的差異因此主要是將MOSFET柵極長(zhǎng)度L₂限定為大于反熔絲柵極長(zhǎng)度L₁的柵極電極CD的函數(shù)。取決于周圍材料的z高度，限定L₂的CD可以被預(yù)定，以避免在柵極電極230的沉積期間形成縫隙，而相同的沉積工藝將在限定L₁的CD的柵極電極130中形成縫隙。在示例性實(shí)施例中，L₂比L₁大至少3-5nm。

柵極電極覆蓋材料240設(shè)置在無(wú)縫隙柵極電極230上方。在示例性實(shí)施例中，覆蓋材料240以如針對(duì)反熔絲100所描述的相同方式來(lái)回填電介質(zhì)間隔體225之間的凹陷的頂部表面。在有利的實(shí)施例中，覆蓋材料140和240具有相同的組分。在另外的實(shí)施例中，MOSFET柵極電極230具有比反熔絲柵極電極130的頂部表面更平面的頂部表面。更具體而言，相對(duì)于柵極電極230的側(cè)壁z高度，在柵極電極230的中心線附近存在很小(如果有的話)的凹陷部。如在圖2中例示的，柵極電極230包括基本上為平面的頂部電極表面230T，即使頂部電極表面230T凹陷低于電介質(zhì)間隔體225、接觸部214A、214B、和隔離電介質(zhì)115。該較為平面的頂部柵極電極表面230T指示在柵極電極230上執(zhí)行的凹陷蝕刻，該凹陷蝕刻將柵極電極z高度從某個(gè)較大的z高度(例如，H₂)減小到H_g,2。在不存在縫隙的情況下，柵極電極凹陷蝕刻較均勻地跨電極頂部表面230T而進(jìn)行。這種平面凹陷的頂部柵極電極表面因此指示有利地保持高電介質(zhì)擊穿電壓的MOS疊置體(即，柵極電介質(zhì)220不經(jīng)歷加速的電介質(zhì)擊穿)。

在實(shí)施例中，柵極電極縫隙是取決于形成柵極電極的工藝的特征。如下面進(jìn)一步描述的，可以利用兩種不同的沉積技術(shù)：一種技術(shù)用于形成不具有縫隙的MOSFET柵極電極，第二技術(shù)用于形成具有可用于加速反熔絲電介質(zhì)擊穿的縫隙的反熔絲柵極電極。取決于所利用的技術(shù)，反熔絲柵極電極可具有與被集成到相同襯底上的MOSFET柵極電極不同的組分和/或微結(jié)構(gòu)。在一個(gè)這樣的實(shí)施例中，具有特定組分和/或微結(jié)構(gòu)的反熔絲柵極電極包括縫隙，而具有不同組分或微結(jié)構(gòu)的MOSFET柵極電極是無(wú)縫隙的。圖2是根據(jù)采用影響柵極電極材料組分和/或微結(jié)構(gòu)的不同沉積工藝的實(shí)施例的反熔絲位單元301的橫截面視圖，該反熔絲位單元301將具有空隙加速的擊穿的MOS反熔絲100與MOSFET 300集成。MOS反熔絲100可具有上面參照?qǐng)D1B所描述的結(jié)構(gòu)特征中的任何和所有結(jié)構(gòu)特征。MOSFET 300可具有例如通過(guò)互連金屬化層(未描繪)耦合到反熔絲柵極電極130或反熔絲漏極電極114B以形成反熔絲位單元的端子。

MOSFET 300包括設(shè)置在襯底105的第二部分上方的半導(dǎo)體溝道區(qū)208。半導(dǎo)體溝道區(qū)208可具有與半導(dǎo)體溝道108的導(dǎo)電類型相同的導(dǎo)電類型，或者可具有互補(bǔ)的類型。MOSFET 300還包括半導(dǎo)體源極區(qū)210A、和漏極區(qū)210B，每個(gè)都具有與溝道區(qū)208互補(bǔ)的導(dǎo)電類型。源極區(qū)210A、漏極區(qū)210B例如作為再生長(zhǎng)的半導(dǎo)體區(qū)域被設(shè)置在襯底105上方溝道區(qū)208的相對(duì)側(cè)上。在其中溝道區(qū)208具有與溝道區(qū)108相同的導(dǎo)電類型的示例性實(shí)施例中，源極區(qū)210A和漏極區(qū)210B具有與源極區(qū)110A、漏極區(qū)110B相同的導(dǎo)電類型(例如，n型)。在另外的實(shí)施例中，位單元201的源極區(qū)和漏極區(qū)都具有基本上相同的組分(例如，被摻雜至相同的雜質(zhì)水平等)。

MOSFET 300還包括與半導(dǎo)體源極區(qū)210A接合的源極接觸部214A，以及與半導(dǎo)體漏極區(qū)210B接合的漏極接觸部214B。在示例性實(shí)施例中，源極接觸部214A、漏極接觸部214B具有與源極接觸部114A、漏極接觸部114B相同的組分。MOSFET 300還包括柵極電介質(zhì)220。在示例性實(shí)施例中，柵極電介質(zhì)220具有與柵極電介質(zhì)120基本上相同的EOT(例如，在10％內(nèi))。在另外的實(shí)施例中，柵極電介質(zhì)120和220具有基本上相同的組分和物理厚度。在一個(gè)有利的實(shí)施例中，柵極電介質(zhì)120和220兩者都包括相同的高k電介質(zhì)材料。

MOSFET 300還包括通過(guò)柵極電介質(zhì)220與溝道區(qū)208分隔開(kāi)、并且通過(guò)間隔體電介質(zhì)225與源極接觸部214A和漏極接觸部214B分隔開(kāi)的柵極電極330。如在圖3中所例示的，柵極電極330是無(wú)縫隙的，少了縫隙150的等同物。在有利的實(shí)施例中，柵極電極330具有與柵極電極130不同的材料組分。在一個(gè)這種實(shí)施例中，反熔絲柵極電極130具有通過(guò)高度共形的技術(shù)(例如，原子層沉積(ALD)、或化學(xué)氣相沉積(CVD))適當(dāng)?shù)爻练e的材料組分。MOSFET柵極電極230具有通過(guò)高度非共形的技術(shù)，并且更具體而言通過(guò)從底部到頂部填充開(kāi)口的超填充(superfill)技術(shù)，來(lái)適當(dāng)?shù)爻练e的材料組分。例如，柵極電極130可以包括具有公知的和商業(yè)上可獲得的CVD或ALD前驅(qū)體(例如，但不限于，半導(dǎo)體(例如，多晶硅)和金屬/金屬合金(例如，鎢、鋁))的適當(dāng)導(dǎo)電性的任何填充材料。類似地，柵極電極230可以包括具有公知的和商業(yè)上可獲得的超填充前驅(qū)體(例如，但不限于，可以是旋涂的或從底部到頂部電鍍的不同金屬)的適當(dāng)導(dǎo)電性的任何填充材料。在另外的實(shí)施例中，一種或多種雜質(zhì)可以存在于柵極電極230中，該雜質(zhì)在柵極電極130中不存在(或反之亦然)。例如，形成柵極電極230所采用的超填充工藝可以在柵極電極230中留下雜質(zhì)(例如，磷、等等)，而在柵極電極130中不存在雜質(zhì)。在另外的實(shí)施例中，柵極電極230具有與柵極電極130不同的材料微結(jié)構(gòu)。根據(jù)形成每個(gè)電極所采用的不同沉積技術(shù)，柵極電極130內(nèi)的微結(jié)構(gòu)可以與柵極電極230內(nèi)的微結(jié)構(gòu)不同，即使在柵極電極130和230具有基本上相同的組分(例如，均具有相同的金屬合金)的情況下。不同微結(jié)構(gòu)包括但不限于不同的晶粒尺寸、不同的晶粒形狀、不同的晶粒取向、或不同的合金相。

柵極電極覆蓋材料240設(shè)置在無(wú)縫隙的柵極電極330上方。在示例性示例中，覆蓋材料240以如針對(duì)反熔絲100所描述的相同方式回填電介質(zhì)間隔體225之間的凹陷的頂部表面。在有利的實(shí)施例中，覆蓋材料140和240具有相同的組分。在另外的實(shí)施例中，MOSFET柵極電極330具有比反熔絲柵極電極130的頂部表面更平面的頂部表面。更具體而言，相對(duì)于柵極電極330的側(cè)壁z高度，在柵極電極330的中心線附近存在很小(如果有的話)的凹陷部。如在圖3中例示的，柵極電極330包括基本上為平面的頂部電極表面330T，即使頂部電極表面330T凹陷低于間隔體電介質(zhì)225、和/或接觸部214A、214B。該較為平面的頂部柵極電極表面330T指示在柵極電極330上執(zhí)行的凹陷蝕刻，該凹陷蝕刻將柵極電極z高度從某個(gè)較大的z高度(例如，H₂)減小到H_g,2。在不存在縫隙的情況下，柵極電極凹陷蝕刻較均勻地跨電極頂部表面330T而進(jìn)行。平面凹陷的頂部柵極電極表面因此指示有利地保持高電介質(zhì)擊穿電壓的MOS疊置體(即，柵極電介質(zhì)220不經(jīng)歷加速的電介質(zhì)擊穿)。

在實(shí)施例中，MOS反熔絲位單元包括MOS反熔絲和MOSFET，每個(gè)還包括具有縫隙的柵極電極。對(duì)于這些實(shí)施例，反熔絲與MOSFET之間的柵極電介質(zhì)擊穿的差異可以通過(guò)避免對(duì)可能以其它方式加速M(fèi)OSFET柵極電介質(zhì)擊穿的MOSFET柵極電極縫隙的破壞來(lái)保持。在實(shí)施例中，MOSFET柵極電極未充分地凹陷以暴露出MOSFET柵極電極中存在的縫隙，而反熔絲柵極電極被凹陷足以暴露出縫隙的較大量。圖4是根據(jù)采用選擇性柵極凹陷的實(shí)施例的反熔絲位單元401的橫截面視圖，該反熔絲位單元401將具有空隙加速擊穿的MOS反熔絲100與MOSFET 400集成。MOS反熔絲100可具有上面參照?qǐng)D1B所描述的結(jié)構(gòu)特征中的任何和所有結(jié)構(gòu)特征。MOSFET 400可具有例如通過(guò)互連金屬化層(未描繪)耦合到反熔絲柵極電極130或反熔絲漏極電極114B以形成反熔絲位單元的端子。

MOSFET 400還包括設(shè)置在襯底105的第二部分上方的半導(dǎo)體溝道區(qū)208。半導(dǎo)體溝道區(qū)208可具有與半導(dǎo)體溝道108的導(dǎo)電類型相同的導(dǎo)電類型，或者可具有互補(bǔ)的類型。MOSFET 400還包括半導(dǎo)體源極區(qū)210A、和漏極區(qū)210B，每個(gè)都具有與溝道區(qū)208互補(bǔ)的導(dǎo)電類型。源極區(qū)210A、漏極區(qū)210B例如作為再生長(zhǎng)的半導(dǎo)體區(qū)域被設(shè)置在襯底105上方溝道區(qū)208的相對(duì)側(cè)上。在其中溝道區(qū)208具有與溝道區(qū)108相同的導(dǎo)電類型的示例性實(shí)施例中，源極區(qū)210A和漏極區(qū)210B具有與源極區(qū)110A、漏極區(qū)110B相同的導(dǎo)電類型(例如，n型)。在另外的實(shí)施例中，位單元401的源極和漏極區(qū)都具有基本上相同的組分(例如，被摻雜至相同的雜質(zhì)水平、等等)。MOSFET 400還包括與半導(dǎo)體源極區(qū)210A接合的源極接觸部214A，以及與半導(dǎo)體漏極區(qū)210B接合的漏極接觸部214B。在示例性實(shí)施例中，源極接觸部214A、漏極接觸部214B具有與源極接觸部114A、漏極接觸部114B相同的組分。MOSFET 400還包括柵極電介質(zhì)220。在示例性實(shí)施例中，柵極電介質(zhì)220具有與柵極電介質(zhì)120基本上相同的EOT(例如，在10％內(nèi))。在另外的實(shí)施例中，柵極電介質(zhì)120和220具有基本上相同的組分和物理厚度。在一個(gè)有利的實(shí)施例中，柵極電介質(zhì)120和220兩者都包括相同的高k電介質(zhì)材料。

MOSFET 400還包括通過(guò)柵極電介質(zhì)220與溝道區(qū)208分隔開(kāi)的柵極電極430。柵極電極430還通過(guò)間隔體電介質(zhì)225與源極接觸部214A和漏極接觸部214B分隔開(kāi)。如在圖4中所例示的，柵極電極430包括縫隙450，與柵極電極130中存在的縫隙150類似。在有利的實(shí)施例中，柵極電極430具有與柵極電極130相同的材料組分和相同的CD(例如，L₁的柵極長(zhǎng)度)。柵極電極130被凹陷至H_g,1，這足以打開(kāi)縫隙150。然而，柵極電極430被凹陷至z高度H_g,2，其大于柵極電極高度H_g,1?？p隙450保持由柵極電極材料封閉(occlude)，以使得縫隙450保持為柵極電極430包含的關(guān)鍵孔或空隙。該柵極電極指示具有高電介質(zhì)擊穿閾值的MOS疊置體(即，不是以反熔絲100的方式被空隙加速)。

柵極電極覆蓋材料240設(shè)置在柵極電極430上方。在示例性實(shí)施例中，覆蓋材料240以如針對(duì)反熔絲100所描述的相同方式來(lái)回填電介質(zhì)間隔體225之間的凹陷的頂部表面。在有利的實(shí)施例中，覆蓋材料140和240具有相同的組分。覆蓋材料240因柵極電極430的較大z高度而具有減小的厚度，并保持與周圍的電介質(zhì)和/或接觸金屬的平面性。在另外的實(shí)施例中，MOSFET柵極電極430具有比反熔絲柵極電極130的頂部表面更平面的頂部表面。更具體而言，相對(duì)于柵極電極430的側(cè)壁z高度，在柵極電極430的中心線附近存在很小(如果有的話)的凹陷部。如在圖4中例示的，柵極電極430包括基本上為平面的頂部電極表面430T，即使頂部電極表面430T凹陷低于間隔體電介質(zhì)225、和接觸部214A、214B。該較為平面的頂部柵極電極表面430T指示在柵極電極430上執(zhí)行的凹陷蝕刻，該凹陷蝕刻將柵極電極z高度從某個(gè)較大的z高度(例如，H₂)減小到H_g,2。然而，由于縫隙450并未打開(kāi)至頂部電極表面430T，因此柵極電極凹陷蝕刻較均勻地跨電極頂部表面430T而進(jìn)行。這種平面凹陷的頂部柵極電極表面因此指示有利地保持高電介質(zhì)擊穿電壓的MOS疊置體(即，柵極電介質(zhì)220不經(jīng)歷加速的電介質(zhì)擊穿)。

可以用各種各樣的技術(shù)來(lái)制造具有空隙加速的柵極電介質(zhì)擊穿的MOS反熔絲結(jié)構(gòu)以及將這種反熔絲與MOSFETS集成的IC結(jié)構(gòu)(例如，反熔絲位單元)。圖5A是根據(jù)實(shí)施例的例示了用于形成具有空隙加速擊穿的MOS反熔絲的方法501的流程圖。可以實(shí)施方法501以例如制造圖1B中例示的反熔絲100。

方法501從在操作510處在電介質(zhì)材料層中形成開(kāi)口開(kāi)始。開(kāi)口暴露出襯底的半導(dǎo)體溝道區(qū)?？梢栽诓僮?10處實(shí)施任何公知的技術(shù)來(lái)形成開(kāi)口，柵極電極將隨后被沉積到該開(kāi)口中。一種技術(shù)包括從周圍的結(jié)構(gòu)中去除犧牲柵極電極，如下面在圖5B和圖6A的上下文中進(jìn)一步描述的。也可以實(shí)施其它技術(shù)，例如但不限于均厚電介質(zhì)膜的圖案化蝕刻?？梢赃x擇周圍的電介質(zhì)的厚度或z高度以及開(kāi)口的CD，以在隨后將柵極電極材料回填到開(kāi)口中期間引起縫隙的形成。在一個(gè)示例性實(shí)施例中，在操作510處形成的開(kāi)口的AR大于1:1，并且有利地大于2:1。

在操作520處，柵極電介質(zhì)層形成在暴露在操作510處所形成的開(kāi)口內(nèi)的半導(dǎo)體溝道區(qū)上方。在操作520處可以采用任何公知的柵極電介質(zhì)形成工藝(例如，熱氧化、CVD、和ALD)，以形成公知適用為MOS電介質(zhì)的任何材料。在有利的實(shí)施例中，操作520必須包括通過(guò)ALD來(lái)沉積高k材料。

方法501繼續(xù)進(jìn)行操作530，其中在操作510處所形成的開(kāi)口內(nèi)形成柵極電極。在有利的實(shí)施例中，柵極電極通過(guò)從周圍電介質(zhì)的側(cè)壁填充開(kāi)口而形成。在示例性實(shí)施例中，操作530必須包括利用高度共形的工藝(例如，但不限于，CVD和ALD)來(lái)沉積柵極電極材料。共形工藝在柵極電極中形成縫隙。

方法501繼續(xù)進(jìn)行操作540，其中使得在操作530處沉積的柵極電極材料凹陷以打開(kāi)柵極電極中的縫隙。打開(kāi)的縫隙還可以使得在操作520處所形成的柵極電介質(zhì)暴露于在操作540處所采用的凹陷蝕刻工藝(并且暴露于任何隨后的工藝環(huán)境，直到柵極電極縫隙被封閉)。操作540可以根據(jù)柵極電極組分而需要一種或多種公知的凹陷蝕刻工藝。在有利的實(shí)施例中，操作540包括基于等離子體的凹陷蝕刻。在另外的實(shí)施例中，在基于等離子體的凹陷蝕刻或基于濕法化學(xué)品的凹陷蝕刻之后，操作540包含對(duì)柵極電極材料的平坦化以去除柵極電極材料過(guò)載物(overburden)。下面在圖5B的背景下進(jìn)一步描述了這些實(shí)施例。方法501在操作550處結(jié)束，其中通過(guò)利用任何公知的技術(shù)形成源極/漏極區(qū)、以及形成至源極/漏極區(qū)的源極/漏極接觸部來(lái)完成MOS反熔絲。

圖5B是根據(jù)實(shí)施例的例示了用于形成與具有空隙加速擊穿的MOS反熔絲集成的MOSFET的方法502的流程圖?？梢詫?shí)施方法502以便例如制造圖2中例示的反熔絲100和MOSFET 201。在方法502的背景下描述的某些操作將在圖6A-圖6G中進(jìn)一步例示。圖6A-圖6G是根據(jù)有利的實(shí)施例的隨著方法502中的所選操作而逐步形成的不具有空隙加速電介質(zhì)擊穿的MOSFET以及具有空隙加速的電介質(zhì)擊穿的反熔絲的橫截面視圖。為圖6A-圖6G中例示的相對(duì)應(yīng)的結(jié)構(gòu)保留在圖2中介紹的附圖標(biāo)記。通過(guò)圖6A-圖6G更詳細(xì)地例示的各個(gè)操作可以類似地用在上述方法501中的相對(duì)應(yīng)的操作中，以及用在下面進(jìn)一步描述的方法503中。

參考圖5B，方法502從在操作511處在電介質(zhì)材料層中形成第一和第二開(kāi)口開(kāi)始。開(kāi)口暴露出襯底的兩個(gè)單獨(dú)的半導(dǎo)體溝道區(qū)。在操作511處可以實(shí)施任何公知的技術(shù)以形成開(kāi)口，柵極電極將隨后沉積在該開(kāi)口中。一種技術(shù)包括從周圍的結(jié)構(gòu)中同時(shí)去除兩個(gè)犧牲柵極電極。在圖6A中例示的示例性實(shí)施例中，從在溝道半導(dǎo)體區(qū)108、208上方形成犧牲柵極結(jié)構(gòu)630開(kāi)始，執(zhí)行柵極替代工藝。犧牲柵極結(jié)構(gòu)630可以利用任何公知的技術(shù)來(lái)制造。在一個(gè)實(shí)施例中，犧牲材料(例如，但不限于，多晶硅)被沉積在襯底上方并被圖案化以形成多個(gè)犧牲柵極結(jié)構(gòu)。可以利用任何適當(dāng)?shù)某练e技術(shù)，例如但不限于化學(xué)氣相沉積(CVD)、或原子層沉積(ALD)。在一個(gè)示例性實(shí)施例中，通過(guò)CVD來(lái)沉積多晶硅?？梢岳萌魏芜m當(dāng)?shù)母飨虍愋晕g刻來(lái)圖案化犧牲材料。形成電介質(zhì)間隔體125、225。任何適當(dāng)?shù)碾娊橘|(zhì)材料(例如，但不限于，SiO、SiON、SiN、SiOC、等等)可以使用任何公知的技術(shù)來(lái)沉積，例如但不限于化學(xué)氣相沉積(CVD)、或原子層沉積(ALD)。電介質(zhì)材料沉積是有利地共形的。各項(xiàng)異性蝕刻然后可以清除電介質(zhì)材料，僅留下與地形臺(tái)階自對(duì)齊的間隔體電介質(zhì)125、225。在圖6A中例示的示例性實(shí)施例中，間隔體電介質(zhì)125、225與犧牲柵極結(jié)構(gòu)630的邊緣自對(duì)齊。隔離電介質(zhì)115形成在犧牲柵極結(jié)構(gòu)630周圍?？梢圆捎萌魏纬练e工藝來(lái)形成電介質(zhì)材料115，該沉積工藝?yán)缡堑幌抻贑VD、和旋涂工藝。對(duì)于非平坦化的沉積工藝，可以例如通過(guò)化學(xué)機(jī)械拋光(CMP)使所沉積的電介質(zhì)平坦化，以暴露出犧牲柵極特征的頂部表面。犧牲柵極特征然后被去除，如在圖6B中進(jìn)一步例示的。任何傳統(tǒng)的蝕刻工藝(例如，但不限于，濕法化學(xué)蝕刻、或干法等離子體蝕刻)可用于相對(duì)于周圍電介質(zhì)選擇性地去除一個(gè)或多個(gè)犧牲柵極結(jié)構(gòu)。在替代的實(shí)施例中，隔離電介質(zhì)115的形成和犧牲柵極結(jié)構(gòu)630的去除可以在形成間隔體電介質(zhì)125、225之前。

回到圖5B，可以選擇周圍電介質(zhì)的厚度或z高度以及柵極電極開(kāi)口中第一開(kāi)口的CD，以在隨后將柵極電極材料沉積到第一開(kāi)口中期間引起縫隙的形成。在一個(gè)示例性實(shí)施例中，在操作511處形成的第一開(kāi)口的AR大于1:1，并且有利地大于2:1，而在操作511處形成的第二開(kāi)口小于2:1，并且有利地不大于1:1。在一個(gè)示例性實(shí)施例中，較小CD的第一開(kāi)口和較大CD的第二開(kāi)口被形成到基本上均勻厚度或z高度的周圍電介質(zhì)中。

方法502繼續(xù)進(jìn)行操作531，其中柵極電介質(zhì)形成在操作511處所形成的第一開(kāi)口和第二開(kāi)口中的每個(gè)開(kāi)口中。在操作531處可以采用任何公知的柵極電介質(zhì)形成工藝(例如，熱氧化、CVD、和ALD)，以形成公知為適當(dāng)?shù)腗OS電介質(zhì)的任何材料。在由圖6C進(jìn)一步例示的有利的實(shí)施例中，高k柵極電介質(zhì)材料120和220通過(guò)ALD沉積。盡管未描繪，柵極電介質(zhì)材料120和220也可以在間隔體電介質(zhì)125、225的側(cè)壁上形成。柵極電極材料630然后同時(shí)回填第一開(kāi)口和第二開(kāi)口。在第一開(kāi)口和第二開(kāi)口的適當(dāng)AR的情況下，超填充僅針對(duì)較低AR的開(kāi)口而發(fā)生。在柵極電極沉積期間，在柵極電極材料631被回填到第一開(kāi)口中時(shí)，形成縫隙150，該第一開(kāi)口由于較高的AR(例如，與柵極長(zhǎng)度L₁相關(guān)聯(lián)的較窄CD)而促使與第二開(kāi)口相比較為共形。換言之，相比于對(duì)于較寬的第二開(kāi)口(與柵極長(zhǎng)度L₂相關(guān)聯(lián))，對(duì)于較窄的第一開(kāi)口，柵極電極材料631以相對(duì)于開(kāi)口底部處的沉積速率更大的速率從周圍的電介質(zhì)的側(cè)壁填入。

回到圖5B，方法502繼續(xù)進(jìn)行操作535，其中通過(guò)任何公知的技術(shù)(例如，CMP)來(lái)平坦化柵極電極材料，如在圖6D中進(jìn)一步例示的。平坦化可以去除柵極電極材料過(guò)載物，并暴露出隔離電介質(zhì)115和/或任何居間電介質(zhì)材料(例如，間隔體電介質(zhì)125、225)。方法502(圖5B)繼續(xù)進(jìn)行操作541，其中使用任何公知的技術(shù)使第一電極和第二電極130、330凹陷低于周圍的電介質(zhì)。在圖6E中進(jìn)一步例示的有利的實(shí)施例中，執(zhí)行基于等離子體的柵極電極凹陷蝕刻650。凹陷蝕刻被執(zhí)行以使柵極電極130的z高度減小到足以暴露出縫隙150。在去除封閉縫隙150的任何上層?xùn)艠O電極材料之后，縫隙150暴露于基于等離子體的凹陷蝕刻650。縫隙150然后提供沿縫隙z高度延伸的另外的蝕刻前端。加速凹陷蝕刻被局域?yàn)檠刂煽p隙150呈現(xiàn)的蝕刻前端，造成頂部表面柵極電極130中的非平面性。此外，通過(guò)縫隙150，下層?xùn)艠O電介質(zhì)120可以經(jīng)受已經(jīng)被發(fā)現(xiàn)用于加速柵極電介質(zhì)120的電擊穿的損壞。這種損壞可以在電極凹陷蝕刻期間、或者在隨后的處理期間引發(fā)，直到縫隙150再次用上層材料封閉。

回到圖5B，方法502繼續(xù)進(jìn)行操作545，其中覆蓋材料沉積在第一柵極電極和第二柵極電極的凹陷表面上方?？梢栽诓僮?45處利用任何公知的技術(shù)，例如自平坦化旋涂沉積、或者非平坦化氣相沉積。非平坦化沉積的實(shí)施例還可以包括隨后的平坦化(例如，CMP)操作。方法502在操作551處結(jié)束，其中MOS晶體管基于較寬的柵極電極而完成，并且MOS反熔絲基于較窄的柵極電極而完成。圖6E中例示的反熔絲位單元隨后準(zhǔn)備用于MOSFET 300和反熔絲100的上層互連。

圖5C是根據(jù)另一個(gè)實(shí)施例的例示了將MOSFET與具有空隙加速擊穿的MOS反熔絲集成的方法503的流程圖。可以實(shí)施方法503以制造例如在圖4中例示的反熔絲100和MOSFET 401。方法503從在操作512處在電介質(zhì)材料層中形成第一開(kāi)口和第二開(kāi)口開(kāi)始。開(kāi)口暴露出襯底的兩個(gè)單獨(dú)的半導(dǎo)體溝道區(qū)。在操作512處可以實(shí)施任何公知的技術(shù)來(lái)形成開(kāi)口，柵極電極隨后被沉積到該開(kāi)口中。一種技術(shù)包括從周圍的結(jié)構(gòu)中同時(shí)去除兩個(gè)犧牲柵極電極，如上面在圖5B的背景下所描述的。也可以實(shí)施其它技術(shù)，例如但不限于均厚電介質(zhì)膜的圖案化蝕刻?？梢赃x擇周圍電介質(zhì)的厚度或z高度、以及第一開(kāi)口和第二開(kāi)口兩者的CD，以在隨后將柵極電極材料沉積到開(kāi)口中期間引發(fā)縫隙的形成。在一個(gè)示例性實(shí)施例中，在操作512處形成的第一開(kāi)口和第二開(kāi)口兩者的AR都大于1:1，并且有利地大于2:1。在一個(gè)示例性實(shí)施例中，第一開(kāi)口和第二開(kāi)口兩者的CD是基本上相同的(例如，在相同目標(biāo)CD的正常變化范圍內(nèi))。

方法503繼續(xù)進(jìn)行操作532，其中柵極電介質(zhì)形成在操作512處所形成的開(kāi)口中的每個(gè)開(kāi)口中。在操作532處可以采用任何公知的柵極電介質(zhì)形成工藝(例如，熱氧化、CVD、和ALD)，以形成公知為適當(dāng)?shù)腗OS電介質(zhì)的任何材料。在有利的實(shí)施例中，操作532包含通過(guò)ALD來(lái)沉積高k材料。操作532還包括分別將柵極電極材料(或多種材料)同時(shí)回填到第一開(kāi)口和第二開(kāi)口中。在柵極電極沉積期間，在柵極電極材料被回填到第一開(kāi)口和第二開(kāi)口兩者中時(shí)，形成縫隙，其共形地進(jìn)行并從周圍電介質(zhì)的側(cè)壁填入。

方法503繼續(xù)進(jìn)行操作535，其中通過(guò)任何公知的技術(shù)(例如，CMP)來(lái)平坦化柵極電極材料。在操作542處，然后使用任何公知的技術(shù)來(lái)使第一電極和第二電極凹陷低于周圍電介質(zhì)不同的量。在有利的實(shí)施例中，執(zhí)行基于等離子體的柵極電極凹陷蝕刻達(dá)第一持續(xù)時(shí)間，在該持續(xù)時(shí)間期間，設(shè)置在第二開(kāi)口中的柵極電極材料例如利用掩模被保護(hù)。在另外的實(shí)施例中，在去除掩模之后，執(zhí)行第二基于等離子體的柵極電極凹陷蝕刻達(dá)第二持續(xù)時(shí)間。總的柵極電極凹陷蝕刻時(shí)間足以暴露出第一開(kāi)口中存在的縫隙，使得下層?xùn)艠O電介質(zhì)經(jīng)受已經(jīng)被發(fā)現(xiàn)用于加速膜的電擊穿的損壞。第二柵極電極凹陷蝕刻持續(xù)時(shí)間不足以暴露出第二開(kāi)口中存在的縫隙，保持高的MOS電介質(zhì)擊穿閾值。

在操作545處，覆蓋材料沉積在第一柵極電極和第二柵極電極的凹陷表面上方?？梢栽诓僮?45處利用任何公知的技術(shù)，例如自平坦化旋涂沉積、或非平坦化氣相沉積。非平坦化沉積的實(shí)施例還可以包括隨后的平坦化(例如，CMP)操作。方法503在操作552處結(jié)束，其中MOS晶體管基于具有較高的電介質(zhì)擊穿強(qiáng)度的第二MOS疊置體而完成，并且MOS反熔絲基于具有空隙加速電介質(zhì)擊穿的MOS疊置體而完成。

圖7例示了其中移動(dòng)計(jì)算平臺(tái)1005和/或數(shù)據(jù)服務(wù)器機(jī)器1006采用根據(jù)本發(fā)明的實(shí)施例的具有空隙加速柵極電介質(zhì)擊穿的MOS反熔絲的系統(tǒng)1000。服務(wù)器機(jī)器1006可以是任何商業(yè)服務(wù)器，例如包括設(shè)置在機(jī)架內(nèi)并聯(lián)網(wǎng)在一起用于電子數(shù)據(jù)處理的任何數(shù)量的高性能計(jì)算平臺(tái)，在示例性實(shí)施例中，包括封裝的單片式IC 1050。移動(dòng)計(jì)算平臺(tái)1005可以是被配置用于電子數(shù)據(jù)顯示、電子數(shù)據(jù)處理、無(wú)線電子數(shù)據(jù)傳輸、等等中的每個(gè)的便攜式設(shè)備。例如，移動(dòng)計(jì)算平臺(tái)1005可以是平板設(shè)備、智能電話、膝上計(jì)算機(jī)、等等中的任一個(gè)，并可以包括顯示屏幕(例如，電容性的、電感性的、電阻性的、觸摸屏)、芯片級(jí)或封裝級(jí)集成系統(tǒng)1010、以及電池1015。

無(wú)論是設(shè)置在放大視圖1020中例示的集成系統(tǒng)1010內(nèi)，還是作為服務(wù)器機(jī)器1006內(nèi)的獨(dú)立式封裝芯片，封裝的單片式IC 1050都包括存儲(chǔ)器芯片(例如，RAM)、或處理器芯片(例如，微處理器、多核微處理器、圖形處理器、等等)，其采用包括具有空隙加速柵極電介質(zhì)擊穿的至少一個(gè)反熔絲的單片式架構(gòu)。有利地，集成系統(tǒng)1010包括其中MOS反熔絲具有空隙加速柵極電介質(zhì)擊穿并且MOSFET保持較高的標(biāo)稱柵極電介質(zhì)擊穿的MOS反熔絲位單元，例如如本文中其它地方所描述的。單片式IC 1050可以連同以下各項(xiàng)中的一項(xiàng)或多項(xiàng)進(jìn)一步耦合到板、襯底、或者內(nèi)插件1060：功率管理集成電路(PMIC)1030；包括寬帶RF(無(wú)線)發(fā)射機(jī)和/或接收機(jī)(TX/RX)的RF(無(wú)線)集成電路(RFIC)1025(例如，包括數(shù)字基帶，并且模擬前端模塊還包括發(fā)射路徑上的功率放大器以及接收路徑上的低噪聲放大器)；以及它們的控制器1035。

功能上，PMIC 1030可以執(zhí)行電池功率調(diào)節(jié)、DC-DC轉(zhuǎn)換、等等，并因此具有耦合到電池1015的輸入并具有向其它功能模塊提供電流供應(yīng)的輸出。如進(jìn)一步例示的，在示例性實(shí)施例中，RFIC 1025具有耦合到天線的輸出(未示出)以實(shí)施多種無(wú)線標(biāo)準(zhǔn)或協(xié)議中的任何一種，這些無(wú)線標(biāo)準(zhǔn)或協(xié)議包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長(zhǎng)期演進(jìn)(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍(lán)牙、它們的衍生物、以及被命名為3G、4G、5G、及更高的任何其它無(wú)線協(xié)議。在替代的實(shí)施方式中，這些板級(jí)模塊中的每個(gè)模塊都可以集成到被耦合至單片式IC 1050的封裝基板的單個(gè)IC上，或者集成在被耦合至單片式IC 1050的封裝基板的單個(gè)IC內(nèi)。

圖8是根據(jù)本公開(kāi)內(nèi)容的至少一些實(shí)施方式布置的計(jì)算設(shè)備1100的功能框圖。計(jì)算設(shè)備1100可以例如在平臺(tái)1005或服務(wù)器機(jī)器1006內(nèi)找到。設(shè)備1100還包括承載多個(gè)部件的母板1102，該多個(gè)部件例如但不限于處理器1104(例如，應(yīng)用處理器)，其還可以包含例如如本文中其它地方所討論的具有空隙加速柵極電介質(zhì)擊穿的MOS反熔絲。處理器1104可以物理地和/或電氣地耦合到母板1102。在一些示例中，處理器1104包括封裝在處理器1104內(nèi)的集成電路管芯?？傮w上，術(shù)語(yǔ)“處理器”或“微處理器”可以指代對(duì)來(lái)自寄存器和/或存儲(chǔ)器的電子數(shù)據(jù)進(jìn)行處理以便將該電子數(shù)據(jù)轉(zhuǎn)換成可以進(jìn)一步儲(chǔ)存在寄存器和/或存儲(chǔ)器中的其它電子數(shù)據(jù)的任何設(shè)備或設(shè)備的一部分。

在各個(gè)示例中，一個(gè)或多個(gè)通信芯片1106也可以物理地和/或電氣地耦合到母板1102。在另外的實(shí)施方式中，通信芯片1106可以是處理器1104的部分。取決于其應(yīng)用，計(jì)算設(shè)備1100可以包括其它部件，這些部件可以物理地和電氣地耦合到母板1102，也可以不存在這樣的耦合。這些其它部件包括但不限于易失性存儲(chǔ)器(例如，DRAM)、非易失性存儲(chǔ)器(例如，ROM)、閃存、圖形處理器、數(shù)字信號(hào)處理器、密碼協(xié)處理器、芯片組、天線、觸摸屏顯示器、觸摸屏控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(tǒng)(GPS)設(shè)備、羅盤、加速度計(jì)、陀螺儀、揚(yáng)聲器、照相機(jī)、以及大容量?jī)?chǔ)存設(shè)備(例如，硬盤驅(qū)動(dòng)、固態(tài)驅(qū)動(dòng)(SSD)、壓縮盤(CD)、數(shù)字多功能盤(DVD)等)、等等。

通信芯片1106可以實(shí)現(xiàn)無(wú)線通信，以便將數(shù)據(jù)傳送到計(jì)算設(shè)備1100以及從計(jì)算設(shè)備1100傳送數(shù)據(jù)。術(shù)語(yǔ)“無(wú)線”及其派生詞可用于描述可通過(guò)使用經(jīng)調(diào)制的電磁輻射經(jīng)由非固態(tài)介質(zhì)來(lái)傳送數(shù)據(jù)的電路、設(shè)備、系統(tǒng)、方法、技術(shù)、通信信道等。該術(shù)語(yǔ)并非暗示相關(guān)聯(lián)的設(shè)備不包含任何引線，盡管在一些實(shí)施例中它們可能不含有。通信芯片1106可以實(shí)施多種無(wú)線標(biāo)準(zhǔn)或協(xié)議中的任何無(wú)線標(biāo)準(zhǔn)或協(xié)議，這些無(wú)線標(biāo)準(zhǔn)或協(xié)議包括但不限于本文中在其它地方所描述的那些。如所討論的，計(jì)算設(shè)備1100可以包括多個(gè)通信芯片706。例如，第一通信芯片可以專用于較短距離無(wú)線通信(例如，Wi-Fi和藍(lán)牙)，并且第二通信芯片可以專用于較長(zhǎng)距離無(wú)線通信(例如，GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO以及其它)。

盡管已經(jīng)參照各個(gè)實(shí)施方式描述了本文中所闡述的某些特征，但該描述并非旨在以限制性的意義解釋。因此，對(duì)于本公開(kāi)內(nèi)容涉及的本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的對(duì)本文中所描述的實(shí)施例以及其它實(shí)施方式的各種修改被認(rèn)為落在本公開(kāi)內(nèi)容的精神和范圍內(nèi)。

將認(rèn)識(shí)到，本發(fā)明并不限于如此描述的實(shí)施例，但是可以在不脫離所附權(quán)利要求的范圍的情況下以修改和變更來(lái)實(shí)施本發(fā)明。以上實(shí)施例可以包括特征的特定組合。例如：

在一個(gè)或多個(gè)第一實(shí)施例中，一種金屬-氧化物-半導(dǎo)體(MOS)反熔絲位單元，包括反熔絲，該反熔絲還包括設(shè)置在襯底上方的第一半導(dǎo)體溝道區(qū)。反熔絲還包括第一半導(dǎo)體源極區(qū)和第一漏極區(qū)，它們具有與第一溝道區(qū)互補(bǔ)的導(dǎo)電類型，并且設(shè)置在襯底上方并設(shè)置在第一溝道區(qū)的相對(duì)側(cè)上。反熔絲還包括與第一源極區(qū)接合的第一源極接觸部，以及與第一漏極區(qū)接合的第一漏極接觸部。反熔絲還包括第一柵極電介質(zhì)，該第一柵極電介質(zhì)設(shè)置在第一溝道區(qū)上方。反熔絲還包括第一柵極電極，該第一柵極電極通過(guò)第一柵極電介質(zhì)與第一溝道區(qū)分隔開(kāi)，并通過(guò)居間電介質(zhì)材料與第一漏極接觸部和第一源極接觸部分隔開(kāi)，該第一柵極電極具有縫隙，該縫隙從第一柵極電極的頂部表面延伸通過(guò)z高度接近第一柵極電介質(zhì)。

進(jìn)一步根據(jù)第一實(shí)施例，第一柵極電極具有第一柵極長(zhǎng)度。第一柵極電極材料中的縫隙被設(shè)置在第一柵極長(zhǎng)度的大致中心處。

進(jìn)一步根據(jù)第一實(shí)施例，權(quán)利要求1的反熔絲位單元還包括MOS晶體管，該MOS晶體管耦合至第一柵極電極或第一漏極接觸部。晶體管還包括第二半導(dǎo)體溝道區(qū)，該第二半導(dǎo)體溝道區(qū)設(shè)置在襯底上方。晶體管還包括第二半導(dǎo)體源極區(qū)和第二漏極區(qū)，它們具有與第二溝道區(qū)互補(bǔ)的導(dǎo)電類型，并且設(shè)置在襯底上方并設(shè)置在第二溝道區(qū)的相對(duì)側(cè)上。晶體管還包括與第二源極區(qū)接合的第二源極接觸部，以及與第二漏極區(qū)接合的第二漏極接觸部。晶體管還包括第二柵極電介質(zhì)，該第二柵極電介質(zhì)設(shè)置在第二溝道區(qū)上方。晶體管還包括第二柵極電極，該第二柵極電極通過(guò)第二柵極電介質(zhì)與第二溝道區(qū)分隔開(kāi)，并通過(guò)居間電介質(zhì)材料與第二源極接觸部和第二漏極接觸部分隔開(kāi)，其中，第二柵極電極是無(wú)縫隙的。

進(jìn)一步根據(jù)上一實(shí)施例，第一柵極電極具有第一柵極長(zhǎng)度。第一柵極電極材料中的縫隙被設(shè)置在第一柵極長(zhǎng)度的大致中心處。第一柵極電極的z高度小于居間電介質(zhì)材料的z高度。第二柵極電極具有第二柵極長(zhǎng)度，其大于第一柵極長(zhǎng)度。第一柵極電極和第二柵極電極具有基本上相同的材料組分。

進(jìn)一步根據(jù)以上實(shí)施例，第一柵極電極具有第一柵極長(zhǎng)度。第一柵極電極材料中的縫隙設(shè)置在第一柵極長(zhǎng)度的大致中心處。第二柵極電極具有第二柵極長(zhǎng)度，其等于或小于第一柵極長(zhǎng)度。第一柵極電極和第二柵極電極的z高度小于居間電介質(zhì)材料的z高度。第一柵極電極和第二柵極電極均包括填充金屬，第一柵極電極的填充金屬具有以下各項(xiàng)中的至少一項(xiàng)：與第二柵極電極的填充金屬不同的組分；或與第二柵極電極的填充金屬不同的微結(jié)構(gòu)。

進(jìn)一步根據(jù)以上實(shí)施例，第一柵極電極和第二柵極電極具有基本上相等的z高度。覆蓋材料被設(shè)置在第一柵極電極的頂部表面上方并且設(shè)置在第二柵極電極的表面上方，覆蓋材料封閉第一柵極電極中的縫隙。

進(jìn)一步根據(jù)以上實(shí)施例，MOS晶體管耦合到第一柵極電極以控制第一柵極電極與第一漏極區(qū)之間的電壓電平。

進(jìn)一步根據(jù)第一實(shí)施例，反熔絲位單元還包括MOS晶體管，其耦合到第一柵極電極或第一漏極接觸部。晶體管還包括第二半導(dǎo)體溝道區(qū)，該第二半導(dǎo)體溝道區(qū)設(shè)置在襯底上方。晶體管還包括第二半導(dǎo)體源極區(qū)和第二漏極區(qū)，它們具有與第二溝道區(qū)互補(bǔ)的導(dǎo)電類型，并且設(shè)置在襯底上方并設(shè)置在第二溝道區(qū)的相對(duì)側(cè)上。晶體管還包括與第二源極區(qū)接合的第二源極接觸部，以及與第二漏極區(qū)接合的第二漏極接觸部。晶體管還包括第二柵極電介質(zhì)，該第二柵極電介質(zhì)設(shè)置在第二溝道區(qū)上方。晶體管還包括第二柵極電極，該第二柵極電極通過(guò)第二柵極電介質(zhì)與第二溝道區(qū)分隔開(kāi)，并通過(guò)居間電介質(zhì)材料與第二源極接觸部和第二漏極接觸部分隔開(kāi)，其中，第二柵極電極具有從與第二柵極電介質(zhì)的界面開(kāi)始的第二z高度，該第二z高度大于第一柵極電極的z高度，并且其中，第二柵極電極具有第二縫隙，該第二縫隙被第二電極的頂部表面封閉。

在一個(gè)或多個(gè)第二實(shí)施例中，一種制造MOS反熔絲位單元的方法，包括在周圍的電介質(zhì)材料中形成第一開(kāi)口，該第一開(kāi)口暴露出第一半導(dǎo)體溝道區(qū)。該方法還包括在第一半導(dǎo)體溝道區(qū)上方形成第一柵極電介質(zhì)。方法還包括通過(guò)從周圍的電介質(zhì)材料的側(cè)壁填充第一開(kāi)口來(lái)形成第一柵極電極。該方法還包括使第一柵極電極相對(duì)于周圍的電介質(zhì)材料凹陷，以打開(kāi)第一柵極電極中的縫隙并將縫隙暴露于柵極電極凹陷蝕刻工藝。方法還包括形成至第一源極區(qū)和第一漏極區(qū)的第一源極接觸部和第一漏極接觸部，該第一源極區(qū)和第一漏極區(qū)設(shè)置在第一溝道區(qū)的相對(duì)側(cè)上。

進(jìn)一步根據(jù)第二實(shí)施例，形成反熔絲位單元還包括：在使第一柵極電極凹陷低于電介質(zhì)材料的z高度之前，使得第一柵極電極材料與周圍的電介質(zhì)材料平坦化，并且打開(kāi)縫隙暴露出第一柵極電介質(zhì)。

進(jìn)一步根據(jù)第二實(shí)施例，沉積第一柵極電極還包括：利用對(duì)于第一開(kāi)口的縱橫比共形的沉積工藝來(lái)沉積第一填充金屬。

進(jìn)一步根據(jù)第二實(shí)施例，形成反熔絲位單元還包括在周圍的電介質(zhì)材料中形成第二開(kāi)口，該第二開(kāi)口暴露出第二半導(dǎo)體溝道區(qū)。形成反熔絲位單元還包括在第二半導(dǎo)體溝道區(qū)上方形成第二柵極電介質(zhì)。形成反熔絲位單元還包括通過(guò)利用非共形沉積回填第二開(kāi)口來(lái)形成第二柵極電極。形成反熔絲位單元還包括使第二柵極電極凹陷。形成至第二源極區(qū)和第二漏極區(qū)的第二源極接觸部和第二漏極接觸部，該第二源極區(qū)和第二漏極區(qū)設(shè)置在第二溝道區(qū)的相對(duì)側(cè)上。

進(jìn)一步根據(jù)上一實(shí)施例，第二開(kāi)口的縱橫比低于第一開(kāi)口的縱橫比，并且沉積第一柵極電極和第二柵極電極還包括：利用對(duì)于第一開(kāi)口的縱橫比共形并且對(duì)于第二開(kāi)口的縱橫比超填充的工藝來(lái)沉積第一填充金屬。

進(jìn)一步根據(jù)上一實(shí)施例，沉積第一填充金屬還包括利用化學(xué)氣相沉積(CVD)或原子層沉積(ALD)工藝來(lái)沉積柵極電極。

進(jìn)一步根據(jù)以上實(shí)施例，第二開(kāi)口具有第二縱橫比，該第二縱橫比等于或大于第一開(kāi)口的縱橫比。沉積第一柵極電極還包括利用對(duì)于第一開(kāi)口的縱橫比共形的沉積工藝來(lái)沉積第一填充金屬。沉積第二柵極電極還包括利用對(duì)于第二開(kāi)口的縱橫比超填充的工藝來(lái)沉積第二填充金屬。

進(jìn)一步根據(jù)第二實(shí)施例，形成第一柵極電介質(zhì)還包括在犧牲柵極特征周圍形成隔離電介質(zhì)。形成第一開(kāi)口還包括去除犧牲柵極特征以形成第一開(kāi)口和第二開(kāi)口，該第一開(kāi)口和第二開(kāi)口暴露出第一半導(dǎo)體溝道區(qū)和第二半導(dǎo)體溝道區(qū)。形成第一柵極電極還包括：在第一半導(dǎo)體溝道區(qū)和第二半導(dǎo)體溝道區(qū)上方沉積柵極電介質(zhì)，以及利用沉積工藝將柵極電極材料回填到第一開(kāi)口和第二開(kāi)口中，該沉積工藝在被回填在至少第一開(kāi)口中的電極材料中形成縫隙，使得柵極電極材料與隔離電介質(zhì)平坦化，以及使得第二柵極電極材料與隔離電介質(zhì)平坦化。使第一柵極電極凹陷還包括使柵極電極材料凹陷低于隔離電介質(zhì)，凹陷打開(kāi)縫隙。方法還包括利用電介質(zhì)覆蓋第一柵極電極材料和第二柵極電極材料以封閉縫隙。方法還包括形成至源極區(qū)/漏極區(qū)的源極接觸部/漏極接觸部，該源極區(qū)/漏極區(qū)在第一溝道區(qū)和第二溝道區(qū)的相對(duì)側(cè)上。

進(jìn)一步根據(jù)上一實(shí)施例，第一開(kāi)口和第二開(kāi)口具有基本上相同的縱橫比，并且使柵極電極材料凹陷還包括使回填第一開(kāi)口的柵極電極材料凹陷至第一柵極電極的z高度，該第一柵極電極的z高度小于第二柵極電極的z高度。

進(jìn)一步根據(jù)上一實(shí)施例，在回填第二開(kāi)口的電極材料中存在的縫隙在使柵極電極材料凹陷之后，保持被電極材料的頂部表面封閉。

在一個(gè)或多個(gè)第三實(shí)施例中，一種制造MOS反熔絲位單元的方法，包括在犧牲柵極特征周圍形成隔離電介質(zhì)。方法還包括去除犧牲柵極特征以形成第一開(kāi)口和第二開(kāi)口，該第一開(kāi)口和第二開(kāi)口暴露出第一半導(dǎo)體溝道區(qū)和第二半導(dǎo)體溝道區(qū)。該方法還包括在第一半導(dǎo)體溝道區(qū)和第二半導(dǎo)體溝道區(qū)上方沉積柵極電介質(zhì)。方法還包括利用沉積工藝來(lái)將柵極電極材料回填到第一開(kāi)口和第二開(kāi)口中，該沉積工藝在至少第一開(kāi)口中回填的電極材料中形成縫隙。方法還包括使得柵極電極材料與隔離電介質(zhì)平坦化。方法還包括使得第二柵極電極材料與隔離電介質(zhì)平坦化。方法還包括使柵極電極材料凹陷低于隔離電介質(zhì)，凹陷打開(kāi)縫隙。方法還包括利用電介質(zhì)覆蓋第一柵極電極材料和第二柵極電極材料以封閉縫隙。方法還包括形成至源極/漏極區(qū)的源極/漏極接觸部，該源極/漏極區(qū)在第一溝道區(qū)和第二溝道區(qū)的相對(duì)側(cè)上。

進(jìn)一步根據(jù)第三實(shí)施例，第一開(kāi)口和第二開(kāi)口具有基本上相同的縱橫比，并且使柵極電極材料凹陷還包括使回填第一開(kāi)口的柵極電極材料凹陷至第一柵極電極的z高度，該第一柵極電極的z高度小于第二柵極電極的z高度。

進(jìn)一步根據(jù)上一實(shí)施例，在第二開(kāi)口中回填的電極材料中存在的縫隙在使柵極電極材料凹陷之后，保持被電極材料的頂部表面封閉。

在一個(gè)或多個(gè)第四實(shí)施例中，一種片上系統(tǒng)(SoC)，包括處理器邏輯電路，存儲(chǔ)器電路，該存儲(chǔ)器電路耦合到處理器邏輯電路，RF電路，該RF電路耦合到處理器邏輯電路并包括無(wú)線電發(fā)射電路和無(wú)線電接收機(jī)電路，以及功率管理電路，該功率管理電路包括用于接收DC電源的輸入以及輸出，該輸出耦合到處理器邏輯電路、存儲(chǔ)器電路、或RF電路中的至少之一。RF電路或功率管理電路中的至少之一包括如第一實(shí)施例中的任何實(shí)施例所述的MOS反熔絲位單元。

進(jìn)一步根據(jù)第四實(shí)施例，MOS反熔絲位單元還包括第一半導(dǎo)體溝道區(qū)，該第一半導(dǎo)體溝道區(qū)設(shè)置在襯底上方。MOS反熔絲位單元還包括第一半導(dǎo)體源極區(qū)和第一漏極區(qū)，它們具有與第一溝道區(qū)互補(bǔ)的導(dǎo)電類型，并且設(shè)置在襯底上方并設(shè)置在第一溝道區(qū)的相對(duì)側(cè)上。MOS反熔絲位單元還包括與第一漏極區(qū)接合的第一漏極接觸部，以及與第一源極區(qū)接合的第一源極接觸部。MOS反熔絲位單元還包括第一柵極電介質(zhì)，該第一柵極電介質(zhì)設(shè)置在第一溝道區(qū)上方。MOS反熔絲位單元還包括第一柵極電極，該第一柵極電極通過(guò)第一柵極電介質(zhì)與第一溝道區(qū)分隔開(kāi)，并通過(guò)居間電介質(zhì)與第一漏極接觸部和第一源極接觸部分隔開(kāi)，該第一柵極電極具有縫隙，該縫隙從第一柵極電極的頂部表面延伸通過(guò)z高度接近第一柵極電介質(zhì)。

進(jìn)一步根據(jù)第四實(shí)施例，第一柵極電極具有第一柵極長(zhǎng)度，該第一柵極電極材料中的縫隙被設(shè)置在第一柵極長(zhǎng)度的大致中心處，并且第一柵極電極的z高度小于居間電介質(zhì)的z高度。

在一個(gè)或多個(gè)第五實(shí)施例中，一種片上系統(tǒng)(SoC)，包括處理器邏輯電路，存儲(chǔ)器電路，該存儲(chǔ)器電路耦合到處理器邏輯電路，RF電路，該RF電路耦合到處理器邏輯電路并包括無(wú)線電發(fā)射電路和無(wú)線電接收機(jī)電路，功率管理電路，該功率管理電路包括用于接收DC電源的輸入以及輸出，該輸出耦合到處理器邏輯電路、存儲(chǔ)器電路、或RF電路中的至少之一。RF電路或功率管理電路中的至少之一包括MOS反熔絲位單元。MOS反熔絲位單元還包括第一半導(dǎo)體溝道區(qū)，該第一半導(dǎo)體溝道區(qū)設(shè)置在襯底上方。MOS反熔絲位單元還包括第一半導(dǎo)體源極區(qū)和第一漏極區(qū)，它們具有與第一溝道區(qū)互補(bǔ)的導(dǎo)電類型，并且設(shè)置在襯底上方并設(shè)置在第一溝道區(qū)的相對(duì)側(cè)上。MOS反熔絲位單元還包括與第一漏極區(qū)接合的第一漏極接觸部，以及與第一源極區(qū)接合的第一源極接觸部。MOS反熔絲位單元還包括第一柵極電介質(zhì)，該第一柵極電介質(zhì)設(shè)置在第一溝道區(qū)上方。MOS反熔絲位單元還包括第一柵極電極，該第一柵極電極通過(guò)第一柵極電介質(zhì)與第一溝道區(qū)分隔開(kāi)，并通過(guò)居間電介質(zhì)與第一漏極接觸部和第一源極接觸部分隔開(kāi)，該第一柵極電極具有縫隙，該縫隙從第一柵極電極的頂部表面延伸通過(guò)z高度接近第一柵極電介質(zhì)。

進(jìn)一步根據(jù)第五實(shí)施例，第一柵極電極具有第一柵極長(zhǎng)度。該第一柵極電極材料中的縫隙被設(shè)置在第一柵極長(zhǎng)度的大致中心處。第一柵極電極的z高度小于居間電介質(zhì)的z高度。

然而，以上實(shí)施例并不限于這點(diǎn)，并且在各實(shí)施方式中，以上實(shí)施例可以包括采用這些特征的僅一個(gè)子集，采用這些特征的不同順序、采用這些特征的不同組合、和/或采用除那些明確列出的特征之外的另外的特征。因此，本發(fā)明的范圍應(yīng)當(dāng)參照所附權(quán)利要求連同這些權(quán)利要求的等同形式的整個(gè)范圍來(lái)確定。