本發(fā)明的實(shí)施例涉及集成電路器件，更具體地，涉及用于芯軸和間隔件圖案化的方法和結(jié)構(gòu)。

背景技術(shù)：

隨著集成電路(IC)技術(shù)不斷地進(jìn)入更小的技術(shù)節(jié)點(diǎn)，諸如32nm和以下的技術(shù)節(jié)點(diǎn)，由于傳統(tǒng)的光學(xué)光刻技術(shù)的分辨率的限制，簡(jiǎn)單按比例縮小類似的更大的節(jié)點(diǎn)處使用的設(shè)計(jì)往往導(dǎo)致不精確或形狀差的器件特點(diǎn)。不精確或形狀差的器件特點(diǎn)的實(shí)例包括圓化、收聚、頸縮、橋接、凹陷、侵蝕、金屬線厚度的變化和影響器件性能的其它特性。提高晶圓上的圖像印刷質(zhì)量的一個(gè)方法是使用IC布局設(shè)計(jì)中的限制性設(shè)計(jì)規(guī)則(RDR)。根據(jù)RDR的示例性IC布局包括在相同方向上延伸和間隔開圖案間距的平行線圖案。設(shè)計(jì)線寬度和圖案間距以通過利用建設(shè)性的光干涉提高圖案印刷質(zhì)量。

然而，在大規(guī)模的IC中，并不是所有的圖案都是根據(jù)相同的設(shè)計(jì)規(guī)則設(shè)計(jì)的。例如，IC可以包括邏輯電路和嵌入式靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)單元。SRAM單元可以使用較小的間距用于面積的減小，而邏輯電路可以使用較大的間距。對(duì)于另一個(gè)實(shí)例，IC可以包括多個(gè)現(xiàn)成的宏，每個(gè)宏都已經(jīng)根據(jù)自身的RDR組布置。在這些IC中，可以使用多個(gè)布局塊。每個(gè)布局塊都是根據(jù)RDR組設(shè)計(jì)，并且不同的布局塊可以使用不同的RDR。在任何兩個(gè)布局塊之間提供間隔以適應(yīng)諸如線端圓化的印刷不精確以及滿足用于IC制造的某些間隔要求。當(dāng)期望更大的器件集成時(shí)，這個(gè)間隔變成了問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的實(shí)施例提供了一種方法，包括：接收集成電路(IC)設(shè)計(jì)布局，其中，所述IC設(shè)計(jì)布局包括第一布局塊和第二布局塊，所述第一布局塊包括在第一方向上縱向定向的第一線圖案，所述第二布局塊包括在所述第一方向上縱向定向的第二線圖案，并且所述第一布局塊和所述第二布局塊分隔開第一間隔；向所述第一間隔添加偽圖案，其中，所述偽圖案連接所述第一線圖案和所述第二線圖案；以及輸出計(jì)算機(jī)可讀格式的芯軸圖案布局和切割圖案布局，其中，所述芯軸圖案布局包括所述第一線圖案和所述第二線圖案以及所述偽圖案，并且其中，所述切割圖案布局包括對(duì)應(yīng)于所述第一間隔的圖案。

本發(fā)明的另一實(shí)施例提供了一種方法，包括：接收集成電路(IC)設(shè)計(jì)布局，其中，所述IC設(shè)計(jì)布局包括第一布局塊和第二布局塊，所述第一布局塊包括在第一方向上縱向定向并且沿著與所述第一方向正交的第二方向彼此間隔開第一間距的多個(gè)第一線圖案，所述第二布局塊包括在所述第一方向上縱向定向并且沿著所述第二方向彼此間隔開第二間距的多個(gè)第二線圖案，并且所述第一布局塊和所述第二布局塊分隔開第一間隔；向所述第一間隔添加偽圖案，其中，所述偽圖案連接所述多個(gè)第一線圖案的一個(gè)和所述多個(gè)第二線圖案的一個(gè)；以及輸出計(jì)算機(jī)可讀格式的芯軸圖案布局和切割圖案布局，其中，所述芯軸圖案布局包括所述多個(gè)第一線圖案和所述多個(gè)第二線圖案以及所述偽圖案，并且其中，所述切割圖案布局包括對(duì)應(yīng)于所述第一間隔的圖案。

本發(fā)明的又一實(shí)施例提供了一種半導(dǎo)體器件，包括：第一鰭，位于襯底上，其中，所述第一鰭提供用于第一場(chǎng)效應(yīng)晶體管(FET)的源極、漏極和溝道區(qū)域；第二鰭，位于所述襯底上，其中，所述第二鰭提供用于第二FET的源極、漏極和溝道區(qū)域；第一鰭殘端，位于所述襯底上，其中，所述第一鰭殘端連接所述第一鰭的底部和所述第二鰭的底部；以及隔離部件，位于所述第一鰭殘端上方以及所述第一鰭和所述第二鰭之間，其中，從頂視圖觀察：所述第一鰭和所述第二鰭在第一方向上縱向定向，以及所述第一鰭殘端在不同于所述第一方向的第二方向上縱向定向。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，從以下詳細(xì)描述可最佳理解本發(fā)明的各個(gè)方面。應(yīng)該強(qiáng)調(diào)，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各個(gè)部件未按比例繪制。實(shí)際上，為了清楚的討論，各個(gè)部件的尺寸可以任意地增大或減小。

圖1是集成電路(IC)制造系統(tǒng)和相關(guān)的IC制造流程的實(shí)施例的簡(jiǎn)化框圖。

圖2是根據(jù)本發(fā)明的各個(gè)方面的圖1所示的掩模室的更詳細(xì)的框圖。

圖3示出了根據(jù)本發(fā)明的各個(gè)方面的制造IC的方法的高層次的流程圖。

圖4和圖5示出了根據(jù)一些實(shí)施例的具有兩個(gè)布局塊的IC。

圖6A、圖6B、圖6C、圖6D和圖6E示出了根據(jù)實(shí)施例的根據(jù)圖3所示的方法改進(jìn)的IC設(shè)計(jì)布局。

圖7示出了根據(jù)本發(fā)明的各個(gè)方面的圖案化襯底的方法的流程圖。

圖8、圖9A、圖9B、圖9C、圖10A、圖10B、圖10C、圖11A、圖11B、圖11C、圖12A、圖12B、圖12C、圖13A、圖13B、圖13C、圖14A、圖14B和圖14C示出了根據(jù)一些實(shí)施例的圖7中的方法的各個(gè)制造步驟中的IC的頂視圖和/或截面圖。

具體實(shí)施方式

以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)所提供主題的不同特征的不同實(shí)施例或?qū)嵗Ｏ旅婷枋隽私M件和布置的具體實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實(shí)施例。此外，本發(fā)明可在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字符。該重復(fù)是為了簡(jiǎn)單和清楚的目的，并且其本身不指示所討論的各個(gè)實(shí)施例和/或配置之間的關(guān)系。

而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”和類似的空間相對(duì)術(shù)語，以描述如圖所示一個(gè)元件或部件與另一個(gè)(或另一些)元件或部件的關(guān)系。除了圖中所示的方位外，空間相對(duì)術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其它方式定向(旋轉(zhuǎn)90度或在其它方位上)，而本文使用的空間相對(duì)描述符可以同樣地作出相應(yīng)的解釋。

圖1是IC制造系統(tǒng)100和與IC制造系統(tǒng)100相關(guān)的IC制造流程的實(shí)施例的簡(jiǎn)化框圖，這將受益于所提供主題的各個(gè)方面。IC制造系統(tǒng)100包括諸如設(shè)計(jì)室120、掩模室140和IC制造商160(即，代工廠)的多個(gè)實(shí)體，這些實(shí)體在設(shè)計(jì)、開發(fā)和制造周期和/或與制造IC器件162相關(guān)的服務(wù)中彼此互動(dòng)。多個(gè)實(shí)體通過通信網(wǎng)絡(luò)連接，通信網(wǎng)絡(luò)可以是諸如內(nèi)部網(wǎng)和互聯(lián)網(wǎng)的單網(wǎng)絡(luò)或各個(gè)不同的網(wǎng)絡(luò)，并且可以包括有線和/或無線通信信道。每個(gè)實(shí)體可以與其它實(shí)體互動(dòng)并且可以給其他實(shí)體提供服務(wù)和/或從其它實(shí)體接收服務(wù)。設(shè)計(jì)室120、掩模室140和IC制造商160的一個(gè)或多個(gè)可以被單個(gè)較大的公司擁有，并且甚至可以在共有的設(shè)施中共存和使用共有的資源。

設(shè)計(jì)室(或設(shè)計(jì)團(tuán)隊(duì))120生成IC設(shè)計(jì)布局102。IC設(shè)計(jì)布局102包括為IC器件162設(shè)計(jì)的各個(gè)幾何圖案。圖4中示出了示例性的IC設(shè)計(jì)布局102，設(shè)計(jì)布局102包括由間隔108分隔開的布局塊104和布局塊106。布局塊104和布局塊106分別包括根據(jù)一些RDR設(shè)計(jì)的多個(gè)圖案110和圖案112。具體地，圖案110和圖案112是沿著X方向縱向定向的線圖案，線圖案110均具有線寬度W₁并且線圖案110由沿著與X方向正交的Y方向的邊緣至邊緣的間距P₁間隔開。線圖案112均具有線寬度W₂并且線圖案112由沿著Y方向的邊緣至邊緣的間距P₂間隔開。IC設(shè)計(jì)布局102中的諸如線圖案110和線圖案112的各個(gè)幾何圖案可以對(duì)應(yīng)于構(gòu)成制造的IC器件162的各個(gè)組件的金屬、氧化物或半導(dǎo)體層的圖案。各個(gè)組件可以包括有源區(qū)域、柵電極、層間互連的金屬線或通孔、和在半導(dǎo)體襯底(諸如硅晶圓)中形成的用于接合焊盤的開口以及設(shè)置在半導(dǎo)體襯底上的各個(gè)材料層。在實(shí)施例中，線圖案110和線圖案112是用于提高圖案密度的芯軸間隔件雙重圖案化工藝中使用的芯軸圖案，之后將進(jìn)行更詳細(xì)的描述。設(shè)計(jì)室120實(shí)施適當(dāng)?shù)脑O(shè)計(jì)程序以形成IC設(shè)計(jì)布局102。設(shè)計(jì)程序可以包括邏輯設(shè)計(jì)、物理設(shè)計(jì)和/或布局和路由。IC設(shè)計(jì)布局102呈現(xiàn)在具有幾何圖案的信息的一個(gè)或多個(gè)數(shù)據(jù)文件中。例如，IC設(shè)計(jì)布局102可以用GDSII文件格式、DFII文件格式或其他合適的計(jì)算機(jī)可讀數(shù)據(jù)格式表示。

掩模室140使用IC設(shè)計(jì)布局102以制造一個(gè)或多個(gè)掩模，掩模用于制造IC器件162的各個(gè)層。掩模室140實(shí)施掩模數(shù)據(jù)準(zhǔn)備132、掩模制造134和其它合適的任務(wù)。掩模數(shù)據(jù)準(zhǔn)備132將IC設(shè)計(jì)布局102轉(zhuǎn)換成可以由掩模制造機(jī)物理寫入的形式。之后，掩模制造134制造用于圖案化襯底(例如，晶圓)的多個(gè)掩模。在本實(shí)施例中，掩模數(shù)據(jù)準(zhǔn)備132和掩模制造134作為單獨(dú)的要素示出。然而，掩模數(shù)據(jù)準(zhǔn)備132和掩模制造134可以統(tǒng)稱為掩模數(shù)據(jù)準(zhǔn)備。

在本實(shí)施例中，掩模數(shù)據(jù)準(zhǔn)備132包括偽芯軸插入操作，偽芯軸插入操作在間隔108(圖4)中插入偽線圖案以提高圖案密度和減小間隔108需要的面積。這將在以下進(jìn)行詳細(xì)的描述。進(jìn)一步在本實(shí)施例中，掩模數(shù)據(jù)準(zhǔn)備132準(zhǔn)備了用于間隔件雙重圖案化工藝的芯軸圖案布局和切割圖案布局。芯軸圖案布局限定了第一次曝光的芯軸圖案，以及切割圖案布局限定了第二次曝光的切割圖案。切割圖案去除了芯軸圖案、衍生圖案或兩者的不期望的部分。最終圖案包括芯軸圖案加上衍生圖案而不是切割圖案。

掩模數(shù)據(jù)準(zhǔn)備132還可以包括光學(xué)鄰近校正(OPC)，光學(xué)鄰近校正使用光刻增強(qiáng)技術(shù)以彌補(bǔ)諸如可以由衍射、干涉或其它工藝效應(yīng)產(chǎn)生的圖像誤差。掩模數(shù)據(jù)準(zhǔn)備132還可以包括掩模規(guī)則檢查器(MRC)，掩模規(guī)則檢查器用一組掩模創(chuàng)建規(guī)則檢查IC設(shè)計(jì)布局，以確保足夠的邊緣、以考慮用于半導(dǎo)體制造工藝中的變異性等，掩模創(chuàng)建規(guī)則可以包含某些幾何和連接限制。掩模數(shù)據(jù)準(zhǔn)備132還可以包括模擬將由IC制造商160實(shí)施以制造IC器件162的處理的光刻工藝檢查(LPC)。處理參數(shù)可以包括與IC制造周期的各個(gè)工藝相關(guān)的參數(shù)、與用于制造IC的工具相關(guān)的參數(shù)和/或制造工藝的其它方面。

應(yīng)該理解，為了清楚的目的，上述掩模數(shù)據(jù)準(zhǔn)備132已經(jīng)簡(jiǎn)化，以及數(shù)據(jù)準(zhǔn)備可以包括諸如邏輯運(yùn)算(LOP)的額外特征以根據(jù)制造規(guī)則改進(jìn)IC設(shè)計(jì)布局。此外，在數(shù)據(jù)準(zhǔn)備132期間施加至IC設(shè)計(jì)布局102的工藝可以以各種不同的順序執(zhí)行。

在掩模數(shù)據(jù)準(zhǔn)備132之后和掩模制造134期間，基于改進(jìn)的IC設(shè)計(jì)布局制造掩?；蜓谀＝M。例如，電子束(e-beam)或多個(gè)電子束機(jī)制用于在基于改進(jìn)的IC設(shè)計(jì)布局的(光掩模或中間掩模)掩模上形成圖案?？梢栽谥T如透射掩?；蚍瓷溲谀５母鞣N技術(shù)中形成掩模。在實(shí)施例中，使用二元技術(shù)形成掩模，其中，掩模圖案包括不透明區(qū)域和透明區(qū)域。諸如紫外線(UV)光束的輻射光束用于暴露涂布在晶圓上的圖像敏感材料層(例如，光刻膠)，輻射光束由不透明區(qū)域阻擋并且通過透明區(qū)域傳送。在一個(gè)實(shí)例中，二元掩模包括透明襯底(例如，熔融石英)和涂布在掩模的不透明區(qū)域中的不透明材料(例如，鉻)。在另一實(shí)例中，使用相移技術(shù)形成掩模。在相移掩模(PSM)中，在掩模上形成的圖案中的各個(gè)部件配置為具有適當(dāng)?shù)南辔徊钜蕴岣叻直媛屎统上褓|(zhì)量。在各個(gè)實(shí)例中，相移掩?？梢允撬pPSM或交替PSM。

諸如半導(dǎo)體代工廠的IC制造商160使用通過掩模室140制造的掩模以制造IC器件162。IC制造商160是可以包括用于制造各種不同的IC產(chǎn)品的無數(shù)生產(chǎn)設(shè)備的IC制造企業(yè)。例如，可以存在用于多個(gè)IC產(chǎn)品的前段制造(即，前段制程(FEOL)制造)的生產(chǎn)設(shè)備，而第二生產(chǎn)設(shè)備可以提供用于IC產(chǎn)品的互連和封裝的后段制造(即，后段制程(BEOL)制造)，以及第三生產(chǎn)設(shè)備可以提供用于鑄造業(yè)務(wù)的其它服務(wù)。在本實(shí)施例中，使用掩模制造半導(dǎo)體晶圓152以形成IC器件162。半導(dǎo)體晶圓152包括其上形成有材料層的硅襯底或其它適當(dāng)?shù)囊r底。其它適當(dāng)?shù)囊r底材料包括諸如金剛石或鍺的另一合適的元素半導(dǎo)體；諸如碳化硅、砷化銦或磷化銦的合適的化合物半導(dǎo)體；或諸如碳化硅鍺、磷砷化鎵或磷化鎵銦的合適的合金半導(dǎo)體。半導(dǎo)體晶圓還可以包括各個(gè)摻雜區(qū)域、介電部件和多層級(jí)互連件(在隨后的制造步驟中形成的)。掩?？梢杂糜诟鱾€(gè)工藝中。例如，掩模可以用于離子注入工藝以在半導(dǎo)體晶圓中形成各個(gè)摻雜區(qū)域，掩模可以用于蝕刻工藝中以在半導(dǎo)體晶圓中形成各個(gè)蝕刻區(qū)域和/或其它合適的工藝。

圖2是根據(jù)本發(fā)明的各個(gè)方面的圖1所示的掩模室140的更詳細(xì)的框圖。在示出的實(shí)施例中，掩模室140包括定制的掩模設(shè)計(jì)系統(tǒng)180以實(shí)施所描述的與圖1的掩模數(shù)據(jù)準(zhǔn)備132相關(guān)的功能。掩模設(shè)計(jì)系統(tǒng)180是諸如計(jì)算機(jī)、服務(wù)器、工作站或其它合適的器件的信息處理系統(tǒng)。系統(tǒng)180包括通信地連接至系統(tǒng)存儲(chǔ)器184、大容量存儲(chǔ)器件186和通信模塊188的處理器182。系統(tǒng)存儲(chǔ)器184為處理器182提供了非暫時(shí)性的計(jì)算機(jī)可讀存儲(chǔ)以促進(jìn)處理器執(zhí)行計(jì)算機(jī)指令。系統(tǒng)存儲(chǔ)器的實(shí)例可以包括諸如動(dòng)態(tài)RAM(DRAM)、同步DRAM(SDRAM)、固態(tài)存儲(chǔ)器件和/或本領(lǐng)域已知的各種其他存儲(chǔ)器件的隨機(jī)存取存儲(chǔ)(RAM)器件。計(jì)算機(jī)程序、指令和數(shù)據(jù)都存儲(chǔ)在大容量存儲(chǔ)器件186中。大容量存儲(chǔ)器件的實(shí)例可以包括硬盤驅(qū)動(dòng)器、光盤驅(qū)動(dòng)器、磁光驅(qū)動(dòng)器、固態(tài)存儲(chǔ)器件和/或本領(lǐng)域已知的各種其它大容量存儲(chǔ)器件。通信模塊188可操作為與IC制造系統(tǒng)100中的諸如設(shè)計(jì)室120的其它組件通信信息(諸如IC設(shè)計(jì)布局文件)。通訊模塊的實(shí)例可以包括以太網(wǎng)卡、802.11WiFi器件、蜂窩數(shù)據(jù)無線電和/或其它合適的器件。

在操作中，在IC設(shè)計(jì)布局102通過掩模制造134轉(zhuǎn)移至掩模190之前，掩模設(shè)計(jì)系統(tǒng)180配置為操縱IC設(shè)計(jì)布局102。在實(shí)施例中，掩模數(shù)據(jù)準(zhǔn)備132作為在掩模設(shè)計(jì)系統(tǒng)180上執(zhí)行的軟件指令實(shí)施。為了進(jìn)一步這個(gè)實(shí)施例，掩模設(shè)計(jì)系統(tǒng)180從設(shè)計(jì)室120接收包含IC設(shè)計(jì)布局102的第一GDSII文件192，以及改進(jìn)IC設(shè)計(jì)布局102(例如，插入偽圖案和實(shí)施其它可制造性增強(qiáng))。在掩模數(shù)據(jù)準(zhǔn)備132完成之后，掩模設(shè)計(jì)系統(tǒng)180將包含改進(jìn)的IC設(shè)計(jì)布局的第二GDSII文件194傳送至掩模制造134。在可選實(shí)施例中，IC設(shè)計(jì)布局可以在IC制造系統(tǒng)100中的組件之間以諸如DFII、CIF、OASIS或任何其它合適的文件類型的可選文件格式傳送。而且，在可選實(shí)施例中，掩模設(shè)計(jì)系統(tǒng)180和掩模室140可以包括額外的和/或不同的組件。

圖3是根據(jù)本發(fā)明的各個(gè)方面的制造IC的方法300的高層次流程圖。簡(jiǎn)要概述，方法300包括操作302、304、306、308和310。操作320接收具有由間隔分隔開的多個(gè)布局塊的IC設(shè)計(jì)布局。操作304通過向間隔插入偽圖案改進(jìn)IC設(shè)計(jì)布局。操作306輸出用于掩模制造的芯軸圖案布局和切割圖案布局。操作308制造具有芯軸圖案布局的第一掩模和具有切割圖案布局的第二掩模。操作310用第一掩模和第二掩模圖案化(例如，使用間隔件圖案化技術(shù))襯底。方法300可以在IC制造系統(tǒng)100的各個(gè)組件中實(shí)現(xiàn)。例如，操作302、304和306可以在掩模室140的掩模數(shù)據(jù)準(zhǔn)備132中實(shí)現(xiàn)，操作308可以在掩模室140的掩模制造134中實(shí)現(xiàn)，以及操作310可以在IC制造商160中實(shí)現(xiàn)。方法300僅僅是用于示出所提供主題的各個(gè)方面的實(shí)例。在方法300之前、期間和之后可以提供額外的操作，以及對(duì)于方法的附加實(shí)施例，所描述的一些操作可以被替換、消除或重排。在本發(fā)明中，圖3中的方法300是高層次概述，并且將與隨后的圖相聯(lián)系描述與此處的每個(gè)操作相關(guān)的細(xì)節(jié)。

在操作302中，如圖4所示，方法300(圖3)接收IC設(shè)計(jì)布局102。參照?qǐng)D4，IC設(shè)計(jì)布局102包括用于創(chuàng)建IC的部件的各種幾何圖案。在本實(shí)施例中，IC設(shè)計(jì)布局102包括布局塊104和布局塊106。每個(gè)布局塊104和布局塊106都是矩形區(qū)域并且包括符合一些限制性設(shè)計(jì)規(guī)則的圖案。具體地，布局塊104包括具有線寬度W₁和圖案間距P₁的線圖案110，以及布局塊106包括具有線寬度W₂和圖案間距P₂的線圖案112。在本實(shí)施例中，圖案間距P₁和圖案間距P₂使用邊緣至邊緣的距離限定。在可選實(shí)施例中，圖案間距P₁和圖案間距P₂也可以使用中心線至中心線的距離限定。線圖案110和線圖案112沿著相同的方向(沿著X方向)縱向定向，但是線寬度W₁和線寬度W₂可以是相同或不同的，并且圖案間距P₁和圖案間距P₂可以是相同或不同的。在本實(shí)例中，P₁大于P₂并且W₁大于W₂。布局塊104和布局塊106由于各種原因分隔開。例如，布局塊104和布局塊106可以包括不同的設(shè)計(jì)宏或不同類型的電路元件(例如，邏輯電路和SRAM單元)。對(duì)于另一個(gè)實(shí)例，布局塊104和布局塊106可以設(shè)計(jì)為具有不同的線寬度和間距從而避免兩個(gè)塊之間的偶然連接。此外，為了簡(jiǎn)化的目的，示出的布局塊104和布局塊106為矩形區(qū)域，以及在各個(gè)實(shí)施例中，布局塊104和布局塊106可以是其它的形狀或其它的多邊形。

在實(shí)施例中，線圖案110和線圖案112可以用于創(chuàng)建諸如有源區(qū)域、源極和漏極部件、柵電極、金屬線或通孔以及用于接合焊盤的開口的IC部件。在本實(shí)施例中，線圖案110和線圖案112限定芯軸圖案，芯軸圖案的側(cè)壁上將形成間隔件，并且間隔件將用于蝕刻襯底以形成用于鰭式場(chǎng)效應(yīng)晶體管(FinFET)的鰭。這將在之后更詳細(xì)地描述。

布局塊104和布局塊106分隔開間隔108。在本實(shí)施例中，為了簡(jiǎn)化的目的，間隔108也是矩形形狀。此外，在本實(shí)施例中，如圖5所示，間隔108對(duì)應(yīng)于切割圖案116。切割圖案116用于從襯底去除部件。在典型的設(shè)計(jì)中，需要間隔108用于滿足各種制造規(guī)則。例如，制造規(guī)則可以在一個(gè)線端至另一個(gè)線端之間(諸如在線圖案110的端部和鄰近的線圖案112的端部之間)設(shè)置最小距離。如果IC設(shè)計(jì)布局102違反制造規(guī)則，則設(shè)計(jì)規(guī)則檢查器(DRC)將標(biāo)示警告或錯(cuò)誤，從而使得在進(jìn)入下一個(gè)制造階段(例如，圖1的掩模制造134)之前，可以改進(jìn)或更正IC設(shè)計(jì)布局。對(duì)于另一個(gè)實(shí)施例，當(dāng)根據(jù)線圖案110和線圖案112在襯底上形成芯軸線并且在芯軸線的側(cè)壁上形成間隔件時(shí)，制造規(guī)則可以要求兩個(gè)分隔開的布局塊104和布局塊106中的間隔件彼此不接觸。對(duì)于另一個(gè)實(shí)例，由于傳統(tǒng)的光學(xué)光刻技術(shù)的限制，在晶圓上印刷之后，線圖案110的端部和線圖案112的端部可以變成圓形，并且圓形端部可以延伸至間隔108。因此，制造規(guī)則可能需要足夠的線端之間的間隔以考慮光刻不精確性。

由于各種關(guān)注和其它的因素，在一些情況下，間隔108和對(duì)應(yīng)的切割圖案116對(duì)于滿足可制造性需求可能是必要的。然而，它們通常在晶圓上占據(jù)大面積。在一個(gè)實(shí)例中，在16nm的工藝節(jié)點(diǎn)中，切割圖案116的寬度(沿著X方向)為約200納米(nm)至約300nm。這樣構(gòu)成了最終IC器件162的增加的成本。因此，減小間隔108從而提高設(shè)計(jì)密度和降低制造成本是期望的。其中，所提供的主題解決這個(gè)問題。

在操作304中，操作300(圖3)向間隔108添加偽芯軸圖案，從而連接一些線圖案110和一些線圖案112。參照?qǐng)D6A，圖6A中所示的是具有三個(gè)插入的偽芯軸圖案114A至偽芯軸圖案114C的IC設(shè)計(jì)布局102。如圖6A所示，應(yīng)該注意，偽芯軸圖案114的數(shù)量以及它們的形狀、寬度和定向僅僅用于示出的目的而不限制所提供的主題。在實(shí)施例中，一個(gè)線圖案110可以通過一個(gè)或多個(gè)偽芯軸圖案114連接至一個(gè)或多個(gè)線圖案112，反之亦然。此外，不是所有的線圖案110和線圖案112都通過偽芯軸圖案連接。在圖6A示出的具體的實(shí)例中，線圖案110A分別通過偽芯軸圖案114A和偽芯軸圖案114B連接至線圖案112A和線圖案112B；線圖案110B通過偽芯軸圖案114C連接至線圖案112C；以及線圖案110C和線圖案112D沒有通過任何偽芯軸圖案連接。進(jìn)一步在本實(shí)施例中，偽芯軸圖案114A至偽芯軸圖案114C是具有與線圖案112大約相同寬度的線性件，以及均沿著與X方向相同或不同的方向縱向定向。例如，偽芯軸圖案114C縱向定向在與X方向形成交叉角Θ的方向U上。在實(shí)施例中，由于可制造性問題，角Θ限制在45度或更小，諸如30度或更小。在另一個(gè)實(shí)施例中，角Θ可以根據(jù)制造工藝限制于另一個(gè)范圍的值。

插入偽芯軸圖案114的目的和益處是許多折疊以及隨后不旨在限制。第一，在兩個(gè)鄰近的布局塊之間的線圖案連接之后，對(duì)于間隔108內(nèi)的連接的線圖案，不再存在線端之間的最小間隙違反規(guī)則的問題。第二，對(duì)于間隔108內(nèi)的連接的線圖案，不再存在線端圓化問題。第三，當(dāng)之后在布局塊104和布局塊106中形成間隔件時(shí)，因?yàn)檫B接的線圖案(例如，線圖案110B和線圖案112C)已經(jīng)變成連續(xù)件，所以不再存在在間隔108中保持間隔件分隔開的問題。這三個(gè)方面有助于減小間隔108的尺寸。換句話說，布局塊104和布局塊106可以比傳統(tǒng)設(shè)計(jì)流程中彼此更接近地放置而不違反制造規(guī)則。在一個(gè)實(shí)例中，如本發(fā)明所提供的具有插入的偽芯軸圖案的16nm工藝節(jié)點(diǎn)中，切割圖案116(圖5)的寬度可以減小至約100nm或更小。

存在額外的益處。例如，隨著偽芯軸圖案的添加，間隔108中的間隔件圖案密度增加。這有助于改進(jìn)用間隔件蝕刻的鰭的形狀和臨界尺寸。例如，偽芯軸圖案增加了IC102的圖案密度并且改進(jìn)了IC制造期間的化學(xué)機(jī)械平坦化(CMP)負(fù)載效應(yīng)。

在實(shí)施例中，用戶可以限定哪里插入偽芯軸圖案114以及每個(gè)偽芯軸圖案114可以采取什么形狀、大小和定向的標(biāo)準(zhǔn)。圖6B至圖6E示出了一些非限制性實(shí)例。參照?qǐng)D6B，線圖案110通過三個(gè)偽芯軸圖案114A、114B和114C連接至三個(gè)線圖案112。三個(gè)偽芯軸圖案是沿著不同方向縱向定向的線性件。具體地，偽芯軸圖案114B沿著X方向縱向定向，偽芯軸圖案114A沿著不同于X方向的方向U1縱向定向，以及偽芯軸圖案114C沿著不同于U1和X方向的方向U2縱向定向。參照?qǐng)D6C，線圖案110連接至兩個(gè)不鄰近的線圖案112A和線圖案112C。在某些情況下，窄芯軸(諸如線圖案112B)的線端圓化可以較好地控制，以及因此沒有必要使用偽芯軸圖案連接每個(gè)窄芯軸。參照?qǐng)D6D，在此示出的偽芯軸圖案114不是線性件。相反，它具有三個(gè)線性部分114-1、114-2和114-3。例如，部分114-1可以通過線圖案110延伸至間隔108產(chǎn)生，部分114-3可以通過線圖案112延伸至間隔108產(chǎn)生，以及部分114-2連接部分114-1和部分114-3。部分114-1和部分114-3的長度可以調(diào)整，從而使得部分114-2在特定的方向縱向定向。這在IC設(shè)計(jì)布局102中提供更均勻的圖案可能是有利的。偽芯軸圖案的各個(gè)其它的實(shí)施例都在本發(fā)明的范圍內(nèi)。圖6E中的IC設(shè)計(jì)布局102類似于圖6D中的IC設(shè)計(jì)布局102。

在操作306中，方法300(圖3)輸出用于掩模制造的布局?jǐn)?shù)據(jù)。在實(shí)施例中，布局?jǐn)?shù)據(jù)包括芯軸圖案布局和切割圖案布局。在本實(shí)施例中，芯軸圖案布局包括在操作302中接收的線圖案以及在操作304中插入的偽芯軸圖案；并且切割圖案布局包括對(duì)應(yīng)于布局塊之間的間隔的一個(gè)或多個(gè)圖案。在圖6E中示出了芯軸圖案布局和切割圖案布局的一個(gè)實(shí)例。參照?qǐng)D6E，用于IC設(shè)計(jì)102的芯軸圖案布局包括布局塊104中的線圖案110、布局塊106中的線圖案112以及在間隔108中插入的偽芯軸圖案114A和偽芯軸圖案114B。用于IC設(shè)計(jì)102的切割圖案布局包括對(duì)應(yīng)于間隔108的切割圖案116。在本實(shí)施例中，IC設(shè)計(jì)102的切割圖案布局還包括一個(gè)或多個(gè)切割圖案118，切割圖案118將去除在線圖案110和線圖案112的端部處形成的間隔件。此外，每個(gè)芯軸圖案布局和切割圖案布局也可以包括諸如用于成像效果、處理增強(qiáng)和/或掩模識(shí)別信息的那些部件的某些輔助部件。在實(shí)施例中，操作306輸出用于隨后制造階段的計(jì)算機(jī)可讀格式的芯軸圖案布局和切割圖案布局。例如，該布局可以用GDSII、DFII、CIF、OASIS或任何其它合適的文件格式輸出。

在操作308中，方法300(圖3)制造具有芯軸圖案布局的第一掩模和制造具有切割圖案布局的第二掩模。操作308可以制造用于IC162的各個(gè)層和部件的其它掩模。在實(shí)施例中，第一掩模和第二掩?？梢允峭干溲谀?例如，用于DUV光刻)或反射掩模(例如，用于EUV光刻)，并且可以包括諸如相移的成像增強(qiáng)部件。在在使用諸如電子束直寫的無掩模光刻的實(shí)施例中，操作308被繞過或涉及用于特定直寫而不制造實(shí)際掩模的數(shù)據(jù)準(zhǔn)備。

在操作310中，方法300(圖3)用第一掩模和第二掩模圖案化襯底(諸如晶圓)以制造最終IC器件162。操作310涉及各個(gè)光刻圖案化和蝕刻步驟。圖7中示出了操作310(也稱為方法310)的實(shí)施例，在形成FinFET中使用間隔件技術(shù)。在各個(gè)實(shí)施例中，操作310可以使用或不使用間隔件技術(shù)圖案化襯底。方法310僅僅是用于示出所提供主題的各個(gè)方面的實(shí)例。在方法310之前、期間和之后可以提供額外的操作，以及對(duì)于方法的附加實(shí)施例，所描述的一些操作可以被替換、消除或重排。下面結(jié)合圖8至圖14C討論圖7中的各個(gè)操作。

在操作352中，如圖8所示，方法310(圖7)在襯底802(例如，半導(dǎo)體晶圓)上方沉積介電層804和介電層806。在本實(shí)施例中，襯底802包括硅。在各個(gè)實(shí)施例中，襯底802可以包括諸如鍺的另一元素半導(dǎo)體；諸如碳化硅、砷化銦或磷化銦的化合物半導(dǎo)體；或諸如碳化硅鍺、磷砷化鎵或磷化鎵銦的合金半導(dǎo)體。適用于介電層804和介電層806的材料包括但不限于氧化硅、氮化硅、多晶硅、Si₃N₄、SiON、TEOS、含氮氧化物、氮氧化物、高k材料或它們的組合。介電層804和介電層806均通過諸如熱氧化、化學(xué)汽相沉積(CVD)和物理汽相沉積(PVD)的一個(gè)或多個(gè)沉積技術(shù)形成。

在操作354中，方法310(圖7)在介電層806中形成芯軸圖案。共同參照?qǐng)D9A、圖9B和圖9C，示出了部分IC器件162。具體地，圖9A示出了包括對(duì)應(yīng)于布局塊104(圖6E)的第一區(qū)域和對(duì)應(yīng)于布局塊106(圖6E)的第二區(qū)域的器件162的頂視圖。器件162還包括夾在第一區(qū)域和第二區(qū)域之間的第三區(qū)域。第三區(qū)域?qū)?yīng)于圖6E的間隔108。為了便于討論，第一區(qū)域也稱為區(qū)域104，第二區(qū)域也稱為區(qū)域106，以及第三區(qū)域也稱為區(qū)域108。

圖案化器件162以具有芯軸圖案806'(圖案化的介電層806)。芯軸圖案806'包括連接在一起的多個(gè)部分806A至806E：部分806A對(duì)應(yīng)于布局塊104(圖6E)中的線圖案110A，部分806B和部分806D分別對(duì)應(yīng)于偽芯軸圖案114A和偽芯軸圖案114B(圖6E)，以及部分806C和部分806E分別對(duì)應(yīng)于線圖案112A和線圖案112B(圖6E)。部分806A、806C和806E沿著X方向縱向定向，而部分806B和部分806D均沿著不同于X方向的各自的方向縱向定向。圖9B是沿著圖9A的線1—1的器件162的截面圖。在本實(shí)例中，線1—1穿過部分806B和部分806C的中心線。因此線1—1不是直線。圖9C示出了沿著圖9A的線2A—2A、2B—2B和2C—2C的器件162的截面圖。在本實(shí)施例中，芯軸圖案806'是突出部件(也稱為線圖案)。在可選實(shí)施例中，芯軸圖案806'可以是溝槽部件。

芯軸圖案806'通過用包括光刻工藝和蝕刻工藝的過程圖案化介電層806而形成。例如，使用旋涂工藝和軟烘烤工藝在介電層806上形成光刻膠(或抗蝕劑)層。之后，使用操作308(圖3)中制造的第一掩模將光刻膠層暴露于輻射。使用曝光后烘烤、顯影和硬烘烤顯影曝光的光刻膠層，從而在介電層806上方形成圖案化的光刻膠層。隨后，通過圖案化的光刻膠層的開口蝕刻介電層806，形成芯軸圖案806'。蝕刻工藝可以包括干(或等離子體)蝕刻、濕蝕刻或其它合適的蝕刻方法。此后，使用諸如濕剝離或等離子體灰化的合適的工藝去除圖案化的光刻膠層。在上述光刻工藝期間，考慮到光學(xué)鄰近效應(yīng)，芯軸圖案(110、112和114)的密度和規(guī)律有助于提高圖案臨界尺寸的均勻性。

在操作356中，方法310(圖7)形成間隔件808。參照?qǐng)D10A(器件162的頂視圖)、圖10B(沿著圖10A的線1—1的器件162的截面圖)和圖10C(沿著圖10A的線2A—2A、2B—2B和2C—2C的器件162的截面圖)。間隔件808形成在芯軸圖案806'的側(cè)壁上并且完全包圍芯軸圖案806'。在實(shí)施例中，間隔件808具有基本均勻的厚度。間隔件808包括一種或多種不用于芯軸圖案806'的材料。在實(shí)施例中，間隔件808可以包括諸如氮化鈦、氮化硅或氧化鈦的介電材料。間隔件808可以通過包括沉積工藝和蝕刻工藝的各個(gè)工藝形成。例如，沉積工藝可以包括CVD工藝或PVD工藝。例如，蝕刻工藝可以包括諸如等離子體蝕刻的各向異性蝕刻。在方法310的實(shí)施例中，繞過操作356并且使用芯軸圖案806'蝕刻襯底而不形成間隔件808。

在操作358中，方法310(圖7)去除了芯軸圖案806'并且留下位于介電層804上方的間隔件808。參照?qǐng)D11A(器件162的頂視圖)、圖11B(沿著圖11A的線3—3的器件162的截面圖)以及圖11C(沿著圖11A的線2A—2A、2B—2B和2C—2C的器件162的截面圖)。線3—3是從芯軸圖案806'偏移至間隔件808的線1—1。在已經(jīng)去除芯軸圖案806'之后，例如，通過選擇性地調(diào)節(jié)為去除介電材料806而不去除間隔件材料的蝕刻工藝，間隔件808保留在介電層804上方。蝕刻工藝可以是濕蝕刻、干蝕刻或它們的組合。

在操作360中，方法310(圖7)蝕刻襯底802以在襯底802中形成連續(xù)的鰭線810。參照?qǐng)D12A(器件162的頂視圖)、圖12B(沿著圖12A的線3—3的器件162的截面圖)以及圖12C(沿著圖12A的線2A—2A、2B—2B和2C—2C的器件162的截面圖)。鰭線810包括多個(gè)連接的部分以形成連續(xù)件。例如，鰭線810包括區(qū)域104中的部分810A、區(qū)域108中的部分810B、區(qū)域106中的部分810C以及其它的部分。為了形成鰭線810，以間隔件808作為蝕刻掩模蝕刻襯底802。隨后去除間隔件808和介電層804。蝕刻工藝可以是濕蝕刻、干蝕刻或它們的組合。

在操作362中，方法310(圖7)用操作308(圖3)中制造的第二掩模實(shí)施鰭切割工藝。在本實(shí)施例中，第二掩模包括對(duì)應(yīng)于間隔108的諸如圖6E的圖案116的圖案。第二掩模還可以包括用于切割鰭端部的一個(gè)或多個(gè)圖案(諸如圖6E的圖案118)以及用于去除偽鰭的一個(gè)或多個(gè)圖案。參照?qǐng)D13A(器件162的頂視圖)、圖13B(沿著圖13A的線3—3的器件162的截面圖)以及圖13C(沿著圖13A的線2A—2A、2B—2B和2C—2C的器件162的截面圖)。在區(qū)域104中形成兩個(gè)鰭810A和810D。在區(qū)域106中形成四個(gè)鰭810C、810F、810G和810H。由切割圖案(切割區(qū)域)覆蓋的部分鰭線810基本被去除。然而，如圖13B和圖13C所示，因?yàn)轹捨g刻工藝通常不完全蝕刻至鰭線810的底部以避免襯底802的過蝕刻，因此切割區(qū)域中的小部分鰭線810可以保留。因?yàn)樗麄儽绕胀?例如，810A)短得多(沿著Z方向)，所以在以下的討論中，鰭線810的小的殘留部分被稱為鰭殘端。例如，在鰭切割工藝之后，鰭部分810B和鰭部分810D變成鰭殘端810B和鰭殘端810D。參照?qǐng)D13A，鰭810A、810C、810D、810F、810G和810H在X方向上縱向定向；鰭殘端810B在不同于X方向的第一方向上縱向定向；以及鰭殘端810E在不同于第一方向和X方向的第二方向上縱向定向。鰭殘端810B連接鰭810A和鰭810C的底部。鰭殘端810E連接鰭810D和鰭810F的底部。雖然未標(biāo)記，但是在圖13A中示出了其它的鰭殘端。在實(shí)施例中，操作362也可以去除偽鰭，即，未用于形成晶體管的鰭。例如，第二掩?？梢园ㄈコ?10G的切割圖案。

在本實(shí)施例中，鰭切割工藝包括光刻工藝和蝕刻工藝。例如，使用旋涂工藝和軟烘烤工藝在硅襯底上形成光刻膠層。之后，使用操作308中制造的第二掩模將光刻膠層暴露于輻射。隨后顯影和剝離曝光的光刻膠層，從而形成圖案化的光刻膠層。通過圖案化的光刻膠層部分地保護(hù)鰭線810。隨后，通過圖案化的光刻膠層的開口蝕刻鰭線810。此后，使用諸如濕剝離或等離子體灰化的合適的工藝去除圖案化的光刻膠層。

在操作364中，方法310(圖7)在襯底802上方形成隔離部件812。參照?qǐng)D14A(器件162的頂視圖)、圖14B(沿著圖14A的線3—3的器件162的截面圖)以及圖14C(沿著圖14A的線2A—2A、2B—2B和2C—2C的器件162的截面圖)。隔離部件182電隔離包括鰭810A和鰭810C的各個(gè)鰭。此外，包括鰭殘端810B的各個(gè)鰭殘端掩埋在隔離部件812之下。在實(shí)施例中，操作364通過在襯底802上方沉積諸如氧化硅的介電材料并且之后回蝕刻介電材料而形成隔離部件812。在本實(shí)施例中，延伸在隔離部件812之上的部分鰭810提供了用于FinFET的源極、漏極和溝道區(qū)域。例如，鰭810A、鰭810C、鰭810D和鰭810H部分地延伸在隔離部件812之上并且均提供了用于一個(gè)或多個(gè)FinFET的源極、漏極和溝道區(qū)域。

在操作366中，方法310(圖7)實(shí)施進(jìn)一步的工藝以完成最終IC器件162的制造。例如，操作306可以使用離子注入、外延生長和/或其它合適的方法在鰭(例如，810A和810C)中形成源極和漏極區(qū)域。例如，操作366可以使用先柵極工藝或后柵極工藝在鰭(例如，810A和810C)上方形成柵極堆疊件。其它的工藝包括形成源極和漏極接觸件、形成柵極接觸件以及形成通孔和金屬互連件等。

雖然不旨在限制，本發(fā)明提供了許多制造IC的益處。例如，通過用偽芯軸圖案連接不同布局塊中的芯軸圖案，本發(fā)明的實(shí)施例減小了不同布局塊之間的間隔。這樣增加了圖案密度和減小了每個(gè)IC器件的材料成本。這也增加了用于改進(jìn)鰭均勻性、鰭臨界尺寸以及鰭蝕刻工藝的各個(gè)階段期間的CMP負(fù)載效應(yīng)的圖案密度。此外，本發(fā)明的實(shí)施例提供了用于插入偽芯軸圖案的可以調(diào)節(jié)為用于特定的工藝需求的靈活的方案。

在一個(gè)示例性方面，本發(fā)明針對(duì)一種方法。該方法包括接收集成電路設(shè)計(jì)布局，該集成電路設(shè)計(jì)布局包括分隔開第一間隔的第一布局塊和第二布局塊。第一布局塊和第二布局塊分別包括在第一方向上縱向定向的第一線圖案和第二線圖案。該方法還包括向第一間隔添加連接第一線圖案和第二線圖案的偽圖案。該方法還包括輸出計(jì)算機(jī)可讀格式的芯軸圖案布局和切割圖案布局。芯軸圖案布局包括第一線圖案和第二線圖案以及偽圖案。切割圖案布局包括對(duì)應(yīng)于第一間隔的圖案。在實(shí)施例中，該方法還包括制造具有芯軸圖案布局的第一掩模和具有切割圖案布局的第二掩模。

在實(shí)施例中，該方法還包括用第一掩模和第二掩模圖案化襯底。進(jìn)一步為了這個(gè)實(shí)施例，該方法包括用第一掩模對(duì)襯底實(shí)施第一圖案化工藝，從而在襯底上形成一個(gè)或多個(gè)部件，以及用第二掩模對(duì)襯底實(shí)施第二圖案化工藝，從而去除一個(gè)或多個(gè)部件的第一部分，其中，第一部分位于IC設(shè)計(jì)布局中的對(duì)應(yīng)于第一間隔的區(qū)域中。

在上述方法中，其中，所述第一圖案化工藝包括：在所述襯底上方形成第一材料層；在所述第一材料層上方形成光刻膠層；圖案化所述光刻膠層；使用圖案化的光刻膠層作為蝕刻掩模，蝕刻所述第一材料層，從而在所述第一材料層中形成第一圖案，其中，所述第一圖案對(duì)應(yīng)于所述第一線圖案、所述第二線圖案和所述偽圖案；以及此后去除所述圖案化的光刻膠層。

在上述方法中，其中，所述第一圖案化工藝包括：在所述襯底上方形成第一材料層；在所述第一材料層上方形成光刻膠層；圖案化所述光刻膠層；使用圖案化的光刻膠層作為蝕刻掩模，蝕刻所述第一材料層，從而在所述第一材料層中形成第一圖案，其中，所述第一圖案對(duì)應(yīng)于所述第一線圖案、所述第二線圖案和所述偽圖案；以及此后去除所述圖案化的光刻膠層，其中，所述第一圖案化工藝還包括：在所述第一圖案的側(cè)壁上形成間隔件；去除所述第一圖案；以及將所述間隔件作為蝕刻掩模，蝕刻所述襯底。

在上述方法中，其中，所述第一線圖案和所述第二線圖案具有不同的線寬度。

在上述方法中，其中，部分所述偽圖案在第二方向上縱向定向，所述第二方向與所述第一方向相交的角不大于45度。

在上述方法中，其中，所述第一布局塊包括多個(gè)第一線圖案，所述多個(gè)第一線圖案的一個(gè)是所述第一線圖案；所述第二布局塊包括多個(gè)第二線圖案，所述多個(gè)第二線圖案的一個(gè)是所述第二線圖案；所述多個(gè)第一線圖案在所述第一方向上縱向定向，并且沿著與所述第一方向正交的第二方向彼此間隔開第一間距；所述多個(gè)第二線圖案在所述第一方向上縱向定向，并且沿著所述第二方向彼此間隔開第二間距；以及所述第一間距和所述第二間距不同。

在上述方法中，其中，所述第一布局塊包括多個(gè)第一線圖案，所述多個(gè)第一線圖案的一個(gè)是所述第一線圖案；所述第二布局塊包括多個(gè)第二線圖案，所述多個(gè)第二線圖案的一個(gè)是所述第二線圖案；所述多個(gè)第一線圖案在所述第一方向上縱向定向，并且沿著與所述第一方向正交的第二方向彼此間隔開第一間距；所述多個(gè)第二線圖案在所述第一方向上縱向定向，并且沿著所述第二方向彼此間隔開第二間距；以及所述第一間距和所述第二間距不同，所述多個(gè)第一線圖案的每個(gè)具有第一線寬度，所述多個(gè)第二線圖案的每個(gè)具有第二線寬度，并且所述第一線寬度與所述第二線寬度不同。

在上述方法中，其中，所述第二布局塊還包括在所述第一方向上縱向定向并且與所述第二線圖案間隔開的第三線圖案，所述方法還包括：在所述第一間隔中添加第二偽圖案，其中，所述第二偽圖案連接所述第一線圖案和所述第三線圖案。

在另一個(gè)示例性方面，本發(fā)明針對(duì)一種方法。該方法包括接收集成電路(IC)設(shè)計(jì)布局。IC設(shè)計(jì)布局包括第一布局塊和第二布局塊。第一布局塊包括多個(gè)第一線圖案，該多個(gè)第一線圖案在第一方向上縱向定向并且沿著與第一方向正交的第二方向彼此間隔開第一間距。第二布局塊包括多個(gè)第二線圖案，該多個(gè)第二線圖案在第一方向上縱向定向并且沿著第二方向彼此間隔開第二間距，并且第一布局塊和第二布局塊分隔開第一間隔。該方法還包括向第一間隔添加偽圖案，其中，偽圖案連接多個(gè)第一線圖案的一個(gè)和多個(gè)第二線圖案的一個(gè)。該方法還包括輸出計(jì)算機(jī)可讀格式的芯軸圖案布局和切割圖案布局。芯軸圖案布局包括多個(gè)第一線圖案和多個(gè)第二線圖案以及偽圖案。切割圖案布局包括對(duì)應(yīng)于第一間隔的圖案。

在實(shí)施例中，該方法包括向第一間隔添加另一個(gè)偽圖案，該偽圖案連接多個(gè)第一線圖案的一個(gè)和多個(gè)第二線圖案的另一個(gè)。在進(jìn)一步實(shí)施例中，多個(gè)第二線圖案的一個(gè)鄰近多個(gè)第二線圖案的另一個(gè)。

在一些實(shí)施例中，第一間距不同于第二間距。在一些實(shí)施例中，多個(gè)第一線圖案的的每個(gè)具有第一線寬度，多個(gè)第二線圖案的每個(gè)具有第二線寬度，并且第一線寬度和第二線寬度不同。

在上述方法中，還包括：制造具有所述芯軸圖案布局的第一掩模；以及制造具有所述切割圖案布局的第二掩模。

在上述方法中，還包括：制造具有所述芯軸圖案布局的第一掩模；以及制造具有所述切割圖案布局的第二掩模，用所述第一掩模對(duì)襯底實(shí)施第一圖案化工藝，從而在所述襯底上形成一個(gè)或多個(gè)部件；以及用所述第二掩模對(duì)所述襯底實(shí)施第二圖案化工藝，從而去除所述一個(gè)或多個(gè)部件的第一部分，其中，所述第一部分位于所述IC設(shè)計(jì)布局中的對(duì)應(yīng)于所述第一間隔的區(qū)域中。

在上述方法中，其中，部分所述偽圖案在第三方向上縱向定向，所述第三方向與所述第一方向相交的角不大于45度。

在另一個(gè)示例性方面，本發(fā)明針對(duì)一種半導(dǎo)體器件。半導(dǎo)體器件包括位于襯底上的第一鰭，其中，第一鰭提供用于第一場(chǎng)效應(yīng)晶體管(FET)的源極、漏極和溝道區(qū)域。半導(dǎo)體器件還包括位于襯底上的第二鰭，其中，第二鰭提供用于第二FET的源極、漏極和溝道區(qū)域。半導(dǎo)體器件還包括位于襯底上的第一鰭殘端，其中，第一鰭殘端連接第一鰭的底部和第二鰭的底部。半導(dǎo)體器件還包括位于第一鰭殘端上方以及位于第一鰭和第二鰭之間的隔離部件。從頂視圖觀察，第一鰭和第二鰭在第一方向上縱向定向，以及第一鰭殘端在不同于第一方向的第二方向上縱向定向。在實(shí)施例中，第一鰭完全位于第一矩形區(qū)域中，第二鰭完全位于第二矩形區(qū)域中，以及第一矩形區(qū)域和第二矩形區(qū)域沿著第一方向并排布置。

在實(shí)施例中，半導(dǎo)體器件還包括第三鰭、第四鰭和第二鰭殘端。第三鰭提供用于第三FET的源極、漏極和溝道區(qū)域。第四鰭提供用于第四FET的源極、漏極和溝道區(qū)域。第二鰭殘端連接第三鰭的底部和第四鰭的底部。從頂視圖觀察，第三鰭和第四鰭在第一方向上縱向定向，以及第二鰭殘端在不同于第一方向和第二方向的第三方向上縱向定向。在進(jìn)一步實(shí)施例中，第三鰭完全位于第一矩形區(qū)域中，并且第四鰭完全位于第二矩形區(qū)域中。

上面概述了若干實(shí)施例的特征，使得本領(lǐng)域人員可以更好地理解本發(fā)明的方面。本領(lǐng)域人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或修改用于實(shí)施與本人所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢(shì)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識(shí)到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。