本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體地，本發(fā)明涉及一種半導(dǎo)體器件及其制作方法和電子裝置。

背景技術(shù)：

隨著微電子技術(shù)的迅速發(fā)展，微電子技術(shù)的核心--互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)技術(shù)已經(jīng)成為現(xiàn)代電子產(chǎn)品的支撐技術(shù)。在半導(dǎo)體制造工藝中，可以使用各種材料作為互補(bǔ)金屬氧化物半導(dǎo)體器件的柵電極和柵極電介質(zhì)，傳統(tǒng)的互補(bǔ)金屬氧化物半導(dǎo)體器件通常由氮氧化硅(SiON)作為柵極介質(zhì)層，采用摻雜的多晶硅作為柵電極材料。但是，隨著集成電路制造工藝的不斷進(jìn)步，芯片集成度的不斷提高，技術(shù)節(jié)點(diǎn)的降低，在尺寸改變的趨勢中，先進(jìn)的互補(bǔ)金屬氧化物半導(dǎo)體器件越來越多的采用金屬柵極材料代替?zhèn)鹘y(tǒng)的多晶硅材料，高k電介質(zhì)代替氧化層材料，即采用高k電介質(zhì)/金屬柵極(HK/MG)結(jié)構(gòu)代替柵氧化層/虛擬多晶硅柵極結(jié)構(gòu)，以避免由虛擬多晶硅柵極引起的多晶硅耗盡效應(yīng)、摻雜硼原子擴(kuò)散和較高的柵極漏電等問題。

目前常見的高k電介質(zhì)/金屬柵極的制造方法包括柵極在后(gate-last)工藝，其中，柵極在后工藝中虛擬多晶硅柵極的去除是關(guān)鍵的步驟之一。目前去除虛擬柵極的工藝中存在很多的問題：1)在干法蝕刻去除所述虛擬柵極的過程中會產(chǎn)生聚合物和/或副產(chǎn)物沉積在所述虛擬柵極開口的側(cè)壁上，從而導(dǎo)致NMOS和PMOS更差的邊界接觸。因此，為了保持器件的性能，必須施加更大的電壓，更嚴(yán)重的情況是如果所述NMOS和PMOS邊界打開，將導(dǎo)致器件失效。2)在去除所述虛擬柵極過程中，層間介電層的損失成為一個主要的參數(shù)，干法蝕刻和濕法蝕刻會消耗層間介電層，其中，大量層間介電層的消耗會導(dǎo)致金屬殘留物、影響CMP的工藝窗口。

現(xiàn)有技術(shù)中通過采用硬掩膜層的方法，以獲得更好的線末端輪廓和CD LWR，但是在該過程中必須保持硬掩膜足夠的過蝕刻，以防止虛擬柵極的殘留，但是過度的過蝕刻會引起對PMOS器件的損壞以及更多的層間介電層的 損失，層間介電層的損失還會引起NMOS和PMOS的短路。

因此，需要對目前所述半導(dǎo)體器件的制備方法進(jìn)行改進(jìn)，以解決現(xiàn)有技術(shù)中存在的問題。

技術(shù)實現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

本發(fā)明為了克服目前存在問題，提供一種半導(dǎo)體器件的制作方法，包括：

步驟S1：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有NMOS區(qū)域和PMOS區(qū)域，其中，在所述NMOS區(qū)域和所述PMOS區(qū)域上均形成有虛擬柵極以及填充所述虛擬柵極之間間隙的層間介電層，在所述PMOS區(qū)域上形成有圖案化的硬掩膜層，以露出所述NMOS區(qū)域中的所述虛擬柵極；

步驟S2：去除所述NMOS區(qū)域中露出的所述虛擬柵極，以形成NMOS虛擬開口；

步驟S3：選用HBr、NF₃和Ar的組合或者H₂和Ar的組合進(jìn)行過蝕刻，以完全去除所述虛擬柵極，并在所述過蝕刻之后選用Ar對所述虛擬開口側(cè)壁上的殘留物進(jìn)行處理；

步驟S4：重復(fù)所述步驟S3至少4次；

步驟S5：去除所述虛擬開口側(cè)壁上的所述殘留物。

可選地，所述步驟S1包括：

步驟S11：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有NMOS區(qū)域和PMOS區(qū)域，在所述NMOS區(qū)域和所述PMOS區(qū)域上均形成所述虛擬柵極以及填充所述虛擬柵極之間間隙的所述層間介電層；

步驟S12：在所述層間介電層以及所述虛擬柵極上沉積形成SiO₂層，以覆蓋所述層間介電層和所述虛擬柵極的頂面；

步驟S13：去除所述PMOS區(qū)域中的所述虛擬柵極，以形成PMOS虛擬開口；

步驟S14：在所述PMOS虛擬開口中和所述SiO₂層上沉積形成功函數(shù)金屬層，以填滿所述PMOS虛擬開口；

步驟S15：執(zhí)行平坦化工藝，直至露出所述層間介電層；

步驟S16：在所述PMOS區(qū)域上形成圖案化的所述硬掩膜層。

可選地，在所述步驟S3中，所述HBr、Ar和H₂的氣體流量均為100～800sccm，所述NF₃的氣體流量為10～50sccm。

可選地，所述方法還包括步驟S6：執(zhí)行蝕刻后處理工藝。

可選地，所述蝕刻后處理工藝選用CF₄和Ar。

可選地，在所述步驟S5中選用N₂去除所述殘留物。

可選地，在所述步驟S4中重復(fù)所述步驟S34-5次。

可選地，所述步驟S3的處理時間為8-12S。

可選地，在所述步驟S2中選用HBr、H₂和O₂去除所述NMOS區(qū)域中露出的所述虛擬柵極。

本發(fā)明還提供了一種采用上述的方法制造的半導(dǎo)體器件。

本發(fā)明還提供了一種電子裝置，所述電子裝置包括上述的半導(dǎo)體器件。

本發(fā)明還提供一種采用上述方法制造的半導(dǎo)體器件。

本發(fā)明還提供一種電子裝置，所述電子裝置包括所述半導(dǎo)體器件。

本發(fā)明為了解決層間介電層的損傷和蝕刻殘留物、副產(chǎn)物的殘留造成NMOS和PMOS邊界不夠清楚的問題，提供一種新的半導(dǎo)體器件的制備方法，所述方法在蝕刻去除所述虛擬柵極之后的過蝕刻過程中選用HBr、NF₃和Ar的組合或者H₂和Ar的組合進(jìn)行過蝕刻，以完全去除所述虛擬柵極，并在所述過蝕刻之后選用Ar對所述虛擬開口側(cè)壁上的殘留物進(jìn)行處理，并且重復(fù)該步驟4-5次，不僅能夠更好地去除殘留物，還可以減小層間介電層的損失，同時可以獲得更加干凈的NMOS和PMOS邊界，進(jìn)一步提高半導(dǎo)體器件的性能和良率。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，

圖1為根據(jù)本發(fā)明一個實施方式制作所述半導(dǎo)體器件的的工藝流程圖；

圖2為根據(jù)本發(fā)明另一個實施方式制作所述半導(dǎo)體器件的的工藝流程圖。

具體實施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實施，而不應(yīng)當(dāng)解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個元件、部件、區(qū)、層或部分與另一個元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術(shù)語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。

在此使用的術(shù)語的目的僅在于描述具體實施例并且不作為本發(fā)明的限制。在此使用時，單數(shù)形式的“一”、“一個”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該說明書中使用時，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術(shù)語“和/或”包括相關(guān)所列項目的任何 及所有組合。

這里參考作為本發(fā)明的理想實施例(和中間結(jié)構(gòu))的示意圖的橫截面圖來描述發(fā)明的實施例。這樣，可以預(yù)期由于例如制造技術(shù)和/或容差導(dǎo)致的從所示形狀的變化。因此，本發(fā)明的實施例不應(yīng)當(dāng)局限于在此所示的區(qū)的特定形狀，而是包括由于例如制造導(dǎo)致的形狀偏差。例如，顯示為矩形的注入?yún)^(qū)在其邊緣通常具有圓的或彎曲特征和/或注入濃度梯度，而不是從注入?yún)^(qū)到非注入?yún)^(qū)的二元改變。同樣，通過注入形成的埋藏區(qū)可導(dǎo)致該埋藏區(qū)和注入進(jìn)行時所經(jīng)過的表面之間的區(qū)中的一些注入。因此，圖中顯示的區(qū)實質(zhì)上是示意性的，它們的形狀并不意圖顯示器件的區(qū)的實際形狀且并不意圖限定本發(fā)明的范圍。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。

實施例一

下面結(jié)合附圖對本發(fā)明所述方法進(jìn)行說明，其中，圖1為根據(jù)本發(fā)明一個實施方式制作所述半導(dǎo)體器件的的工藝流程圖。

首先，執(zhí)行步驟101，提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有NMOS區(qū)域和PMOS區(qū)域，其中，所述NMOS區(qū)域和所述PMOS區(qū)域上均形成有虛擬柵極以及填充所述虛擬柵極之間間隙的層間介電層，在所述PMOS區(qū)域上形成有圖案化的硬掩膜層，以露出所述NMOS區(qū)域中的所述虛擬柵極。

具體地，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底可包括任何半導(dǎo)體材料，所述半導(dǎo)體的材料可包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半導(dǎo)體

所述半導(dǎo)體襯底還可以包括有機(jī)半導(dǎo)體或者如Si/SiGe、絕緣體上硅(SOI)、或者絕緣體上SiGe(SGOI)的分層半導(dǎo)體。所述半導(dǎo)體襯底200包括各種隔離結(jié)構(gòu)，例如淺溝槽絕緣。

在所述半導(dǎo)體襯底包括NMOS區(qū)域和PMOS區(qū)域，該NMOS區(qū)域具有形成在均勻摻雜的溝道區(qū)上的NMOS虛擬柵極堆疊結(jié)構(gòu)，PMOS區(qū)域具有形成在均勻摻雜的溝道區(qū)上的PMOS虛擬柵極堆疊結(jié)構(gòu)。

所述NMOS虛擬柵極堆疊結(jié)構(gòu)包括高k電介質(zhì)層(未示出)、阻擋層(未示出)和NMOS虛擬柵極，在所述NMOS虛擬柵極堆疊結(jié)構(gòu)的兩側(cè)形成有柵極間隙壁(未示出)。所述PMOS虛擬柵極堆疊結(jié)構(gòu)包括高k電介質(zhì)層(未示出)、阻擋層(未示出)和PMOS虛擬柵極，在所述PMOS虛擬柵極堆疊結(jié)構(gòu)的兩側(cè)形成有柵極間隙壁(未示出)。

其中，所述高k介質(zhì)層的材料可以選擇高k材料，沉積方式可以通過化學(xué)氣相沉積(CVD)或原子層沉積(ALD)的方式。材料可以是鉿氧化硅(HfSiO)、鉿氮氧化硅(HfSiON)、鉿氧化鉭(HfTaO)、鉿氧化鋯(HfZrO)中的一種或者它們的任意組合，還可以是鈣鈦礦型材料。阻擋層沉積方式可以通過ALD、CVD、物理氣相沉積(PVD)、濺射等其它方法，所述阻擋層材料優(yōu)選氮化鈦，厚度范圍10～20埃

在本發(fā)明的一具體實施方式中，所述NMOS虛擬柵極和所述PMOS虛擬柵極的形成方法可選用低壓化學(xué)氣相淀積(LPCVD)工藝，所述NMOS虛擬柵極和所述PMOS虛擬柵極的材料為多晶硅。形成所述多晶硅層的工藝條件包括：反應(yīng)氣體為硅烷(SiH₄)，所述硅烷的流量范圍可為100～200立方厘米/分鐘(sccm)，如150sccm；反應(yīng)腔內(nèi)溫度范圍可為700～750攝氏度；反應(yīng)腔內(nèi)壓力可為250～350毫毫米汞柱(mTorr)，如300mTorr；所述反應(yīng)氣體中還可包括緩沖氣體，所述緩沖氣體可為氦氣(He)或氮?dú)?，所述氦氣和氮?dú)獾牧髁糠秶蔀?～20升/分鐘(slm)，如8slm、10slm或15slm。需要說明的是，上述實施例僅用于更加清楚地說明本發(fā)明的實施方案，并不局限于上述數(shù)值范圍和制備方法。

所述柵極間隙壁的材料可以為氧化硅、氮化硅、氮氧化硅中一種或者他們組合構(gòu)成。作為優(yōu)選，所述間隙壁為氧化硅、氮化硅共同組成，具體工藝為：在半導(dǎo)體襯底上形成第一氧化硅層、第一但氧化硅層以及第二氧化硅層，然后采用蝕刻方法形成間隙壁。還可以選用本領(lǐng)域常用的柵極間隙壁的材料以及形成方法，在此不再贅述。

示例性地，在所述NMOS虛擬柵極和所述PMOS虛擬柵極的兩側(cè)的所述半導(dǎo)體襯底中形成有源/漏極。

接著，在所述半導(dǎo)體襯底上形成層間介電層(ILD)。層間介電層可以使用例如SiO₂、碳氟化合物(CF)、摻碳氧化硅(SiOC)或者碳氮化硅(SiCN)等?；蛘?，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物 以氟(F)和碳(C)為主要成分。碳氟化合物也可以使用具有非晶體(非結(jié)晶性)構(gòu)造的物質(zhì)。層間介電層還可以使用例如摻碳氧化硅(SiOC)等多孔質(zhì)構(gòu)造?？梢圆捎脽峄瘜W(xué)氣相沉積方法、等離子體工藝。所述層間介電層的形成可以選用本領(lǐng)域常用方法，在此不再贅述。

示例性地，對所述層間介電層進(jìn)行平坦化工藝，以去除所述層間介質(zhì)層高出所述NMOS虛擬柵極和所述PMOS虛擬柵極的部分，換而言之，對所述層間介電層進(jìn)行平坦化工藝，以使所述層間介電層環(huán)繞所述NMOS虛擬柵極和所述PMOS虛擬柵極并露出所述所述NMOS虛擬柵極和所述PMOS虛擬柵極頂面。

然后，蝕刻去除所述PMOS區(qū)域中的所述PMOS虛擬柵極，以形成PMOS虛擬開口。在本發(fā)明的一具體實施方式中，在所述層間介電層上形成覆蓋層，覆蓋層覆蓋所述NMOS區(qū)域露出所述PMOS區(qū)域，可以采用本領(lǐng)域常用的各種合適材料作為上述覆蓋層，例如氮化硅，上述覆蓋層也可以采用光致抗蝕劑。作為一個實例，在所述層間介電層上形成圖案化的光致抗蝕劑層以覆蓋所述NOMS區(qū)域露出所述PMOS區(qū)域。

蝕刻去除所述PMOS區(qū)域中的所述PMOS虛擬柵極，以在所述PMOS虛擬柵極原有位置形成PMOS虛擬開口，可以采用干法蝕刻去除所述PMOS虛擬柵極，干法蝕刻工藝包括但不限于：反應(yīng)離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或者激光切割。最好通過一個或者多個RIE步驟進(jìn)行干法蝕刻。在采用干法蝕刻去除所述PMOS虛擬柵極之后，可執(zhí)行一軟濕法清洗(soft WET)步驟以去除所述PMOS虛擬柵極中的殘余物。或者，可以采用濕法蝕刻去除所述PMOS虛擬柵極，濕蝕刻法可以采用氫氟酸溶液，例如緩沖氧化物蝕刻劑或氫氟酸緩沖溶液。或者，可以采用部分干法部分濕法蝕刻。

然后，在PMOS區(qū)域中的所述虛擬開口中和所述層間介電層上沉積形成功函數(shù)金屬層，所述功函數(shù)金屬層填滿所述虛擬開口。所述功函數(shù)金屬層的材料包括銅、鋁、TiN或TaN等，作為優(yōu)選，所述功函數(shù)金屬層的材料為銅，所述功函數(shù)金屬層具有壓縮應(yīng)力。所述功函數(shù)金屬層形成方法可以是CVD或PVD。所述功函數(shù)金屬層還可以選用本領(lǐng)域常用的金屬材料以及形成方法，在此不再贅述。

接著，采用平坦化工藝處理所述功函數(shù)金屬層直至露出所述層間介電層。換而言之，采用平坦化工藝去除所述功函數(shù)金屬層高出所述層間介電層的部 分。

在本發(fā)明的一具體實施例中，執(zhí)行平坦化工藝，可以使用半導(dǎo)體制造領(lǐng)域中常規(guī)的平坦化方法來實現(xiàn)表面的平坦化。該平坦化方法的非限制性實例包括機(jī)械平坦化方法和化學(xué)機(jī)械研磨(CMP)平坦化方法?；瘜W(xué)機(jī)械研磨平坦化方法更常用。

在所述半導(dǎo)體襯底上沉積形成硬掩膜層，所述硬掩膜層的材料包括TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN或上述的組合。形成所述硬掩膜層的方法非限制性實例包括化學(xué)氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(LTCVD)、等離子體化學(xué)氣相沉積(PECVD)。

在本發(fā)明的一具體實施例中，所述硬掩膜層的材料為TiN。所述硬掩膜層可以選用本領(lǐng)域常用的材料以及形成方法，在此不再贅述。

接著，蝕刻硬掩膜層以使所述硬掩膜層覆蓋PMOS區(qū)域露出NMOS區(qū)域。

先采用光刻工藝在所述硬掩膜層上形成圖案化的光致抗蝕劑層以覆蓋所述PMOS區(qū)域露出所述NMOS區(qū)域。在所述硬膜層上形成覆蓋所述PMOS區(qū)域露出所述NMOS區(qū)域的圖案化覆蓋層可以選用本領(lǐng)域常用的材料以及形成方法，上述實施例僅用于更加清楚地說明本發(fā)明的實施方案，并不局限于上述材料和制備方法。

接著，根據(jù)圖案化的致抗蝕劑層蝕刻所述金屬硬掩膜層，以在所述硬掩膜層中形成開口。可以采用干法蝕刻，例如等離子體蝕刻，蝕刻氣體包括氯化硼、氯氣，和一些添加氣體如氮?dú)狻鍤?。所述氯化硼和氯氣的流量范圍可?～150立方厘米/分鐘(sccm)和50～200立方厘米/分鐘(sccm)，反應(yīng)室內(nèi)壓力可為5～20毫托(mTorr)，如15mTorr。需要說明的是，上述實施例僅用于更加清楚地說明本發(fā)明的實施方案，并不局限于上述數(shù)值范圍和制備方法。

繼續(xù)對所述硬掩膜層進(jìn)行蝕刻，以使所述硬掩膜層205覆蓋所述PMOS區(qū)域露出所述NMOS區(qū)域?？梢赃x擇本領(lǐng)域常用的終點(diǎn)蝕刻方法，在此不再贅述。

執(zhí)行步驟102，去除所述NMOS區(qū)域中露出的所述虛擬柵極，以形成NMOS虛擬開口。

具體地，根據(jù)圖案化的所述硬掩膜層蝕刻去除所述NMOS區(qū)域中的NMOS虛擬柵極。

根據(jù)圖案化的所述硬掩膜層蝕刻去除所述NMOS區(qū)域中的所述NMOS虛擬柵極，在所述NMOS虛擬柵極202原有位置形成NMOS虛擬開口。

在本發(fā)明一具體實施例中，所述多晶硅蝕刻可以采用干法蝕刻，例如反應(yīng)離子蝕刻、離子束蝕刻、等離子蝕刻、激光燒蝕或者這些方法的任意組合?？梢允褂脝我坏奈g刻方法，或者也可以使用多于一個的蝕刻方法。最好通過一個或者多個RIE步驟進(jìn)行干法蝕刻。

通常采用蝕刻氣體包括NF₃、HBr、Cl₂、CH₂F₂、O₂的一種或者幾種氣體，和一些添加氣體如氮?dú)?、氬氣。所述蝕刻氣體的流量范圍可為0～150立方厘米/分鐘(sccm)，反應(yīng)室內(nèi)壓力可為3～50毫托(mTorr)，在射頻功率為600W～1500W的條件下進(jìn)行等離子體蝕刻。需要說明的是，上述實施例僅用于更加清楚地說明本發(fā)明的實施方案，并不局限于上述數(shù)值范圍和制備方法，本領(lǐng)域技術(shù)人員可以根據(jù)制備器件的需要選擇本領(lǐng)域常用的其他方法，在此不詳細(xì)贅述。

在該實施例中，選用HBr、H₂和O₂去除所述NMOS區(qū)域中露出的所述虛擬柵極。

示例性地，所述多晶硅蝕刻工藝的執(zhí)行時間為15s至25s，所述多晶硅終點(diǎn)蝕刻工藝的執(zhí)行時間為10s至20s。

執(zhí)行步驟103，選用HBr、NF₃和Ar的組合進(jìn)行過蝕刻，以完全去除所述虛擬柵極，并在所述過蝕刻之后選用Ar對所述虛擬開口側(cè)壁上的殘留物進(jìn)行處理。

具體地，在該步驟中為了完全去除所述虛擬柵極，需要以所述掩膜層為掩膜進(jìn)行過蝕刻，在該步驟中HBr、NF₃和Ar的組合進(jìn)行所述過蝕刻，同時為了避免層間介電層的大量損失，在每一次過蝕刻步驟之后執(zhí)行Ar處理步驟，通過所述處理可以使所述虛擬開口中的殘留物或副產(chǎn)物更加容易去除，而且還可以使NMOS和PMOS的邊界更加清晰。

可選地，在該步驟中所述過蝕刻和所述Ar處理的時間為8-12S，例如可以選用10s。

可選地，在該步驟中重復(fù)所述過蝕刻和所述Ar處理4-5次，并且是在每 一次過蝕刻之后接著進(jìn)行所述Ar處理。

可選地，在該步驟中，所述HBr、Ar的氣體流量均為100～800sccm，所述NF₃的氣體流量為10～50sccm。

執(zhí)行步驟104，去除所述虛擬開口側(cè)壁上的所述殘留物。

可選地，在該步驟中選用N₂去除所述殘留物。

執(zhí)行步驟105，執(zhí)行蝕刻后處理工藝(PET)。

執(zhí)行蝕刻后處理工藝，所述蝕刻后處理工藝使用的氣體包括CF₄和Ar的混合氣體，以減少芯片的處理時間和保持所述硬掩膜層界面層的清潔。

本發(fā)明為了解決層間介電層的損傷和蝕刻殘留物、副產(chǎn)物的殘留造成NMOS和PMOS邊界存在的界面問題，提供一種新的半導(dǎo)體器件的制備方法，所述方法在蝕刻去除所述虛擬柵極之后的過蝕刻過程中選用HBr、NF₃和Ar的組合進(jìn)行過蝕刻，以完全去除所述虛擬柵極，并在所述過蝕刻之后選用Ar對所述虛擬開口側(cè)壁上的殘留物進(jìn)行處理，并且重復(fù)該步驟4-5次，不僅能夠更好地去除殘留物，還可以減小層間介電層的損失，同時可以獲得更加干凈的NMOS和PMOS邊界，進(jìn)一步提高半導(dǎo)體器件的性能和良率。

實施例二

下面結(jié)合附圖對本發(fā)明所述方法進(jìn)行說明，其中，圖2為根據(jù)本發(fā)明一個實施方式制作所述半導(dǎo)體器件的的工藝流程圖。

首先，執(zhí)行步驟101，提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有NMOS區(qū)域和PMOS區(qū)域，其中，所述NMOS區(qū)域和所述PMOS區(qū)域上均形成有虛擬柵極以及填充所述虛擬柵極之間間隙的層間介電層，在所述NMOS區(qū)域和所述PMOS區(qū)域上形成有圖案化的硬掩膜層，以露出所述NMOS區(qū)域中的所述虛擬柵極。

具體地，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底可包括任何半導(dǎo)體材料，所述半導(dǎo)體的材料可包括但不限于：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半導(dǎo)體

所述半導(dǎo)體襯底還可以包括有機(jī)半導(dǎo)體或者如Si/SiGe、絕緣體上硅(SOI)、或者絕緣體上SiGe(SGOI)的分層半導(dǎo)體。所述半導(dǎo)體襯底200 包括各種隔離結(jié)構(gòu)，例如淺溝槽絕緣。

在所述半導(dǎo)體襯底包括NMOS區(qū)域和PMOS區(qū)域，該NMOS區(qū)域具有形成在均勻摻雜的溝道區(qū)上的NMOS虛擬柵極堆疊結(jié)構(gòu)，PMOS區(qū)域具有形成在均勻摻雜的溝道區(qū)上的PMOS虛擬柵極堆疊結(jié)構(gòu)。

所述NMOS虛擬柵極堆疊結(jié)構(gòu)包括高k電介質(zhì)層(未示出)、阻擋層(未示出)和NMOS虛擬柵極，在所述NMOS虛擬柵極堆疊結(jié)構(gòu)的兩側(cè)形成有柵極間隙壁(未示出)。所述PMOS虛擬柵極堆疊結(jié)構(gòu)包括高k電介質(zhì)層(未示出)、阻擋層(未示出)和PMOS虛擬柵極，在所述PMOS虛擬柵極堆疊結(jié)構(gòu)的兩側(cè)形成有柵極間隙壁(未示出)。

其中，所述高k介質(zhì)層的材料可以選擇高k材料，沉積方式可以通過化學(xué)氣相沉積(CVD)或原子層沉積(ALD)的方式。材料可以是鉿氧化硅(HfSiO)、鉿氮氧化硅(HfSiON)、鉿氧化鉭(HfTaO)、鉿氧化鋯(HfZrO)中的一種或者它們的任意組合，還可以是鈣鈦礦型材料。阻擋層沉積方式可以通過ALD、CVD、物理氣相沉積(PVD)、濺射等其它方法，所述阻擋層材料優(yōu)選氮化鈦，厚度范圍10～20埃

在本發(fā)明的一具體實施方式中，所述NMOS虛擬柵極和所述PMOS虛擬柵極的形成方法可選用低壓化學(xué)氣相淀積(LPCVD)工藝，所述NMOS虛擬柵極和所述PMOS虛擬柵極的材料為多晶硅。形成所述多晶硅層的工藝條件包括：反應(yīng)氣體為硅烷(SiH₄)，所述硅烷的流量范圍可為100～200立方厘米/分鐘(sccm)，如150sccm；反應(yīng)腔內(nèi)溫度范圍可為700～750攝氏度；反應(yīng)腔內(nèi)壓力可為250～350毫毫米汞柱(mTorr)，如300mTorr；所述反應(yīng)氣體中還可包括緩沖氣體，所述緩沖氣體可為氦氣(He)或氮?dú)?，所述氦氣和氮?dú)獾牧髁糠秶蔀?～20升/分鐘(slm)，如8slm、10slm或15slm。需要說明的是，上述實施例僅用于更加清楚地說明本發(fā)明的實施方案，并不局限于上述數(shù)值范圍和制備方法。

所述柵極間隙壁的材料可以為氧化硅、氮化硅、氮氧化硅中一種或者他們組合構(gòu)成。作為優(yōu)選，所述間隙壁為氧化硅、氮化硅共同組成，具體工藝為：在半導(dǎo)體襯底上形成第一氧化硅層、第一但氧化硅層以及第二氧化硅層，然后采用蝕刻方法形成間隙壁。還可以選用本領(lǐng)域常用的柵極間隙壁的材料以及形成方法，在此不再贅述。

示例性地，在所述NMOS虛擬柵極和所述PMOS虛擬柵極的兩側(cè)的所述 半導(dǎo)體襯底中形成有源/漏極。

接著，在所述半導(dǎo)體襯底上形成層間介電層(ILD)。層間介電層可以使用例如SiO₂、碳氟化合物(CF)、摻碳氧化硅(SiOC)或者碳氮化硅(SiCN)等?；蛘?，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)為主要成分。碳氟化合物也可以使用具有非晶體(非結(jié)晶性)構(gòu)造的物質(zhì)。層間介電層還可以使用例如摻碳氧化硅(SiOC)等多孔質(zhì)構(gòu)造。可以采用熱化學(xué)氣相沉積方法、等離子體工藝。所述層間介電層的形成可以選用本領(lǐng)域常用方法，在此不再贅述。

示例性地，對所述層間介電層進(jìn)行平坦化工藝，以去除所述層間介質(zhì)層高出所述NMOS虛擬柵極和所述PMOS虛擬柵極的部分，換而言之，對所述層間介電層進(jìn)行平坦化工藝，以使所述層間介電層環(huán)繞所述NMOS虛擬柵極和所述PMOS虛擬柵極并露出所述所述NMOS虛擬柵極和所述PMOS虛擬柵極頂面。

然后，蝕刻去除所述PMOS區(qū)域中的所述PMOS虛擬柵極，以形成PMOS虛擬開口。在本發(fā)明的一具體實施方式中，在所述層間介電層上形成覆蓋層，覆蓋層覆蓋所述NMOS區(qū)域露出所述PMOS區(qū)域，可以采用本領(lǐng)域常用的各種合適材料作為上述覆蓋層，例如氮化硅，上述覆蓋層也可以采用光致抗蝕劑。作為一個實例，在所述層間介電層上形成圖案化的光致抗蝕劑層以覆蓋所述NOMS區(qū)域露出所述PMOS區(qū)域。

蝕刻去除所述PMOS區(qū)域中的所述PMOS虛擬柵極，以在所述PMOS虛擬柵極原有位置形成PMOS虛擬開口，可以采用干法蝕刻去除所述PMOS虛擬柵極，干法蝕刻工藝包括但不限于：反應(yīng)離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻或者激光切割。最好通過一個或者多個RIE步驟進(jìn)行干法蝕刻。在采用干法蝕刻去除所述PMOS虛擬柵極之后，可執(zhí)行一軟濕法清洗(soft WET)步驟以去除所述PMOS虛擬柵極中的殘余物。或者，可以采用濕法蝕刻去除所述PMOS虛擬柵極，濕蝕刻法可以采用氫氟酸溶液，例如緩沖氧化物蝕刻劑或氫氟酸緩沖溶液?；蛘?，可以采用部分干法部分濕法蝕刻。

然后，在PMOS區(qū)域中的所述虛擬開口中和所述層間介電層上沉積形成功函數(shù)金屬層，所述功函數(shù)金屬層填滿所述虛擬開口。所述功函數(shù)金屬層的材料包括銅、鋁、TiN或TaN等，作為優(yōu)選，所述功函數(shù)金屬層的材料為銅，所述功函數(shù)金屬層具有壓縮應(yīng)力。所述功函數(shù)金屬層形成方法可以是CVD或 PVD。所述功函數(shù)金屬層還可以選用本領(lǐng)域常用的金屬材料以及形成方法，在此不再贅述。

接著，采用平坦化工藝處理所述功函數(shù)金屬層直至露出所述層間介電層。換而言之，采用平坦化工藝去除所述功函數(shù)金屬層高出所述層間介電層的部分。

在本發(fā)明的一具體實施例中，執(zhí)行平坦化工藝，可以使用半導(dǎo)體制造領(lǐng)域中常規(guī)的平坦化方法來實現(xiàn)表面的平坦化。該平坦化方法的非限制性實例包括機(jī)械平坦化方法和化學(xué)機(jī)械研磨(CMP)平坦化方法?；瘜W(xué)機(jī)械研磨平坦化方法更常用。

在所述半導(dǎo)體襯底上沉積形成硬掩膜層，所述硬掩膜層的材料包括TaN、TiN、TaC、TaSiN、WN、TiAl、TiAlN或上述的組合。形成所述硬掩膜層的方法非限制性實例包括化學(xué)氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(LTCVD)、等離子體化學(xué)氣相沉積(PECVD)。

在本發(fā)明的一具體實施例中，所述硬掩膜層的材料為TiN。所述硬掩膜層可以選用本領(lǐng)域常用的材料以及形成方法，在此不再贅述。

接著，蝕刻硬掩膜層以使所述硬掩膜層覆蓋PMOS區(qū)域露出NMOS區(qū)域。

先采用光刻工藝在所述硬掩膜層上形成圖案化的光致抗蝕劑層以覆蓋所述PMOS區(qū)域露出所述NMOS區(qū)域。在所述硬膜層上形成覆蓋所述PMOS區(qū)域露出所述NMOS區(qū)域的圖案化覆蓋層可以選用本領(lǐng)域常用的材料以及形成方法，上述實施例僅用于更加清楚地說明本發(fā)明的實施方案，并不局限于上述材料和制備方法。

接著，根據(jù)圖案化的致抗蝕劑層蝕刻所述金屬硬掩膜層，以在所述硬掩膜層中形成開口?？梢圆捎酶煞ㄎg刻，例如等離子體蝕刻，蝕刻氣體包括氯化硼、氯氣，和一些添加氣體如氮?dú)?、氬氣。所述氯化硼和氯氣的流量范圍可?～150立方厘米/分鐘(sccm)和50～200立方厘米/分鐘(sccm)，反應(yīng)室內(nèi)壓力可為5～20毫托(mTorr)，如15mTorr。需要說明的是，上述實施例僅用于更加清楚地說明本發(fā)明的實施方案，并不局限于上述數(shù)值范圍和制備方法。

繼續(xù)對所述硬掩膜層進(jìn)行蝕刻，以使所述硬掩膜層205覆蓋所述PMOS區(qū)域露出所述NMOS區(qū)域?？梢赃x擇本領(lǐng)域常用的終點(diǎn)蝕刻方法，在此不再 贅述。

執(zhí)行步驟102，去除所述NMOS區(qū)域中露出的所述虛擬柵極，以形成NMOS虛擬開口。

具體地，根據(jù)圖案化的所述硬掩膜層蝕刻去除所述NMOS區(qū)域中的NMOS虛擬柵極。

根據(jù)圖案化的所述硬掩膜層蝕刻去除所述NMOS區(qū)域中的所述NMOS虛擬柵極，在所述NMOS虛擬柵極202原有位置形成NMOS虛擬開口。

在本發(fā)明一具體實施例中，所述多晶硅蝕刻可以采用干法蝕刻，例如反應(yīng)離子蝕刻、離子束蝕刻、等離子蝕刻、激光燒蝕或者這些方法的任意組合。可以使用單一的蝕刻方法，或者也可以使用多于一個的蝕刻方法。最好通過一個或者多個RIE步驟進(jìn)行干法蝕刻。

通常采用蝕刻氣體包括NF₃、HBr、Cl₂、CH₂F₂、O₂的一種或者幾種氣體，和一些添加氣體如氮?dú)狻鍤?。所述蝕刻氣體的流量范圍可為0～150立方厘米/分鐘(sccm)，反應(yīng)室內(nèi)壓力可為3～50毫托(mTorr)，在射頻功率為600W～1500W的條件下進(jìn)行等離子體蝕刻。需要說明的是，上述實施例僅用于更加清楚地說明本發(fā)明的實施方案，并不局限于上述數(shù)值范圍和制備方法，本領(lǐng)域技術(shù)人員可以根據(jù)制備器件的需要選擇本領(lǐng)域常用的其他方法，在此不詳細(xì)贅述。

在該實施例中，選用HBr、H₂和O₂去除所述NMOS區(qū)域中露出的所述虛擬柵極。

示例性地，所述多晶硅蝕刻工藝的執(zhí)行時間為15s至25s，所述多晶硅終點(diǎn)蝕刻工藝的執(zhí)行時間為10s至20s。

執(zhí)行步驟103，選用H₂和Ar的組合進(jìn)行過蝕刻，以完全去除所述虛擬柵極，并在所述過蝕刻之后選用Ar對所述虛擬開口側(cè)壁上的殘留物進(jìn)行處理。

具體地，在該步驟中為了完全去除所述虛擬柵極，需要以所述掩膜層為掩膜進(jìn)行過蝕刻，在該步驟中H₂和Ar的組合進(jìn)行所述過蝕刻，同時為了避免層間介電層的大量損失，在每一次過蝕刻步驟之后執(zhí)行Ar處理步驟，通過所述處理可以使所述虛擬開口中的殘留物或副產(chǎn)物更加容易去除，而且還可 以使NMOS和PMOS的邊界更加清晰。

可選地，在該步驟中所述過蝕刻和所述Ar處理的時間為8-12S，例如可以選用10s。

可選地，在該步驟中重復(fù)所述過蝕刻和所述Ar處理4-5次，并且是在每一次過蝕刻之后接著進(jìn)行所述Ar處理。

可選地，在該步驟中，所述H₂的氣體流量均為100～800sccm，所述NF₃的氣體流量為10～50sccm。

執(zhí)行步驟104，去除所述虛擬開口側(cè)壁上的所述殘留物。

可選地，在該步驟中選用N₂去除所述殘留物。

執(zhí)行步驟105，執(zhí)行蝕刻后處理工藝(PET)。

執(zhí)行蝕刻后處理工藝，所述蝕刻后處理工藝使用的氣體包括CF₄和Ar的混合氣體，以減少芯片的處理時間和保持所述硬掩膜層界面層的清潔。

本發(fā)明為了解決層間介電層的損傷和蝕刻殘留物、副產(chǎn)物的殘留造成NMOS和PMOS邊界存在界面層的問題，提供一種新的半導(dǎo)體器件的制備方法，所述方法在蝕刻去除所述虛擬柵極之后的過蝕刻過程中選用H₂和Ar的組合進(jìn)行過蝕刻，以完全去除所述虛擬柵極，并在所述過蝕刻之后選用Ar對所述虛擬開口側(cè)壁上的殘留物進(jìn)行處理，并且重復(fù)該步驟4-5次，不僅能夠更好地去除殘留物，還可以減小層間介電層的損失，同時可以獲得更加干凈的NMOS和PMOS邊界，進(jìn)一步提高半導(dǎo)體器件的性能和良率。

實施例三

本發(fā)明還提供了一種半導(dǎo)體器件，所述半導(dǎo)體器件通過實施例一和實施例二中的所述方法制備得到，通過所述方法制備到的半導(dǎo)體器件避免了層間介電層的損失，提高了NMOS和PMOS的邊界性能，進(jìn)一步提高了半導(dǎo)體器件的性能和良率。

實施例四

本發(fā)明另外還提供一種電子裝置，其包括前述的半導(dǎo)體器件?；蚱浒ú捎脤嵤├缓蛯嵤├械乃龇椒ㄖ谱鳙@得的半導(dǎo)體器件。

由于包括的半導(dǎo)體器件具有更高的性能，該電子裝置同樣具有上述優(yōu)點(diǎn)。

所述電子裝置可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、VCD、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可以是任何包括所述半導(dǎo)體器件的中間產(chǎn)品。所述電子裝置，由于使用了所述半導(dǎo)體器件，因而具有更好的性能。

本發(fā)明已經(jīng)通過上述實施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。