本發(fā)明一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及閃速存儲器及其形成方法。

背景技術(shù)：

閃速存儲器是可以被電擦除和重復(fù)編程的電子非易失性計算機(jī)存儲介質(zhì)。該閃速存儲器廣泛地用于商業(yè)和軍事上的各種電子器件和設(shè)備中。為了存儲信息，閃速存儲器包括通常由浮置柵極晶體管制成的可尋址的存儲器單元陣列。常用類型的閃速存儲器單元包括堆疊柵極存儲器單元和分離柵極閃速存儲器單元(如，第三代SUPERFLASH(ESF3)存儲器單元)。分離柵極閃速存儲器單元相比于堆疊柵極存儲器單元具有若干優(yōu)勢，諸如更低功耗、更高注入效率、不易受短溝道效應(yīng)影響以及避免過擦除(over erase immunity)。

技術(shù)實現(xiàn)要素：

為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種分離柵極閃速存儲器單元，包括：擦除柵極和浮置柵極，在半導(dǎo)體襯底上方橫向間隔開，其中，所述浮置柵極具有：朝向所述擦除柵極增大的高度；與所述擦除柵極相鄰的凹形側(cè)壁表面；以及所述凹形側(cè)壁表面和所述浮置柵極的上表面的界面限定的尖端；以及控制柵極和側(cè)壁間隔件，布置在所述浮置柵極的上表面上方，其中，所述控制柵極橫向偏離所述浮置柵極的尖端，并且所述側(cè)壁間隔件橫向布置在所述控制柵極與所述尖端之間。

在該分離柵極閃速存儲器單元中，所述浮置柵極具有與所述浮置柵極的凹形側(cè)壁表面相對的附加側(cè)壁表面，所述浮置柵極的高度從所述附加側(cè)壁表面至橫向偏離所述附加側(cè)壁表面的點(diǎn)是基本相同的，并且所述浮置柵 極的高度從所述點(diǎn)至所述尖端增大。

在該分離柵極閃速存儲器單元中，所述點(diǎn)橫向偏離所述附加側(cè)壁表面的距離介于所述浮置柵極的寬度的約40％和約60％之間。

在該分離柵極閃速存儲器單元中，所述附加側(cè)壁表面是基本平坦的。

在該分離柵極閃速存儲器單元中，所述浮置柵極沿著平分所述浮置柵極的上表面的軸具有非對稱輪廓。

該分離柵極閃速存儲器單元還包括：隧穿介電層，布置在所述擦除柵極與所述浮置柵極之間，并且介于所述擦除柵極與所述側(cè)壁間隔件之間。

在該分離柵極閃速存儲器單元中，所述隧穿介電層鄰接所述擦除柵極和所述浮置柵極的相鄰側(cè)壁表面，并且鄰接所述擦除柵極和所述側(cè)壁間隔件的相鄰側(cè)壁表面。

該分離柵極閃速存儲器單元還包括：字線，布置在所述半導(dǎo)體襯底上方，并且橫向鄰近所述浮置柵極和所述控制柵極。

在該分離柵極閃速存儲器單元中，所述半導(dǎo)體襯底包括第一源極/漏極區(qū)域和第二源極/漏極區(qū)域，所述第二源極/漏極區(qū)域與所述第一源極/漏極區(qū)域橫向間隔開，并且所述擦除柵極布置在所述第一源極/漏極區(qū)域上方，所述浮置柵極布置在所述第一源極/漏極區(qū)域與所述第二源極/漏極區(qū)域之間。

根據(jù)本發(fā)明的另一方面，提供了一種用于制造分離柵極閃速存儲器單元的方法，所述方法包括：形成一對浮置柵極，所述一對浮置柵極位于設(shè)置在半導(dǎo)體襯底中的共享源極/漏極區(qū)域的相對側(cè)上，并且所述一對浮置柵極的高度朝向所述共享源極/漏極區(qū)域增大；形成擦除柵極，所述擦除柵極通過擦除柵極介電層與所述共享源極/漏極區(qū)域垂直間隔開，并且所述擦除柵極通過隧穿介電層與所述一對浮置柵極橫向間隔開；以及形成控制柵極，所述控制柵極通過位于所述一對浮置柵極上面的控制柵極介電層與所述一對浮置柵極垂直間隔開；其中，所述一對浮置柵極分別具有鄰接所述隧穿介電層的凹形側(cè)壁表面，從而導(dǎo)致尖端從所述凹形側(cè)壁表面向外凸出。

該方法還包括：在所述半導(dǎo)體襯底上方形成浮置柵極層；在所述浮置柵極層的子集上方形成第一掩模；在所述浮置柵極層中執(zhí)行第一蝕刻，以 回蝕刻所述浮置柵極層中未被所述第一掩模掩蔽的區(qū)域，并且在所述第一掩模下面的浮置柵極層中形成凸塊；去除所述第一掩模；形成控制柵極，所述控制柵極在所述凸塊的相對側(cè)面上橫向間隔開，并且被第二掩模掩蔽；在所述浮置柵極層中執(zhí)行第二蝕刻，以去除所述浮置柵極中未被所述第二掩模掩蔽的區(qū)域，并且形成所述一對浮置柵極；在所述浮置柵極中執(zhí)行第三蝕刻，以橫向蝕刻所述浮置柵極的相鄰側(cè)面，并且在所述相鄰側(cè)面上限定凹形側(cè)壁表面；以及在所述浮置柵極的相鄰側(cè)面之間形成所述擦除柵極。

該方法還包括：形成字線，所述字線在所述浮置柵極中與所述浮置柵極的相鄰側(cè)面相對的側(cè)面上橫向鄰近所述浮置柵極。

該方法還包括：在所述半導(dǎo)體襯底上方并且沿著所述浮置柵極、所述控制柵極和所述第二掩模的面向外部的表面形成導(dǎo)電層；以及在所述導(dǎo)電層中執(zhí)行第四蝕刻，以去除所述導(dǎo)電層的橫向伸長部分，并且同時形成所述擦除柵極和所述字線。

該方法還包括：形成部分位于所述凸塊的向上斜坡上方的所述控制柵極和所述浮置柵極。

該方法還包括：在所述浮置柵極中與所述浮置柵極的相鄰側(cè)面相對的側(cè)面被掩蔽的同時，執(zhí)行所述第三蝕刻。

該方法還包括：在所述浮置柵極層上方形成控制柵極介電層；在所述控制柵極介電層上方形成控制柵極層；在所述控制柵極層上方形成硬掩模層；在所述硬掩模層中執(zhí)行第四蝕刻，以形成在所述凸塊的相對側(cè)面上橫向間隔開的第二掩模；以及執(zhí)行第五蝕刻，穿過所述控制柵極層和所述控制柵極介電層中未被所述第二掩模掩蔽的區(qū)域，以形成所述控制柵極。

該方法還包括：在所述浮置柵極層上方并且沿著所述控制柵極和所述第二掩模的面向外部的表面形成側(cè)壁間隔件層；在所述側(cè)壁間隔件層中執(zhí)行第四蝕刻，以去除所述側(cè)壁間隔件層的橫向伸長部分，并且在所述控制柵極的相對側(cè)面上形成側(cè)壁間隔件；以及在所述浮置柵極層中執(zhí)行所述第二蝕刻，以去除所述浮置柵極層中未被所述第二掩模和所述側(cè)壁間隔件掩蔽的區(qū)域。

該方法還包括：在所述半導(dǎo)體襯底中形成一對淺溝槽隔離(STI)區(qū)域， 其中，所述STI區(qū)域形成為沿著軸平行延伸，并且具有相對于所述半導(dǎo)體襯底的上表面升高的上表面；以及在所述STI區(qū)域之間，形成沿著所述軸橫向間隔開的所述控制柵極。

該方法還包括：形成關(guān)于平分所述浮置柵極的上表面的軸具有非對稱輪廓的所述浮置柵極。

根據(jù)本發(fā)明的又一方面，提供了一種分離柵極閃速存儲器單元，包括：共享源極/漏極區(qū)域，設(shè)置在半導(dǎo)體襯底中；擦除柵極，設(shè)置在所述共享源極/漏極區(qū)域上方；浮置柵極，設(shè)置在所述半導(dǎo)體襯底上方，并且具有通過隧穿介電層與所述擦除柵極橫向間隔開的側(cè)壁表面，其中，所述浮置柵極具有沿著所述浮置柵極的側(cè)壁表面向外部凸出的尖端；以及控制柵極，通過位于所述浮置柵極上面的控制柵極介電層與所述浮置柵極間隔開。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明的各個方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各種部件沒有被按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。

圖1A示出了具有非對稱浮置柵極的一對分離柵極閃速存儲器單元的半導(dǎo)體結(jié)構(gòu)的一些實施例的截面圖。

圖1B示出了圖1A的非對稱浮置柵極的一些實施例的放大的截面圖。

圖1C示出了圖1A的半導(dǎo)體結(jié)構(gòu)的一些實施例的截面圖，其中圖1C的截面圖與圖1A的截面圖垂直。

圖1D示出了圖1A的半導(dǎo)體結(jié)構(gòu)的一些實施例的俯視圖。

圖2示出了用于制造具有非對稱浮置柵極的分離柵極閃速存儲器單元的方法的一些實施例的流程圖。

圖3至圖8、圖9A、圖9B、圖10至圖20以及圖21A、圖21B示出了處于各個制造階段的半導(dǎo)體結(jié)構(gòu)的一些實施例的一系列截面圖，其中半導(dǎo)體結(jié)構(gòu)包括具有非對稱浮置柵極的一對分離柵極閃速存儲器。

具體實施方式

以下公開內(nèi)容提供了許多不同實施例或?qū)嵗?，用于實現(xiàn)所提供主題的不同部件。以下將描述組件和布置的特定實例以簡化本發(fā)明。當(dāng)然，這些僅是實例并且不意欲限制本發(fā)明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件被形成為直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。另外，本發(fā)明可以在多個實例中重復(fù)參考標(biāo)號和/或字符。這種重復(fù)是為了簡化和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關(guān)系。

此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空間關(guān)系術(shù)語以描述如圖所示的一個元件或部件與另一元件或部件的關(guān)系。除圖中所示的方位之外，空間關(guān)系術(shù)語意欲包括使用或操作過程中的器件的不同的方位。裝置可以以其它方式定位(旋轉(zhuǎn)90度或在其他方位)，并且在本文中使用的空間關(guān)系描述符可同樣地作相應(yīng)地解釋。

一些分離柵極閃速存儲器單元包括布置在半導(dǎo)體襯底的溝道區(qū)域上方的浮置柵極，并且該浮置柵極通過浮置柵極介電層與溝道區(qū)域隔開。溝道區(qū)域?qū)雽?dǎo)體襯底的源極區(qū)域和漏極區(qū)域相互橫向隔開?？刂茤艠O布置在浮置柵極上方，并且該控制柵極通過控制柵極介電層與浮置柵極隔開?？刂茤艠O比浮置柵極窄，使得浮置柵極上表面的源極側(cè)部分和漏極側(cè)部分在水平方向上延伸穿過控制柵極的相對的垂直側(cè)壁表面。源極側(cè)側(cè)壁間隔件和漏極側(cè)側(cè)壁間隔件沿著控制柵極的相對的垂直側(cè)壁表面進(jìn)行布置，并且該源極側(cè)側(cè)壁間隔件和漏極側(cè)側(cè)壁間隔件位于浮置柵極上表面的源極側(cè)部分和漏極側(cè)部分上方。沿著浮置柵極的源極側(cè)垂直側(cè)壁表面以及源極側(cè)側(cè)壁間隔件布置隧穿介電層。擦除柵極布置為在源極區(qū)域上方橫向鄰近浮置柵極。

擦除柵極通過源極側(cè)間隔件和隧穿介電層這兩者與控制柵極隔開。共同地，即使當(dāng)擦除柵極偏置時，源極側(cè)間隔件和隧穿介電層也將控制柵極與擦除柵極電隔離。相反地，擦除柵極通過隧穿介電層而不是通過源極側(cè) 間隔件與浮置柵極隔開。結(jié)果，當(dāng)擦除柵極偏置時(即，如在擦除模式的操作期間的情況下)，來自浮置柵極的電子通過福勒-諾德海姆遂穿(Fowler-Nordheim tunneling，簡稱FNT)隧穿通過該隧穿介電層。在某種程度上，電子隧穿通過該隧穿介電層的隧穿比率確定擦除速度。在某種程度上，通過隧穿介電層的厚度和均勻性、施加于擦除柵極的偏壓和浮置柵極的形狀來確定電子的隧穿比率。

鑒于以上所述，本發(fā)明涉及一種分離柵極閃速存儲器單元以及制造分離柵極閃速存儲器單元的方法。相比于一些傳統(tǒng)的分離柵極閃速存儲器單元，該分離柵極閃速存儲器單元通過使用非對稱浮置柵極輪廓來提高擦除速度。根據(jù)分離柵極閃速存儲器單元的一些實施例，浮置柵極與擦除柵極通過隧穿介電層在半導(dǎo)體襯底上方橫向間隔開。浮置柵極具有與擦除柵極相鄰的凹形側(cè)壁表面并且具有朝向擦除柵極逐漸增大的高度，從而限定了介于浮置柵極的上表面與浮置柵極的凹形側(cè)壁表面之間的界面處的尖端?？刂茤艠O和側(cè)壁間隔件布置在浮置柵極的上表面上方。控制柵極橫向偏離浮置柵極的尖端，并且側(cè)壁間隔件橫向布置在控制柵極與尖端之間。

有利地，與具有平坦的側(cè)壁表面的浮置柵極相比，尖端為隧穿電子通過隧穿介電層提供了更快的路徑。與具有平坦的浮置柵極側(cè)壁表面的一些傳統(tǒng)的存儲器件相比，尖端提高了分離柵極閃速存儲器單元的擦除速度。

參考圖1A，提供了一對存儲器單元102A、102B的半導(dǎo)體結(jié)構(gòu)的一些實施例的截面圖100A。存儲器單元102A、102B是分離柵極閃速存儲器單元，諸如第三代SUPERFLASH(ESF3)存儲器單元，并且該存儲器單元可以互為鏡像。存儲器單元102A、102B包括第一存儲器單元102A和第二存儲器單元102B。

存儲器單元102A、102B的公共的源極/漏極區(qū)域104以及存儲器單元102A、102B的單獨(dú)的源極/漏極區(qū)域106A、106B嵌入半導(dǎo)體襯底108中。通常，公共源極/漏極區(qū)域104是源極區(qū)域，并且單獨(dú)源極/漏極區(qū)域106A、106B是漏極區(qū)域。源極/漏極區(qū)域104、106A、106B沿著半導(dǎo)體襯底108的上表面110橫向間隔開，其中，單獨(dú)源極/漏極區(qū)域106A、106B布置在公共源極/漏極區(qū)域104的相對側(cè)上。溝道區(qū)域112A、112B在公共源極/ 漏極區(qū)域104與對應(yīng)的存儲器單元102A、102B的單獨(dú)源極/漏極區(qū)域106A、106B之間沿著半導(dǎo)體襯底108的上表面110橫向延伸。

存儲器單元102A、102B的單獨(dú)的浮置柵極114A、114B在公共源極/漏極區(qū)域104的相對側(cè)上布置在對應(yīng)的存儲器單元102A、102B的溝道區(qū)域112A、112B上方。通過與存儲器單元102A、102B相對應(yīng)的下面的浮置柵極介電層116A、116B，將浮置柵極114A、114B與溝道區(qū)域112A、112B垂直間隔開并電隔離。此外，浮置柵極114A、114B關(guān)于平分浮置柵極114A、114B的垂直軸具有非對稱輪廓。在一些實施例中，浮置柵極114A、114B的高度朝向公共源極/漏極區(qū)域104的方向增大。在其他實施例中，浮置柵極114A、114B的高度可以基本上是恒定值。浮置柵極114A、114B中鄰接公共源極/漏極區(qū)域104的公共側(cè)側(cè)壁表面是凹形的，并且浮置柵極114A、114B中鄰接單獨(dú)源極/漏極區(qū)域106A、106B的單獨(dú)側(cè)側(cè)壁表面通常是平坦的。浮置柵極114A、114B的公共側(cè)側(cè)壁表面限定了介于浮置柵極114A、114B的上表面118A、118B與公共側(cè)側(cè)壁表面之間的界面處的尖端。如下文所示，有利地，尖端通過增大該尖端處的電場強(qiáng)度來提高擦除速度。

控制柵極120A、120B布置在浮置柵極114A、114B上方。通過與存儲器單元102A、102B相對應(yīng)的下面的控制柵極介電層122A、122B將控制柵極120A、120B與浮置柵極114A、114B垂直間隔開并電隔離。例如，控制柵極介電層122A、122B可以是多層氧化物-氮化物-氧化物(ONO)膜。此外，通過上面的硬掩模124A、124B來掩蔽控制柵極120A、120B。

控制柵極120A和120B、控制柵極介電層122A和122B以及硬掩模124A和124B共享公共占位面積并且窄于浮置柵極114A和114B。如此，浮置柵極上表面118A、118B的部分橫向延伸穿過控制柵極120A和120B、控制柵極介電層122A和122B以及硬掩模124A和124B的相對側(cè)壁表面，以形成鄰近公共源極/漏極區(qū)域104和單獨(dú)的源極/漏極區(qū)域106A、106B的浮置柵極凸緣。公共側(cè)側(cè)壁間隔件126A、126B和單獨(dú)側(cè)側(cè)壁間隔件128A、128B沿著控制柵極120A和120B、控制柵極介電層122A和122B以及硬掩模124A和124B的相對側(cè)壁表面布置在凸緣上。例如，側(cè)壁間隔件126A、 126B、128A、128B可以是多層ONO膜。

將擦除柵極130布置為橫向鄰近浮置柵極114A、114B并且位于公共源極/漏極區(qū)域104上方。通過下面的擦除柵極介電層132將擦除柵極130與公共源極/漏極區(qū)域104垂直地間隔開并電隔離。此外，擦除柵極130通過公共側(cè)隧穿介電層134A、134B與浮置柵極114A、114B和公共側(cè)側(cè)壁間隔件126A、126B橫向間隔開。隧穿介電層134A、134B提供介于浮置柵極114A、114B與擦除柵極130之間的隧穿路徑(如，通過FNT)。沿著公共側(cè)側(cè)壁間隔件126A、126B和鄰接擦除柵極130的浮置柵極側(cè)壁表面共形地設(shè)置隧穿介電層134A、134B。

與存儲器單元102A、102B相對應(yīng)的字線136A、136B在浮置柵極114A、114B與單獨(dú)源極/漏極區(qū)域106A、106B之間布置在溝道區(qū)域112A、112B上方。字線136A、136B通過下面的字線介電層138A、138B與溝道區(qū)域112A、112B垂直地間隔開并電隔離。此外，字線136A、136B通過單獨(dú)側(cè)介電層140A、140B與浮置柵極114A、114B和單獨(dú)側(cè)側(cè)壁間隔件128A、128B橫向間隔開并電隔離。單獨(dú)側(cè)介電層140A、140B沿著單獨(dú)側(cè)側(cè)壁間隔件128A、128B和鄰接字線136A、136B的浮置柵極側(cè)壁表面延伸。

接觸蝕刻停止層142布置在半導(dǎo)體結(jié)構(gòu)上方。接觸蝕刻停止層142共形地加襯里于字線136A和136B、硬掩模124A和124B以及擦除柵極130的面向外部的表面。此外，層間介電(ILD)層144布置在接觸蝕刻停止層142上方，該層間介電層通常具有平坦的上表面，并且接觸件146延伸穿過ILD層144和接觸蝕刻停止層142到達(dá)源極/漏極區(qū)域104、源極/漏極區(qū)域106A和106B、字線136A和136B、擦除柵極130以及控制柵極120A和120B中的一個或多個。

盡管未示出，但是在一些實施例中，省略硬掩模124A、124B。此外，控制柵極120A和120B、字線136A和136B、擦除柵極130、隧穿介電層134A和134B、單獨(dú)側(cè)介電層140A和140B、公共側(cè)側(cè)壁間隔件126A和126B以及單獨(dú)側(cè)側(cè)壁間隔件128A和128B的上表面具有基本共面的上表面。這樣實施例是常見的，其中，存儲器單元102A、102B用于高k金屬柵極(HKMG)嵌入式閃速器件。

在存儲器單元102A、102B工作期間，浮置柵極114A、114B存儲代表不同數(shù)據(jù)狀態(tài)(如，二進(jìn)制碼“1”和二進(jìn)制碼“0”)的不同數(shù)量的電荷。執(zhí)行讀操作，以確定浮置柵極114A、114B的數(shù)據(jù)狀態(tài)，以及執(zhí)行編程和擦除操作，以改變浮置柵極114A、114B的數(shù)據(jù)狀態(tài)。

關(guān)于讀操作，控制柵極120A、120B以及字線136A、136B共同控制下面的溝道區(qū)域112A、112B中的電荷載流子的流動。此外，根據(jù)數(shù)據(jù)狀態(tài)，存儲在浮置柵極114A、114B中的電荷屏蔽(screen)介于控制柵極120A、120B與溝道區(qū)域112A、112B之間的電場，以改變控制柵極120A、120B的閾值電壓。因此，當(dāng)通過超過字線閾值電壓的電壓使對應(yīng)的字線136A、136B偏置，并且通過為數(shù)據(jù)狀態(tài)的中間控制柵極閾值電壓的電壓使對應(yīng)的控制柵極120A、120B偏置時，可以通過測量下面的溝道區(qū)域112A、112B的電阻來確定浮置柵極114A、114B中的一個的數(shù)據(jù)狀態(tài)。

關(guān)于編程和擦除操作，通過控制柵極120A、120B以及擦除柵極130產(chǎn)生電場，以促進(jìn)電荷移動到浮置柵極114A、114B中和/或從該浮置柵極中移出。通常，使用源極側(cè)注入(SSI)來進(jìn)行編程操作，并且使用FNT來進(jìn)行擦除操作。然而，應(yīng)該理解，也可以使用FNT來執(zhí)行編程操作。FNT的其中一個挑戰(zhàn)在于，該FNT通常比SSI慢。浮置柵極114A、114B的尖端有利地聚集電場并且增大FNT的速度。

參考圖1B，提供了第二存儲器單元102B的浮置柵極114B的一些實施例的放大截面圖100B。浮置柵極114B關(guān)于平分浮置柵極114B的上表面118B的垂直軸148具有非對稱輪廓。浮置柵極114B中與擦除柵極130相鄰的公共側(cè)側(cè)壁表面150是凹形的，并且與第二存儲器單元102B的字線136B相鄰的單獨(dú)側(cè)側(cè)壁表面152通常是平坦的。公共側(cè)側(cè)壁表面150限定在浮置柵極114B的上表面118B與公共側(cè)側(cè)壁表面150之間的界面處的尖端154。尖端154指向擦除柵極130，并且由于電場強(qiáng)度隨著曲率半徑的減小而增大，所以在擦除操作期間增大了擦除柵極130與浮置柵極114B之間的電場強(qiáng)度。這轉(zhuǎn)而增大了電子隧穿速度和擦除速度。

浮置柵極114B的高度H朝向擦除柵極130增大。在一些實施例中，高度H在從浮置柵極114B的單獨(dú)側(cè)側(cè)壁表面152至浮置柵極114B中橫向 偏離單獨(dú)側(cè)側(cè)壁表面152距離D的點(diǎn)處是基本相同的。之后，高度H從該點(diǎn)至尖端154逐漸增大。例如，距離D可以介于浮置柵極114B的寬度W₁的大約40％與大約60％之間，諸如大約55％或大約45％。浮置柵極114B的寬度W₁在單獨(dú)側(cè)側(cè)壁表面152與尖端154之間橫向延伸。此外，浮置柵極114B的寬度W₁大于上面的控制柵極介電層122B、上面的控制柵極120B以及上面的硬掩模124B(見圖1A)的寬度W₂。寬度W1與W2的差值導(dǎo)致了浮置柵極114B的上面的凸緣，其中，第二存儲器單元102B的側(cè)壁間隔件126B、128B被置于該凸緣上。

參考圖1C，提供了半導(dǎo)體結(jié)構(gòu)的一些實施例的截面圖100C。截面圖100C與圖1A的截面圖100A正交。半導(dǎo)體結(jié)構(gòu)包括存儲器單元102A、102C，該存儲器單元橫向通過延伸到半導(dǎo)體襯底108中的隔離區(qū)域156A、156B、156C橫向間隔開。例如，隔離區(qū)域156A、156B、156C可以是淺溝槽隔離(STI)區(qū)域并且通常是線型的以及通常布置為平行。在一些實施例中，隔離區(qū)域156A、156B、156C相對于半導(dǎo)體襯底108的上表面110具有升高的上表面158。在這種實施例中，因為隔離區(qū)域156A、156B、156C的上表面158相對于半導(dǎo)體襯底108的上表面110被升高，所以限定了隔離區(qū)域156A、156B、156C之間的間隙。

與存儲器單元102A、102C相對應(yīng)的浮置柵極114A、114C布置在介于隔離區(qū)域156A、156B、156C之間的半導(dǎo)體襯底108上方。浮置柵極114A、114C通過浮置柵極介電層116A、116C與對應(yīng)于存儲器單元102A、102C的溝道區(qū)域112A、112C垂直間隔開。溝道區(qū)域112A、112C沿著半導(dǎo)體襯底108的上表面110延伸，并且浮置柵極介電層116A、116C布置在溝道區(qū)域112A、112C與浮置柵極114A、114C之間。浮置柵極114A、114C的上表面118A、118C相對于隔離區(qū)域156A、156B、156C的上表面158通常垂直升高。

控制柵極120A布置在浮置柵極114A、114C上方并且延伸橫向穿過浮置柵極114A、114C。控制柵極120A通過控制柵極介電層122A與浮置柵極114A、114C以及隔離區(qū)域156A、156B、156C垂直間隔開并電隔離，并且該控制柵極被硬掩模124A掩蔽。通常，控制柵極介電層122A是共形 的。通過接觸蝕刻停止層142加襯里于硬掩模124A，并且ILD層144布置在接觸蝕刻停止層142上方。盡管未示出，但是接觸件通常延伸穿過接觸蝕刻停止層142和ILD層144到達(dá)控制柵極120A。

參考圖1D，提供了半導(dǎo)體結(jié)構(gòu)的一些實施例的俯視圖100D。半導(dǎo)體結(jié)構(gòu)包括布置為行和列的存儲器單元102A、102B、102C的陣列。存儲器單元102A、102B、102C被半導(dǎo)體襯底108支撐并且在半導(dǎo)體襯底108中被布置在隔離區(qū)域156A、156B、156C的陣列之間。隔離區(qū)域156A、156B、156C在半導(dǎo)體襯底108中布置為行和列。通常，隔離區(qū)域156A、156B、156C的行數(shù)比存儲器單元102A、102B、102C的行數(shù)多一行，并且隔離區(qū)域156A、156B、156C的列數(shù)是存儲器單元102A、102B、102C的列數(shù)的一半。例如，隔離區(qū)域156A、156B、156C可以具有2行和2列，而存儲器單元102A、102B、102C可以具有1行和4列。

字線136A、136B和浮置柵極114A、114B、114C在隔離區(qū)域156A、156B、156C之間布置為行和列。通常，對于存儲器單元陣列的每一行，行的字線136A、136B電耦接在一起。例如，可以在字線136A上面的后道工序(BEOL)金屬化堆疊件中，將字線136A電耦接在一起。與成對的相鄰存儲器單元102A、102B、102C相對應(yīng)的擦除柵極130布置在該對應(yīng)對的浮置柵極114A、114B、114C之間。此外，存儲器單元102A、102B、102C的列的單獨(dú)的控制柵極120A、120B布置在浮置柵極114A、114B上方。

參考圖2，流程圖200提供了用于制造具有非對稱浮置柵極的分離柵極閃速存儲器單元的方法的一些實施例。

在步驟202中，提供具有一對STI區(qū)域的半導(dǎo)體襯底。STI區(qū)域沿著軸平行延伸并且具有相對于半導(dǎo)體襯底的上表面升高的上表面。

在步驟204中，浮置柵極層在STI區(qū)域之間形成在半導(dǎo)體襯底上方。

在步驟206中，形成光刻膠層，以掩蔽STI區(qū)域之間的浮置柵極層的區(qū)域。

在步驟208中，在浮置柵極層中執(zhí)行第一蝕刻，以回蝕刻浮置柵極層中未被光刻膠層掩蔽的區(qū)域，并且形成光刻膠層下面的凸塊。

在步驟210中，去除光刻膠層。

在步驟212中，在浮置柵極層上方并且在凸塊的相對側(cè)面上控制柵極沿著軸橫向間隔開。根據(jù)上面的硬掩模形成控制柵極并且控制柵極通過控制柵極介電層與浮置柵極層間隔開。

在步驟214中，在與軸正交的控制柵極的相對側(cè)壁表面上形成側(cè)壁間隔件。

在步驟216中，在浮置柵極層中執(zhí)行第二蝕刻，以通過浮置柵極層中未被側(cè)壁間隔件和硬掩模掩蔽的區(qū)域形成沿著軸橫向間隔開的浮置柵極。

在步驟218中，在浮置柵極中執(zhí)行第三蝕刻，以橫向蝕刻浮置柵極的相鄰側(cè)面，并且限定相鄰側(cè)面上凹形側(cè)壁表面。在浮置柵極中與相鄰側(cè)面相對的側(cè)面被掩蔽的同時，執(zhí)行第三蝕刻。第三蝕刻有利地在介于浮置柵極的上表面與凹形側(cè)壁表面之間的界面處形成尖端。因為尖端具有小曲率半徑，所以電場聚集在尖端中并且增強(qiáng)了沿著尖端的FNT。這轉(zhuǎn)而導(dǎo)致增大的擦除速度。

在步驟220中，在浮置柵極的相鄰側(cè)面之間的半導(dǎo)體襯底中形成源極/漏極區(qū)域。

在步驟222中，擦除柵極形成在浮置柵極的相鄰側(cè)面之間。此外，在浮置柵極中與浮置柵極的相鄰側(cè)面相對的側(cè)面上形成字線。

在步驟224中，形成ILD層和延伸穿過該ILD層到達(dá)柵極的接觸件。

雖然本文將所公開的方法(如，通過流程圖200所描述的方法)示出和描述為一系列的步驟或事件，但是應(yīng)當(dāng)理解，所示出的這些步驟或事件的順序不應(yīng)解釋為限制意義。例如，一些步驟可以以不同順序進(jìn)行和/或與除本文所示和/或所述的步驟或事件之外的其他步驟或事件同時進(jìn)行。此外，并非所有示出的步驟都是實施本文所描述的一個或多個方面或?qū)嵤├仨毜模⑶铱梢栽谝粋€或多個單獨(dú)的步驟和/或階段中執(zhí)行本文中示出的一個或多個步驟。

參考圖3至圖8、圖9A、圖9B、圖10至圖20以及圖21A和圖21B，提供了處于各個制造階段的半導(dǎo)體結(jié)構(gòu)一些實施例的截面圖以示出圖2的方法。盡管關(guān)于該方法描述了圖3至圖8、圖9A、圖9B、圖10至圖20以及圖21A和圖21B，但是應(yīng)當(dāng)理解，在圖3至圖8、圖9A、圖9B、圖 10至圖20以及圖21A和圖21B中公開的結(jié)構(gòu)不限制于該方法，相反，可以作為與該方法無關(guān)的結(jié)構(gòu)獨(dú)立存在。類似地，盡管關(guān)于圖3至圖8、圖9A、圖9B、圖10至圖20以及圖21A和圖21B描述了該方法，但是應(yīng)當(dāng)理解，該方法不限制于在圖3至圖8、圖9A、圖9B、圖10至圖20以及圖21A和圖21B所公開的結(jié)構(gòu)，相反，可以與圖3至圖8、圖9A、圖9B、圖10至圖20以及圖21A和圖21B中所公開的結(jié)構(gòu)無關(guān)地獨(dú)立存在。

圖3至圖5示出了對應(yīng)于步驟202的一些實施例的截面圖300、400、500。

如圖3所示，提供半導(dǎo)體襯底108'。例如，半導(dǎo)體襯底108'可以是塊狀半導(dǎo)體襯底或絕緣體上硅(SOI)襯底。此外，第一和第二襯墊層302、304堆疊地形成在半導(dǎo)體襯底108'上方，其中，第二襯墊層304位于第一襯墊層302上面。在一些實施例中，將第一襯墊層302形成為氧化物，諸如二氧化硅，和/或?qū)⒌诙r墊層304形成為氮化物，諸如氮化硅?？梢愿鶕?jù)化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)或任何其他合適的沉積技術(shù)來形成第一和第二襯墊層302、304。

如圖4所示，STI區(qū)域156A'、156B'、156C'在半導(dǎo)體襯底108'(見圖3)上方形成為橫向間隔開，并且穿過第一和第二襯墊層302、304(見圖3)延伸至半導(dǎo)體襯底108'中。STI區(qū)域156A'、156B'、156C'形成為具有相對于剩余的半導(dǎo)體襯底108”的上表面110升高的上表面158'并且與剩余的第二襯墊層304'的上表面402近似共面。

用于形成STI區(qū)域156A'、156B'、156C'的工藝可以包括：執(zhí)行選擇性蝕刻，穿過第一和第二襯墊層302、304，進(jìn)入半導(dǎo)體襯底108'中，以形成與STI區(qū)域156A'、156B'、156C'相對應(yīng)的溝槽。然后使用CVD、旋涂或任何其他合適的沉積技術(shù)形成介電層以填充溝槽。此外，可以在介電層中執(zhí)行化學(xué)機(jī)械拋光(CMP)?？梢詧?zhí)行CMP以與剩余的第二襯墊層304'的上表面402大約齊平。

如圖5所示，執(zhí)行第一蝕刻，穿過第二襯墊層304'(見圖4)，到達(dá)第一襯墊層302'，從而去除第二襯墊層304'。第一蝕刻暴露介于STI區(qū)域156A'、156B'、156C'之間的間隙502。用于執(zhí)行第一蝕刻的工藝可以包括 對第二襯墊層304'應(yīng)用蝕刻劑504。蝕刻劑504相對于第一襯墊層302'，選擇第二襯墊層304'。

圖6至圖8、圖9A和圖9B示出了對應(yīng)于步驟204的一些實施例的截面圖600、700、800、900A、900B。此外，圖9A和圖9B相互正交，并且在一些實施例中，與圖1A和圖1C相對應(yīng)。

如圖6所示，浮置柵極層114'形成在STI區(qū)域156A'、156B'、156C'和第一襯墊層302'上方以填充間隙502。例如，浮置柵極層114'可以形成為導(dǎo)電材料，諸如摻雜多晶硅。此外，可以根據(jù)CVD、旋涂或任何其他合適的沉積技術(shù)來形成浮置柵極層114'。

如圖7所示，在浮置柵極層114'(見圖6)中執(zhí)行CMP，以與STI區(qū)域156A'、156B'、156C'的上表面158'大約齊平。CMP使STI區(qū)域156A'、156B'、156C'的上表面158'與剩余的浮置柵極層114”的上表面118'共面。

如圖8所示，在浮置柵極層114”(見圖7)中執(zhí)行第二蝕刻，以相對于STI區(qū)域156A'、156B'、156C'回蝕刻浮置柵極層114”。在第二蝕刻之后，剩余的浮置柵極層14”'具有相對于STI區(qū)域156A'、156B'、156C'的上表面158'凹進(jìn)的表面118”。用于執(zhí)行第二蝕刻的工藝可以包括對浮置柵極層114”應(yīng)用蝕刻劑802。蝕刻劑802相對于STI區(qū)域156A'、156B'、156C'選擇浮置柵極層114”。

如圖9A和圖9B所示，在STI區(qū)域156A'、156B'、156C'(見圖8)中執(zhí)行第三蝕刻，以相對于浮置柵極層114”'回蝕刻STI區(qū)域156A'、156B'、156C'。在第三蝕刻之后，剩余的STI區(qū)域156A、156B、156C具有相對于浮置柵極層114”'的上表面118”凹進(jìn)的上表面158。用于執(zhí)行第三蝕刻的工藝可以包括對STI區(qū)域156A'、156B'、156C'應(yīng)用一種或多種蝕刻劑902。例如，用于執(zhí)行第三蝕刻的工藝可以包括氧化物濕浸漬蝕刻(oxide wet dip etch)。蝕刻劑902相對于浮置柵極層114”'選擇STI區(qū)域156A'、156B'、156C'。

圖10示出了對應(yīng)于步驟206、208和210的一些實施例的截面圖1000。如圖所示，第一光刻膠層1002形成在浮置柵極層114”'(見圖9A和圖9B)的子集(subset)上方。此外，在浮置柵極層114”'中執(zhí)行第四蝕刻，以回 蝕刻浮置柵極層114”'中未被第一光刻膠層1002掩蔽的區(qū)域。第四蝕刻導(dǎo)致位于第一光刻膠層1002下面的剩余浮置柵極層114””中的凸塊1004。在凸塊1004的界面處，浮置柵極層114”'的高度H朝向第一光刻膠層1002增大，使得剩余浮置柵極層114””的上表面118”'具有：下部區(qū)域1006A，圍繞第一光刻膠層1002；上部區(qū)域1006B，位于第一光刻膠層1002下面；以及向上斜坡，介于下部區(qū)域1006A與上部區(qū)域1006B之間。通過對浮置柵極層114”'應(yīng)用蝕刻劑1008來執(zhí)行第四蝕刻。通過執(zhí)行第四蝕刻，去除了第一光刻膠層1002。

圖11至圖13示出了對應(yīng)于步驟212的一些實施例的截面圖1100、1200、1300。

如圖11所示，控制柵極介電層122'、控制柵極層120'和硬掩模層124'堆疊地形成在浮置柵極層114””上方。通常共形地形成控制柵極介電層122'，以加襯里于浮置柵極層114””。此外，控制柵極介電層122'通常由多層ONO膜形成?？刂茤艠O層120'形成在控制柵極介電層122'上方，并且硬掩模層124'形成在控制柵極層120'上方?？刂茤艠O層120'通常由導(dǎo)電材料形成，諸如摻雜多晶硅，并且硬掩模層124'通常由氮化物形成，諸如氮化硅?？梢允褂肅VD或任何其他合適的沉積技術(shù)來形成控制柵極介電層122'、控制柵極層120'和硬掩模層124'。

如圖12所示，穿過硬掩模層124'(見圖11)的選擇區(qū)域，對控制柵極層120'執(zhí)行第五蝕刻。第五蝕刻形成掩蔽控制柵極層120'的柵極區(qū)域的硬掩模124A、124B，該柵極區(qū)域在浮置柵極層凸塊1004的相對側(cè)部處橫向間隔開。在一些實施例中，硬掩模124A、124B部分布置在浮置柵極層凸塊1004的向上斜坡上方。用于執(zhí)行第五蝕刻的工藝可以包括形成掩蔽硬掩模層124'的選擇區(qū)域的第二光刻膠層1202。此外，可以根據(jù)第二光刻膠層1202的圖案，對硬掩模層124'應(yīng)用蝕刻劑1204。蝕刻劑1204相對于控制柵極層120'選擇硬掩模層124'。之后，可以去除第二光刻膠層1202。

如圖13所示，穿過控制柵極介電層122'和控制柵極層120'中未被硬掩模124A、124B掩蔽的區(qū)域，對浮置柵極層114””執(zhí)行第六蝕刻。第六蝕刻導(dǎo)致浮置柵極層凸塊1004的相對側(cè)的橫向間隔開的控制柵極120A、120B， 并且該控制柵極位于對應(yīng)的控制柵極介電層122A、122B上面。在一些實施例中，控制柵極120A、120B和控制柵極介電層122A、122B部分布置在浮置柵極層凸塊1004的向上斜坡上方。用于執(zhí)行第六蝕刻的工藝可以包括對控制柵極介電層122'和控制柵極層120'的暴露區(qū)域應(yīng)用一種或多種蝕刻劑1302。例如，第一蝕刻劑相對于控制柵極介電層122'選擇控制柵極層120'，并且可以將該第一蝕刻劑應(yīng)用于控制柵極層120'。之后，一種或多種第二蝕刻劑相對于浮置柵極層114””選擇控制柵極介電層122'，并且可以將該一種或多種第二蝕刻劑應(yīng)用于控制柵極介電層122'。

圖14和圖15示出了對應(yīng)于步驟214的一些實施例的截面圖1400、1500。

如圖14所示，在浮置柵極層114””上方并且沿著硬掩模124A和124B、控制柵極120A和120B、控制柵極介電層122A和122B的面向外部的表面形成側(cè)壁間隔件層1402?？梢允褂肅VD或任何其他合適的沉積技術(shù)來形成側(cè)壁間隔件層1402，并且通常共形形成該側(cè)壁間隔件層。例如，可以將側(cè)壁間隔件層1402形成為多層ONO膜或氧化物。

如圖15所示，在側(cè)壁間隔件層1402中執(zhí)行第七蝕刻，以回蝕刻側(cè)壁間隔件層1402并且去除側(cè)壁間隔件層1402的橫向伸長部分。第七蝕刻導(dǎo)致沿著控制柵極120A、120B的相鄰側(cè)壁的公共側(cè)側(cè)壁間隔件126A、126B，以及沿著控制柵極120A、120B中與相鄰側(cè)壁相對的側(cè)壁的單獨(dú)側(cè)側(cè)壁間隔件128A、128B。用于執(zhí)行第七蝕刻的工藝可以包括對側(cè)壁間隔件層1402應(yīng)用一種或多種蝕刻劑1502。

圖16示出了對應(yīng)于步驟216的一些實施例的截面圖1600。如圖所示，穿過浮置柵極層114””中未被硬掩模124A、124B以及側(cè)壁間隔件126A、126B、128A、128B掩蔽的區(qū)域，在浮置柵極層114””(見圖15)中執(zhí)行第八蝕刻。第八蝕刻導(dǎo)致相互橫向間隔開的浮置柵極114A'、114B'。用于執(zhí)行第八蝕刻的工藝可以包括對浮置柵極層114””應(yīng)用蝕刻劑1602。蝕刻劑1602相對于第一襯墊層302'選擇浮置柵極層114””。

圖17示出了對應(yīng)于步驟218的一些實施例的截面圖1700。如圖所示，在浮置柵極114A'、114B'中與相鄰側(cè)面相對的側(cè)面被掩蔽同時，在浮置柵 極114A'、114B'(見圖16)中執(zhí)行第九蝕刻，以橫向蝕刻浮置柵極114A'、114B'的相鄰側(cè)面。第九蝕刻沿著剩余浮置柵極114A、114B的相鄰側(cè)面限定了凹形側(cè)壁表面150A、150B。用于執(zhí)行第九蝕刻的工藝可以包括形成掩蔽浮置柵極114A'、114B'中與浮置柵極114A'、114B'的相鄰側(cè)面相對的側(cè)面的第三光刻膠層1702。此外，可以對浮置柵極114A'、114B'應(yīng)用蝕刻劑1704。例如，蝕刻劑1704可以包括干蝕刻劑和/或化學(xué)干蝕刻劑(CDE)。此外，蝕刻劑1704相對于第一襯墊層302'選擇浮置柵極層114A'、114B'。之后，可以去除第三光刻膠層1702。

圖18示出了對應(yīng)于步驟220的一些實施例的截面圖1800。

如圖18所示，在第一襯墊層302'(見圖17)中執(zhí)行第十蝕刻，以去除介于浮置柵極114A、114B的相鄰側(cè)面之間的中心區(qū)域，同時保留位于與相鄰側(cè)面相對的側(cè)面上的外圍區(qū)域。在外圍區(qū)域被掩蔽的同時，通過對第一襯墊層302'應(yīng)用蝕刻劑執(zhí)行第十蝕刻。在一些實施例中，外圍區(qū)域被第九蝕刻的第三光刻膠層1702掩蔽。在這種實施例中，在第十蝕刻之后去除第三光刻膠層1702。

仍如圖18所示，將離子1802注入介于浮置柵極114A、114B之間的半導(dǎo)體襯底108”(見圖17)。離子1802可以是p型摻雜劑或n型摻雜劑。注入導(dǎo)致剩余半導(dǎo)體襯底108”'具有介于浮置柵極114A、114B之間的公共源極/漏極區(qū)域104'。

圖19和圖20示出了對應(yīng)于步驟222的一些實施例的截面圖1900、2000。

如圖19所示，介電層1902形成在第一襯墊層302”上方，并且加襯里于側(cè)壁間隔件126A、126B、128A、128B、硬掩模124A、124B、浮置柵極114A、114B以及半導(dǎo)體襯底108”'的暴露表面(見圖18)?？梢允褂脽嵫趸?、CVD或任何其他合適的沉積技術(shù)形成介電層1902，并且通常共形地形成該介電層。此外，例如，介電層1902可以形成為氧化物，諸如二氧化硅。在一些實施例中，介電層1902的形成消耗了公共源極/漏極區(qū)域104'(見圖18)的部分，并且諸如剩余的半導(dǎo)體襯底108””的半導(dǎo)體襯底108”'保留有更小的公共源極/漏極區(qū)域104。

仍如圖19所示，導(dǎo)電層1904形成在介電層1902上方?？梢允褂肅VD或任何其他合適的沉積技術(shù)形成導(dǎo)電層1904，并且通常共形地形成該導(dǎo)電層。例如，導(dǎo)電層1904可以形成為摻雜多晶硅。

如圖20所示，在導(dǎo)電層1904(見圖19)中執(zhí)行第十一蝕刻，以回蝕刻導(dǎo)電層1904并且去除導(dǎo)電層1904的橫向伸長部分。第十一蝕刻導(dǎo)致介于浮置柵極114A、114B的相鄰側(cè)面之間的擦除柵極130，以及沿著浮置柵極114A、114B中與相鄰側(cè)面相對的側(cè)面的字線136A、136B。擦除柵極130在底部突出以填充凹形側(cè)壁表面150A、150B。用于執(zhí)行第十一蝕刻的工藝可以包括對導(dǎo)電層1904應(yīng)用蝕刻劑。蝕刻劑相對于介電層1902(見圖19)可以選擇導(dǎo)電層1904。

仍如圖20所示，在第一襯墊層302”(見圖19)和介電層1902(見圖19)的暴露區(qū)域中執(zhí)行第十二蝕刻，以去除這些區(qū)域。在第十二蝕刻之后，剩余的第一襯墊層302”'和剩余的介電層1902'的側(cè)壁表面與字線136A、136B的面向外部的側(cè)壁表面近似齊平，并且暴露半導(dǎo)體襯底108””(見圖19)中橫向鄰近字線136A、136B的區(qū)域。用于執(zhí)行第十二蝕刻的工藝可以包括對第一襯墊層302”和介電層1902'應(yīng)用一種或多種蝕刻劑。一種或多種蝕刻劑相對于半導(dǎo)體襯底108””可以選擇第一襯墊層302”和介電層1902'。

如圖20所示，將離子2002注入橫向鄰近字線136A、136B的半導(dǎo)體襯底108””(見圖19)中。離子2002可以是p型摻雜劑或n型摻雜劑。注入導(dǎo)致剩余的半導(dǎo)體襯底108具有橫向鄰近字線136A、136B的單獨(dú)源極/漏極區(qū)域106A、106B。

圖21A和圖21B示出了對應(yīng)于步驟224的一些實施例的截面圖2100A、2100B。

如圖21A所示，在單獨(dú)側(cè)源極/漏極區(qū)域106A、106B上方，沿著字線136A和136B、硬掩模124A和124B、擦除柵極130的暴露表面形成接觸蝕刻停止層142。可以使用CVD或任何其他合適的沉積技術(shù)形成接觸蝕刻停止層142，并且通常共形地形成該接觸蝕刻停止層。例如，接觸蝕刻停止層142可以形成為氮化物，諸如氮化硅。

仍如圖21A所示，ILD層144形成在接觸蝕刻停止層142上方，其中， 接觸件146延伸穿過該ILD層和該接觸蝕刻停止層，到達(dá)控制柵極120A和120B、擦除柵極130、字線136A和136B、單獨(dú)源極/漏極區(qū)域106A和106B中的一個或多個。ILD層144可以由氧化物或低k電介質(zhì)(即，介電常數(shù)約小于3.9的電介質(zhì))形成。在一些實施例中，用于形成ILD層144的工藝包括形成中間層，并且隨后將在中間層中執(zhí)行CMP。

如圖21B所示，在字線136A、136B(見圖20)和硬掩模124A、124B(見圖20)和側(cè)壁間隔件126A、126B、128A、128B(見圖20)和介電層1902'(見圖20)以及擦除柵極130(見圖20)中執(zhí)行CMP，以去除硬掩模124A、124B。CMP導(dǎo)致剩余的字線136A'、136B'和剩余的側(cè)壁間隔件126A'、126B'、128A'、128B'和剩余的介電層1902”以及剩余的擦除柵極130'具有近似共面的上表面。CMP是常見的HKMG工藝。之后，如結(jié)合圖21A所述，形成接觸蝕刻停止層142'、ILD層144'以及接觸件146'。

因此，從上文可以理解，本發(fā)明提供了一種分離柵極閃速存儲器單元。擦除柵極和浮置柵極在半導(dǎo)體襯底上方橫向間隔開。浮置柵極具有：朝向擦除柵極逐漸增大的高度；與擦除柵極相鄰的凹形側(cè)壁表面；以及凹形側(cè)壁表面和浮置柵極的上表面的界面限定的尖端。控制柵極和側(cè)壁間隔件布置在浮置柵極的上表面上方?？刂茤艠O橫向偏離浮置柵極的尖端，并且側(cè)壁間隔件橫向布置在控制柵極與尖端之間。

在其他實施例中，本發(fā)明提供了一種用于制造分離柵極閃速存儲器單元的方法。在設(shè)置在半導(dǎo)體襯底中的共享源極/漏極區(qū)域的相對側(cè)上形成一對浮置柵極，并且該對浮置柵極具有朝向該共享源極/漏極區(qū)域逐漸增大的高度。形成擦除柵極，該擦除柵極通過擦除柵極介電層與共享源極/漏極區(qū)域垂直隔開，并且該擦除柵極通過隧穿介電層與該對浮置柵極橫向隔開。形成控制柵極，該控制柵極通過位于該對浮置柵極上面的控制柵極介電層與該對浮置柵極垂直隔開。該對浮置柵極分別具有鄰接隧穿介電層的凹形側(cè)壁表面，從而導(dǎo)致尖端從該凹形側(cè)壁表面向外凸出。

在又一實施例中，本發(fā)明提供了一種分離柵極閃速存儲器單元。共享源極/漏極區(qū)域設(shè)置在半導(dǎo)體襯底中。擦除柵極設(shè)置在共享源極/漏極區(qū)域上方。浮置柵極設(shè)置在半導(dǎo)體襯底上方并且具有通過隧穿介電層與擦除柵極 橫向隔開的側(cè)壁表面。浮置柵極具有沿著浮置柵極的側(cè)壁表面向外凸出的尖端。控制柵極通過位于浮置柵極上面的控制柵極介電層與浮置柵極隔開。

上面論述了若干實施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或更改其他用于達(dá)到與這里所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。