本公開的實(shí)施例是有關(guān)于半導(dǎo)體堆疊封裝，并且更具體而言是有關(guān)于包含多個(gè)被并排設(shè)置在單一平面上的芯片的半導(dǎo)體堆疊封裝。

背景技術(shù)：

在電子產(chǎn)業(yè)中，隨著更小且更高性能的電子系統(tǒng)的發(fā)展，具有小型尺寸的多功能或高度集成的半導(dǎo)體封裝在需求上正逐漸增加。響應(yīng)于此種需求，各種用于在單一半導(dǎo)體封裝中排列或設(shè)置許多半導(dǎo)體芯片的封裝技術(shù)已經(jīng)被提出，以提供多功能且高度集成的半導(dǎo)體封裝。這些多芯片的封裝可以輕易地藉由將每個(gè)封裝中的至少一半導(dǎo)體芯片設(shè)計(jì)成為多功能的芯片、或是藉由增加在每個(gè)封裝中的至少一半導(dǎo)體芯片的容量來加以實(shí)現(xiàn)。因此，所述多芯片的封裝可以具有相當(dāng)短的開發(fā)期間以及低的制造成本的優(yōu)點(diǎn)。

由于所述多芯片的封裝的每一個(gè)是藉由堆疊半導(dǎo)體芯片來加以制造，因此所述多芯片的封裝也可被稱為堆疊封裝。所述堆疊封裝通常可以根據(jù)堆疊半導(dǎo)體芯片的方法而被分類為垂直的堆疊封裝、或是水平的堆疊封裝。所述垂直的堆疊封裝的每一個(gè)可藉由在封裝基板上垂直地堆疊半導(dǎo)體芯片來加以實(shí)現(xiàn)，而所述水平的堆疊封裝的每一個(gè)可藉由在封裝基板上并排排列或設(shè)置半導(dǎo)體芯片來加以實(shí)現(xiàn)。

技術(shù)實(shí)現(xiàn)要素：

根據(jù)一實(shí)施例，一種半導(dǎo)體堆疊封裝包含一印刷電路板(PCB)，其具有與第二表面相反的第一表面。所述半導(dǎo)體堆疊封裝也可包含被設(shè)置在所述PCB的所述第一表面上的命令/地址(CA)焊盤、第一數(shù)據(jù)輸入/輸出(DQ)焊盤、以及第二DQ焊盤。所述半導(dǎo)體堆疊封裝也可包含第一半導(dǎo)體芯片，其被設(shè)置在介于所述CA焊盤與第一DQ焊盤之間的所述第一表面上，其包含第一CA芯片焊盤以及第一DQ芯片焊盤。第二半導(dǎo)體芯片是被設(shè)置在介于所述第一DQ焊盤與第二DQ焊盤之間的所述第一表面 上，其包含第二CA芯片焊盤以及第二DQ芯片焊盤。CA外部連接端子以及DQ外部連接端子被設(shè)置在所述PCB的第二表面上。所述第一CA芯片焊盤通過第一接合線電連接至所述第二CA芯片焊盤。所述CA外部連接端子通過CA焊盤電連接至所述第一CA芯片焊盤。所述DQ外部連接端子通過第一DQ焊盤電連接至所述第一DQ芯片焊盤，并且通過所述第二DQ焊盤電連接至所述第二DQ芯片焊盤。

在該半導(dǎo)體堆疊封裝中，所述第一CA芯片焊盤被設(shè)置在所述第一半導(dǎo)體芯片的邊緣上，以與所述CA焊盤相鄰；并且其中，所述第一DQ芯片焊盤被設(shè)置在所述第一半導(dǎo)體芯片的邊緣上，以與所述第一DQ焊盤相鄰。

在該半導(dǎo)體堆疊封裝中，所述第二CA芯片焊盤被設(shè)置在所述第二半導(dǎo)體芯片的邊緣上，以與所述第一DQ焊盤相鄰；并且其中，所述第二DQ芯片焊盤被設(shè)置在所述第二半導(dǎo)體芯片的邊緣上，以與所述第二DQ焊盤相鄰。

在該半導(dǎo)體堆疊封裝中，所述CA外部連接端子被配置為與所述第一半導(dǎo)體芯片垂直地交疊；并且其中，所述DQ外部連接端子被配置為與所述第二半導(dǎo)體芯片垂直地交疊。

該半導(dǎo)體堆疊封裝還包括：絕緣層，所述絕緣層被設(shè)置在所述第一半導(dǎo)體芯片上以固定所述第一接合線。

該半導(dǎo)體堆疊封裝還包括：模制層，所述模制層被設(shè)置在所述PCB的所述第一表面上，以圍繞所述第一半導(dǎo)體芯片、所述第二半導(dǎo)體芯片、所述第一接合線以及所述絕緣層。

該半導(dǎo)體堆疊封裝還包括：第二接合線，所述第二接合線將所述CA焊盤電連接至所述第一CA芯片焊盤；第三接合線，所述第三接合線將所述第一DQ芯片焊盤電連接至所述第一DQ焊盤；以及第四接合線，所述第四接合線將所述第二DQ芯片焊盤電連接至所述第二DQ焊盤。

根據(jù)一實(shí)施例，一種半導(dǎo)體堆疊封裝包含印刷電路板(PCB)、第一半導(dǎo)體芯片、以及第二半導(dǎo)體芯片。所述第一半導(dǎo)體芯片以及第二半導(dǎo)體芯片是被并排設(shè)置在所述PCB的第一表面上以彼此間隔開，其分別包含命令/地址(CA)芯片焊盤以及數(shù)據(jù)輸入/輸出(DQ)芯片焊盤。所述第一半導(dǎo)體芯片的CA芯片焊盤通過CA接合線電連接至所述第二半導(dǎo)體芯片的CA芯片焊盤。

該半導(dǎo)體堆疊封裝還包括：配置在所述PCB的所述第一表面上的CA焊盤以及 DQ焊盤，其中，所述CA焊盤電連接至所述第一半導(dǎo)體芯片以及所述第二半導(dǎo)體芯片的所述CA芯片焊盤，并且其中，所述DQ焊盤電連接至所述第一半導(dǎo)體芯片以及所述第二半導(dǎo)體芯片的所述DQ芯片焊盤。

該半導(dǎo)體堆疊封裝還包括：外部CA端子以及外部DQ端子，所述外部CA端子以及外部DQ端子被設(shè)置在所述PCB的與所述第一半導(dǎo)體芯片以及所述第二半導(dǎo)體芯片相對的第二表面上。

在該半導(dǎo)體堆疊封裝中，所述外部CA端子通過所述CA焊盤電連接至所述CA芯片焊盤；并且其中，所述外部DQ端子通過所述DQ焊盤電連接至所述DQ芯片焊盤。

在該半導(dǎo)體堆疊封裝中，所述第一半導(dǎo)體芯片包含第一堆疊的半導(dǎo)體芯片；其中，所述第一堆疊的半導(dǎo)體芯片的每一個(gè)包含第一CA芯片焊盤，并且所述第一堆疊的半導(dǎo)體芯片被設(shè)置為提供階梯式結(jié)構(gòu)，使得所述第一CA芯片焊盤被露出；其中，所述第二半導(dǎo)體芯片包含第二堆疊的半導(dǎo)體芯片；其中，所述第二堆疊的半導(dǎo)體芯片的每一個(gè)包含第二CA芯片焊盤，并且所述第二堆疊的半導(dǎo)體芯片被設(shè)置為提供階梯式結(jié)構(gòu)，使得所述第二CA芯片焊盤被露出；并且其中，所述第一CA芯片焊盤以及所述第二CA芯片焊盤通過接合線來彼此電連接。

在該半導(dǎo)體堆疊封裝中，所述第一堆疊的半導(dǎo)體芯片的最上面的半導(dǎo)體芯片的所述第一CA芯片焊盤通過所述接合線中的一條接合線電連接至所述第二堆疊的半導(dǎo)體芯片的最下面的半導(dǎo)體芯片的所述第二CA芯片焊盤。

該半導(dǎo)體堆疊封裝還包括：第一絕緣層，所述第一絕緣層被設(shè)置在所述第一半導(dǎo)體芯片上；第二絕緣層，所述第二絕緣層被設(shè)置在所述第二半導(dǎo)體芯片上；以及第三半導(dǎo)體芯片，所述第三半導(dǎo)體芯片被堆疊在所述第一絕緣層和所述第二絕緣層上，其中，所述第三半導(dǎo)體芯片被所述第一絕緣層和所述第二絕緣層所支撐。

在該半導(dǎo)體堆疊封裝中，所述第三半導(dǎo)體芯片包含第三堆疊的半導(dǎo)體芯片；其中，所述第三堆疊的半導(dǎo)體芯片的每一個(gè)包含第三CA芯片焊盤，并且所述第三堆疊的半導(dǎo)體芯片被設(shè)置為提供階梯式結(jié)構(gòu)，使得所述第三CA芯片焊盤被露出。

根據(jù)一實(shí)施例，一種半導(dǎo)體堆疊封裝包含印刷電路板(PCB)，所述PCB具有與第二表面相反的第一表面。命令/地址(CA)焊盤、第一數(shù)據(jù)輸入/輸出(DQ)焊盤、以及第二DQ焊盤是被設(shè)置在所述PCB的所述第一表面上。第一半導(dǎo)體芯片是被堆疊在介 于所述CA焊盤與第一DQ焊盤之間的所述第一表面上，其分別包含第一CA芯片焊盤以及第一DQ芯片焊盤。第二半導(dǎo)體芯片是被堆疊在介于所述第一DQ焊盤與第二DQ焊盤之間的所述第一表面上，其分別包含第二CA芯片焊盤以及第二DQ芯片焊盤。CA外部連接端子以及DQ外部連接端子是被設(shè)置在所述PCB的第二表面上。所述第一半導(dǎo)體芯片被堆疊以提供一種階梯式結(jié)構(gòu)，使得所述第一CA芯片焊盤被露出。所述第二半導(dǎo)體芯片被堆疊以提供一種階梯式結(jié)構(gòu)，使得所述第二CA芯片焊盤被露出。所述第一CA芯片焊盤通過CA接合線電連接至所述第二CA芯片焊盤。所述CA外部連接端子通過CA焊盤電連接至所述第一CA芯片焊盤。所述DQ外部連接端子通過第一DQ焊盤電連接至所述第一DQ芯片焊盤，并且通過所述第二DQ焊盤電連接至所述第二DQ芯片焊盤。

在該半導(dǎo)體堆疊封裝中，所述第一CA芯片焊盤分別被設(shè)置在所述第一半導(dǎo)體芯片的邊緣上，以與所述CA焊盤相鄰；并且其中，所述第一DQ芯片焊盤分別被設(shè)置在所述第一半導(dǎo)體芯片的邊緣上，以與所述第一DQ焊盤相鄰。

在該半導(dǎo)體堆疊封裝中，所述第二CA芯片焊盤分別被設(shè)置在所述第二半導(dǎo)體芯片的邊緣上，以與所述第一DQ焊盤相鄰；并且其中，所述第二DQ芯片焊盤分別被設(shè)置在所述第二半導(dǎo)體芯片的邊緣上，以與所述第二DQ焊盤相鄰。

在該半導(dǎo)體堆疊封裝中，所述CA外部連接端子被配置為與所述第一半導(dǎo)體芯片垂直地交疊；并且其中，所述DQ外部連接端子被配置為與所述第二半導(dǎo)體芯片垂直地交疊。

該半導(dǎo)體堆疊封裝還包括：第三半導(dǎo)體芯片，所述第三半導(dǎo)體芯片被堆疊在所述第一半導(dǎo)體芯片以及所述第二半導(dǎo)體芯片上。

該半導(dǎo)體堆疊封裝還包括：第一絕緣層，所述第一絕緣層被設(shè)置在所述第一半導(dǎo)體芯片以及所述第三半導(dǎo)體芯片之間；以及第二絕緣層，所述第二絕緣層被設(shè)置在所述第二半導(dǎo)體芯片以及所述第三半導(dǎo)體芯片之間，其中，所述第一絕緣層圍繞所述CA接合線中的一條CA接合線，所述CA接合線將所述第一CA芯片焊盤中的一個(gè)第一CA芯片焊盤電連接至所述第二CA芯片焊盤中的一個(gè)第二CA芯片焊盤，并且其中，所述第三半導(dǎo)體芯片被所述第一絕緣層和所述第二絕緣層所支撐。

該半導(dǎo)體堆疊封裝還包括：第一焊盤，所述第一焊盤被設(shè)置在所述PCB的第三邊緣上，其中，所述CA焊盤被設(shè)置在所述PCB的第一邊緣上，其中，所述第二DQ 焊盤被設(shè)置在所述PCB的與所述第一邊緣相對的第二邊緣上，并且其中，所述第一焊盤電連接至所述第三半導(dǎo)體芯片。

在該半導(dǎo)體堆疊封裝中，所述CA焊盤利用單一路徑被電連接至CA外部端子區(qū)域。

該半導(dǎo)體堆疊封裝還包括：絕緣層，所述絕緣層被配置為避免接合線被模制材料損壞。

附圖說明

圖1是例示根據(jù)一實(shí)施例的一種半導(dǎo)體堆疊封裝的俯視平面圖；

圖2是例示根據(jù)一實(shí)施例的一種半導(dǎo)體堆疊封裝的仰視平面圖；

圖3是例示圖1及2中所示的半導(dǎo)體堆疊封裝的橫截面圖；

圖4是例示根據(jù)一實(shí)施例的一種半導(dǎo)體堆疊封裝的橫截面圖；

圖5是例示根據(jù)一實(shí)施例的一種半導(dǎo)體堆疊封裝的俯視平面圖；

圖6是在圖5的Y方向上所展示的半導(dǎo)體堆疊封裝的前視圖；以及

圖7是例示根據(jù)本發(fā)明的一實(shí)施例的一種采用存儲器控制器電路的系統(tǒng)的方塊圖。

具體實(shí)施方式

將會(huì)了解到的是，盡管第一、第二、第三等等的術(shù)語可被用來描述各種的組件，但是這些組件不應(yīng)該受限于這些術(shù)語，例如，特定的順序。這些術(shù)語只被用來區(qū)別一個(gè)組件與另一組件。同樣將會(huì)理解到的是，當(dāng)一組件被稱為是在另一組件"上"、"之上"、"下"或"之下"時(shí)，其可以是分別就在所述另一組件"上"、"之上"、"下"或"之下"、或者是介于中間的組件也可以存在。因此，例如是被使用的"上"、"之上"、"下"或"之下"的術(shù)語只是為了描述特定實(shí)施例之目的而已，因而并不意在限制本發(fā)明的概念。進(jìn)一步將會(huì)理解到的是，當(dāng)一組件被稱為"連接"或"電連接"至另一組件時(shí)，其可以是直接連接或電連接至所述另一組件、或者是介于中間的組件可以存在。此外，本發(fā)明的各種實(shí)施例是針對于半導(dǎo)體堆疊封裝，半導(dǎo)體堆疊封裝的每一個(gè)是包含多個(gè)被并排排列或設(shè)置在單一平面上的芯片。

聯(lián)合電子設(shè)備工程委員會(huì)(JEDEC)是一獨(dú)立的半導(dǎo)體工程貿(mào)易組織及標(biāo)準(zhǔn)化機(jī) 構(gòu)，其代表和在美國的電子工業(yè)協(xié)會(huì)(EIA)相關(guān)的電子產(chǎn)業(yè)的所有領(lǐng)域。

根據(jù)JEDEC有關(guān)于固態(tài)存儲器的標(biāo)準(zhǔn)文件(例如，JESD209A-1以及JESD209-2B)，有關(guān)內(nèi)含存儲器裝置的半導(dǎo)體封裝的外部端子的數(shù)組的規(guī)則是被限定。所述外部端子的每一個(gè)可以具有一特定的功能以將數(shù)據(jù)寫入每個(gè)存儲器裝置的默認(rèn)的區(qū)域中、或是讀出儲存在每個(gè)存儲器裝置的默認(rèn)的區(qū)域中的數(shù)據(jù)。所述外部端子可包含命令/地址(CA)外部端子以及數(shù)據(jù)輸入/輸出(DQ)外部端子。被施加至所述CA外部端子的CA信號可以控制一半導(dǎo)體存儲器裝置(也被稱為一半導(dǎo)體存儲器芯片)的讀取/寫入操作。CA信號也可以在所述讀取/寫入操作期間產(chǎn)生半導(dǎo)體存儲器芯片中的記憶單元的地址。所述DQ外部端子可以接收外部數(shù)據(jù)、或者可以輸出儲存在所述半導(dǎo)體存儲器芯片中的數(shù)據(jù)。所述CA外部端子可被設(shè)置在一CA外部端子區(qū)域中，并且所述DQ外部端子可被設(shè)置在一DQ外部端子區(qū)域中，所述DQ外部端子區(qū)域是和所述CA外部端子區(qū)域分開或是相鄰的。更明確地說，所述CA外部端子并未被設(shè)置在所述DQ外部端子之間。此外，所述DQ外部端子并未被設(shè)置在所述CA外部端子之間。

參照圖1、2及3，根據(jù)一實(shí)施例的一種半導(dǎo)體堆疊封裝10被例示。圖1是例示根據(jù)一實(shí)施例的半導(dǎo)體堆疊封裝10的俯視平面圖。此外，圖2是例示圖1中所示的半導(dǎo)體堆疊封裝10的仰視平面圖。此外，圖3是沿著圖1及2的線Ⅰ-Ⅰ'所取的橫截面圖。

所述半導(dǎo)體堆疊封裝10可包含一印刷電路板(PCB)100，其具有與第二表面100b相對的第一表面100a；第一半導(dǎo)體芯片200，其被設(shè)置在所述第一表面100a上；以及第二半導(dǎo)體芯片300，其被設(shè)置在所述第一表面100a上。所述第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片300可被并排安裝在所述PCB 100之上。所述第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片300也可以彼此間隔開。所述PCB 100可包含被設(shè)置在其第一表面100a上的CA焊盤111、第一DQ焊盤112、以及第二DQ焊盤113。所述PCB 100可以進(jìn)一步包含被設(shè)置在所述第二表面100b上的CA外部連接端子121以及DQ外部連接端子122，所述第二表面100b是與第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片300相對的。所述第一半導(dǎo)體芯片200可被設(shè)置在CA焊盤111以及第一DQ焊盤112之間。此外，所述第一半導(dǎo)體芯片200可包含第一CA芯片焊盤210以及第一DQ芯片焊盤220。所述第二半導(dǎo)體芯片300可被設(shè)置在第一DQ焊盤112以及第二DQ焊盤 113之間。此外，所述第二半導(dǎo)體芯片300可包含第二CA芯片焊盤310以及第二DQ芯片焊盤320。一般而言，被設(shè)置在PCB上的CA焊盤可被排列成分別對應(yīng)于安裝在所述PCB之上的半導(dǎo)體芯片的CA芯片焊盤。此外，被設(shè)置在PCB上的DQ焊盤可被排列成分別對應(yīng)于安裝在所述PCB之上的半導(dǎo)體芯片的DQ芯片焊盤。若多個(gè)具有相同功能的半導(dǎo)體芯片被設(shè)置在單一封裝中，則所述多個(gè)半導(dǎo)體芯片的所有相同功能的芯片焊盤可以共同電連接至焊盤中的任一個(gè)。

所述第一CA芯片焊盤210可被設(shè)置在第一半導(dǎo)體芯片200上，以與所述CA焊盤111相鄰。此外，所述第一DQ芯片焊盤220可被設(shè)置為與第一CA芯片焊盤210相對。所述第一CA芯片焊盤210可被排列成一條線，所述線是沿著所述第一半導(dǎo)體芯片200的最接近所述CA焊盤111的邊緣。所述第一CA芯片焊盤210可以分別通過第一接合線411來電連接至所述第二半導(dǎo)體芯片300上的第二CA芯片焊盤310。此外，所述第一CA芯片焊盤210可以分別通過第二接合線412來電連接至所述CA焊盤111。所述第一DQ芯片焊盤220可以分別通過第三接合線413來電連接至所述第一DQ焊盤112。所述第一CA芯片焊盤210可被設(shè)置在第一半導(dǎo)體芯片200的相鄰所述CA焊盤111的邊緣上。此外，所述第一DQ芯片焊盤220可被設(shè)置在第一半導(dǎo)體芯片200的另一相鄰所述第一DQ焊盤112的邊緣上。

所述第二CA芯片焊盤310可被設(shè)置在第二半導(dǎo)體芯片300上，以與所述第一DQ焊盤112相鄰。此外，所述第二DQ芯片焊盤320可被設(shè)置為與所述第二CA芯片焊盤310相對的。所述第二CA芯片焊盤310可被排列成一條線，所述線是沿著第二半導(dǎo)體芯片300的最接近所述第一DQ焊盤112的邊緣。如上所述，所述第二CA芯片焊盤310可以通過第一接合線411來電連接至所述第一CA芯片焊盤210。所述第二DQ芯片焊盤320可以分別通過第四接合線414來電連接至所述第二DQ焊盤113。所述第二CA芯片焊盤310可被設(shè)置在第二半導(dǎo)體芯片300的一相鄰所述第一DQ焊盤112的邊緣上。此外，所述第二DQ芯片焊盤320可被設(shè)置在第二半導(dǎo)體芯片300的另一相鄰所述第二DQ焊盤113的邊緣上。

所述PCB 100的CA焊盤111可被排列成一條線。此外，所述PCB 100的第一DQ焊盤112也可被排列成一條線。類似地，所述PCB 100的第二DQ焊盤113可被排列成一條線。所述CA焊盤111可被排列成沿著第一CA芯片焊盤210的一條線。此外，所述第一DQ焊盤112可被排列成沿著第一DQ芯片焊盤220的一條線。此外， 所述第二DQ焊盤113可被排列成沿著第二DQ芯片焊盤320的一條線。

盡管未展示在圖中，所述PCB 100可以進(jìn)一步包含被設(shè)置在第一表面100a上的附加的焊盤，而具有和所述CA焊盤111、第一DQ焊盤112、以及第二DQ焊盤113不同的功能。所述附加的焊盤可包含一電源焊盤、一接地焊盤、一ZQ焊盤、或是一時(shí)鐘焊盤。在這種情況下，對應(yīng)于所述附加的焊盤的附加的芯片焊盤可被設(shè)置在所述第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片300的每一個(gè)上。

再次參照圖2，CA外部連接端子121以及DQ外部連接端子122可被分別設(shè)置在所述PCB 100的與第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片300相對的第二表面100b上。一CA外部端子區(qū)域CR被限定在所述第二表面100b之上。所述CA外部連接端子121可被設(shè)置在所述CA外部端子區(qū)域CR中，以彼此間隔開一預(yù)設(shè)的距離。圖1的第一半導(dǎo)體芯片200可被設(shè)置在所述PCB 100的第一表面100a上，以和所述CA外部端子區(qū)域CR的一部分垂直地交疊。所述CA外部連接端子121可以沿著至少一列和/或至少一行來加以排列。所述CA外部連接端子121可以分別通過第一內(nèi)部的互連線(圖3的131)來電連接至所述CA焊盤(圖1的111)。DQ外部端子區(qū)域DR被限定在所述第二表面100b之上。所述DQ外部連接端子122可被設(shè)置在所述DQ外部端子區(qū)域DR中，以彼此間隔開預(yù)設(shè)的距離。圖1的第二半導(dǎo)體芯片300可被設(shè)置在所述PCB 100的第一表面100a上，以和所述DQ外部端子區(qū)域DR的一部分垂直地交疊。所述DQ外部連接端子122可以沿著至少一列和/或至少一行來加以排列。所述DQ外部連接端子122也可以分別通過第二內(nèi)部的互連線132來電連接至所述第一DQ焊盤(圖1的112)。所述DQ外部連接端子122可以分別通過第三內(nèi)部的互連線(圖3的133)來電連接至所述第二DQ焊盤(圖1的113)。

在圖1、2及3中，所述第二內(nèi)部的互連線132中只有一個(gè)被例示成包含貫穿所述PCB 100的垂直的通孔(via)132-1以及被設(shè)置在所述PCB 100的第二表面100b上的水平的互連線132-2。此外，所述第一內(nèi)部的互連線131及第三內(nèi)部的互連線133的每一個(gè)是被例示成包含第一垂直的通孔131-1或133-1、水平的互連線131-2或133-2、以及第二垂直的通孔131-3或133-3。更明確地說，根據(jù)一實(shí)施例，其余的第二內(nèi)部的互連線132、所有的第一內(nèi)部的互連線131、以及所有的第三內(nèi)部的互連線133可以不包含任何被設(shè)置在所述PCB 100的第二表面100b上的水平的互連線。然而，所述第一、第二及第三內(nèi)部的互連線131、132及133可以用許多不同的形式來 加以實(shí)現(xiàn)。例如，若只有N個(gè)第二內(nèi)部的互連線132的每一個(gè)被配置以包含一貫穿所述PCB 100的垂直的通孔以及被設(shè)置在所述PCB 100的第二表面100b上的水平的互連線，則只有N個(gè)水平的互連線可被設(shè)置在所述PCB 100的第二表面100b上。在替代方案中，若所述第一、第二及第三內(nèi)部的互連線131、132及133中只有M個(gè)內(nèi)部的互連線的每一個(gè)被配置以包含貫穿所述PCB 100的垂直的通孔以及被設(shè)置在所述PCB 100的第二表面100b上的水平的互連線，則只有M個(gè)水平的互連線可被設(shè)置在所述PCB 100的第二表面100b上。

如同在圖2中所繪，所述PCB 100的第二表面100b可包含和DQ外部端子區(qū)域DR分開的CA外部端子區(qū)域CR。此外，所述CA外部連接端子121可在CA外部端子區(qū)域CR中被排列成矩陣形式。此外，所述DQ外部連接端子122可在DQ外部端子區(qū)域DR中被排列成矩陣形式。然而，在某些實(shí)施例中，所述CA外部連接端子121以及DQ外部連接端子122可被排列成和圖2中所例示的實(shí)施例不同的形式。例如，所述CA外部連接端子121以及DQ外部連接端子122可以沿著彎曲的線或是隨機(jī)地被排列。盡管未展示在圖中，但是所述PCB 100可以進(jìn)一步包含被設(shè)置在所述第二表面100b上的附加的外部連接端子。所述附加的外部連接端子可以具有和CA外部連接端子121以及DQ外部連接端子122不同的功能。所述附加的外部連接端子可包含一電源外部連接端子、一接地外部連接端子、一ZQ外部連接端子、或是一時(shí)鐘外部連接端子。所述附加的外部連接端子可以進(jìn)一步包含至少被電性隔離的浮接的外部連接端子。所述附加的外部連接端子可被排列在所述CA外部端子區(qū)域CR和/或DQ外部端子區(qū)域DR中。在此種實(shí)例中，所述附加的外部連接端子可以和CA外部連接端子121和/或DQ外部連接端子122一起被排列成矩陣形式或是其它形式。在替代方案中，所述附加的外部連接端子可被設(shè)置在CA外部端子區(qū)域CR以及DQ外部端子區(qū)域DR之外的區(qū)域中。

再次參照圖3，所述PCB 100的CA外部連接端子121可被設(shè)置以和第一半導(dǎo)體芯片200垂直地交疊。所述CA外部連接端子121可以通過CA焊盤111來電連接至所述第一CA芯片焊盤210。所述CA外部連接端子121可以通過第一內(nèi)部的互連線131來電連接至所述CA焊盤111。所述第一內(nèi)部的互連線131可被設(shè)置以貫穿所述PCB 100。此外，所述第一內(nèi)部的互連線131的每一個(gè)可包含一在PCB 100中的垂直的通孔、一在第一表面100a上的第一水平的互連線、一在第二表面100b上的第二水 平的互連線、和/或一在PCB 100中的水平的互連線。根據(jù)一實(shí)施例，所述第一內(nèi)部的互連線131的每一個(gè)可包含串聯(lián)地電連接的第一垂直的通孔131-1、水平的互連線132-2、以及第二垂直的通孔131-3。然而，本發(fā)明的概念并不限于此。所述第一內(nèi)部的互連線131的每一個(gè)可以只包含單一貫穿所述PCB 100的垂直的通孔，其電連接所述CA外部連接端子121中的一個(gè)至所述CA焊盤111中的一個(gè)。或者是，所述第一內(nèi)部的互連線131的每一個(gè)可包含一在PCB 100中的垂直的通孔、一在第一表面100a上的第一水平的互連線、一在第二表面100b上的第二水平的互連線、和/或一在PCB 100中的水平的互連線。

所述PCB 100的DQ外部連接端子122可被設(shè)置以和所述第二半導(dǎo)體芯片300垂直地交疊。所述DQ外部連接端子122可以通過第一DQ焊盤112來電連接至所述第一DQ芯片焊盤220。此外，所述DQ外部連接端子122也可以通過所述第二DQ焊盤113來電連接至所述第二DQ芯片焊盤320。所述DQ外部連接端子122可以通過第二內(nèi)部的互連線132來電連接至所述第一DQ焊盤112。此外，所述DQ外部連接端子122也可以通過第三內(nèi)部的互連線133來電連接至所述第二DQ焊盤113。所述第二內(nèi)部的互連線132及第三內(nèi)部的互連線133可被設(shè)置以貫穿PCB 100。此外，所述第一內(nèi)部的互連線132及第二內(nèi)部的互連線133的每一個(gè)可包含一在PCB 100中的垂直的通孔、一在第一表面100a上的第一水平的互連線、一在第二表面100b上的第二水平的互連線、和/或一在PCB 100中的水平的互連線。

根據(jù)一實(shí)施例，所述第二內(nèi)部的互連線132的每一個(gè)可包含貫穿PCB 100的垂直的通孔132-1以及被設(shè)置在PCB 100的第二表面100b上的水平的互連線132-2。此外，所述第三內(nèi)部的互連線133的每一個(gè)可包含在PCB 100中串聯(lián)地電連接的第一垂直的通孔133-1、水平的互連線133-2、以及第二垂直的通孔133-3。然而，所述第二內(nèi)部的互連線132及第三內(nèi)部的互連線133的配置并不限于以上的說明。盡管未展示在圖中，但是所述第二內(nèi)部的互連線132或第三內(nèi)部的互連線133可以只包含單一貫穿所述PCB 100的垂直的通孔，其電連接所述DQ外部連接端子122中的一個(gè)至所述第一DQ焊盤112及第二DQ焊盤113中的一個(gè)。在替代方案中，所述第二內(nèi)部的互連線132及第三內(nèi)部的互連線133的每一個(gè)可包含一在PCB 100中的垂直的通孔、一在第一表面100a上的第一水平的互連線、一在第二表面100b上的第二水平的互連線、和/或在PCB 100中的水平的互連線的組合。在某些實(shí)施例中，所述第一DQ焊 盤112及第二DQ焊盤113可以不直接電連接至DQ外部連接端子122。相對地，所述第一DQ焊盤112可以通過一在PCB 100中的內(nèi)部的互連線來電連接至所述第二DQ焊盤113，并且所述內(nèi)部的互連線可以電連接至DQ外部連接端子122。

在所述半導(dǎo)體堆疊封裝10中，第一CA芯片焊盤210可以通過所述第一接合線411來電連接至第二CA芯片焊盤310。此外，所述CA外部連接端子121可以通過CA焊盤111來電連接至所述第一CA芯片焊盤210。此外，所述DQ外部連接端子122可以通過第一DQ焊盤112來電連接至所述第一DQ芯片焊盤220。此外，所述DQ外部連接端子122也可以通過第二DQ焊盤113來電連接至所述第二DQ芯片焊盤320。

所述半導(dǎo)體堆疊封裝10可以進(jìn)一步包含一絕緣層500，其被設(shè)置在所述第一半導(dǎo)體芯片200的一頂表面上。所述絕緣層500可以圍繞第一接合線411的每一個(gè)的一部分。于是，所述絕緣層500可以固定第一接合線411，以抑制所述第一接合線411在一后續(xù)的模制工藝期被模制材料的流動(dòng)而彎曲或歪斜的現(xiàn)象(也即，線劇烈移動(dòng)(sweep)的現(xiàn)象)。

所述半導(dǎo)體堆疊封裝10可以進(jìn)一步包含被設(shè)置在PCB 100的第一表面100a上的模制層600，以圍繞所述第一半導(dǎo)體芯片200、第二半導(dǎo)體芯片300、以及接合線411、412、413及414。若所述半導(dǎo)體堆疊封裝10包含絕緣層500，則所述模制層600可被形成以覆蓋所述絕緣層500。

所述半導(dǎo)體堆疊封裝10可以進(jìn)一步包含一附加的半導(dǎo)體芯片、一虛設(shè)芯片、被設(shè)置在所述第一半導(dǎo)體芯片200或第二半導(dǎo)體芯片300與所述PCB 100之間的阻焊(solder resist)結(jié)構(gòu)或類似者。若所述第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片300被安裝在所述PCB 100的第一表面100a之上，則所述第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片300可以利用粘附劑來附接至所述PCB 100的第一表面100a。

一般而言，若在安裝于PCB之上的芯片上的芯片焊盤是被設(shè)置成兩個(gè)或多個(gè)行，而且所述芯片焊盤是利用接合線來電連接至所述PCB上的焊盤，則所述接合線必須被設(shè)置成不彼此交叉。這是因?yàn)槿羲鼋雍暇€被設(shè)置成彼此交叉，則電性短路會(huì)發(fā)生在所述接合線之間。此外，若多個(gè)具有相同功能的半導(dǎo)體芯片被并排設(shè)置在所述PCB的一個(gè)表面上，則對應(yīng)于一對相鄰的半導(dǎo)體芯片的芯片的若干焊盤必須被設(shè)置在介于所述相鄰的半導(dǎo)體芯片的對之間的PCB上。在此種實(shí)例中，相較于只有單一半導(dǎo)體 芯片被安裝在PCB之上的情形，用以在兩個(gè)相鄰的半導(dǎo)體芯片之間設(shè)置所述焊盤的面積會(huì)增加。相對地，根據(jù)一實(shí)施例，沒有將對應(yīng)于所述第二CA芯片焊盤310的CA焊盤設(shè)置在介于所述第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片300之間的PCB 100上。因此，可以在介于所述第一半導(dǎo)體芯片200及第二半導(dǎo)體芯片300之間的第一表面100a上節(jié)省設(shè)置所述CA接合的面積。

所述第一半導(dǎo)體芯片200的第一CA芯片焊盤210可以通過例如是第一接合線411的CA接合線來電連接至所述第二半導(dǎo)體芯片300的第二CA芯片焊盤310。所述CA接合線充當(dāng)并不通過PCB 100的電性路徑。所述半導(dǎo)體堆疊封裝10的CA焊盤111可被設(shè)置在PCB 100的單一邊緣上。此外，所述CA焊盤111的每一個(gè)可以利用單一路徑來電連接至所述CA外部端子區(qū)域CR。因此，可以節(jié)省一用于從所述CA焊盤111產(chǎn)生多個(gè)路徑至所述CA外部連接端子121的空間。因此，所述PCB 100的面積可被縮減，以實(shí)現(xiàn)小型的半導(dǎo)體堆疊封裝。

參照圖4，例示根據(jù)一實(shí)施例的一種半導(dǎo)體堆疊封裝20的橫截面圖被展示。在圖4中，和在圖3中所用者相同的組件符號是指相同的組件。因此，和如同參考圖3所述者相同的組件的詳細(xì)說明將會(huì)被省略或是簡略地被提及。

在圖4中，所述半導(dǎo)體堆疊封裝20可包含一PCB 100，其具有與第二表面100b相對的第一表面100a。所述半導(dǎo)體堆疊封裝20也可包含被設(shè)置在PCB 100的第一表面100a上的第一半導(dǎo)體芯片200-1及200-2、以及被設(shè)置在PCB 100的第一表面100a上的第二半導(dǎo)體芯片300-1及300-2。所述第一半導(dǎo)體芯片200-1及200-2是被設(shè)置在CA焊盤111與第一DQ焊盤112之間。此外，所述第二半導(dǎo)體芯片300-1及300-2是被設(shè)置在第一DQ焊盤112與第二DQ焊盤113之間。

所述第一半導(dǎo)體芯片200-1及200-2的每一個(gè)可包含第一CA芯片焊盤210-1或210-2以及第一DQ芯片焊盤220-1或220-2。所述第一半導(dǎo)體芯片200-1(也被稱為第一下方的半導(dǎo)體芯片)可被設(shè)置在所述PCB 100的第一表面上。此外，所述第一半導(dǎo)體芯片200-2(也被稱為第一上方的半導(dǎo)體芯片)可被設(shè)置在所述第一半導(dǎo)體芯片200-1的與PCB 100相對的頂表面上。更明確地說，所述第一下方的半導(dǎo)體芯片200-1以及第一上方的半導(dǎo)體芯片200-2可以依序且垂直地堆疊在所述PCB 100的第一表面上。所述第一上方的半導(dǎo)體芯片200-2可以相對于第一下方的半導(dǎo)體芯片200-1的中央位置而朝向所述第一DQ焊盤112來加以偏移，使得所述第一下方的半導(dǎo)體芯片200-1 的第一CA芯片焊盤210-1被露出。于是，所述第一下方的半導(dǎo)體芯片200-1以及第一上方的半導(dǎo)體芯片200-2可以垂直地堆疊，以構(gòu)成一種階梯式結(jié)構(gòu)。所述第一上方的半導(dǎo)體芯片200-2可以利用第一粘附劑230來附接至所述第一下方的半導(dǎo)體芯片200-1的一頂表面。所述第一下方的半導(dǎo)體芯片200-1以及第一上方的半導(dǎo)體芯片200-2可以具有相同的尺寸。于是，所述第一下方的半導(dǎo)體芯片200-1的第一DQ芯片焊盤220-1可以完全被所述第一上方的半導(dǎo)體芯片200-2所覆蓋。

所述第二半導(dǎo)體芯片300-1及300-2的每一個(gè)可包含第二CA芯片焊盤310-1或310-2以及第二DQ芯片焊盤320-1或320-2。所述第二半導(dǎo)體芯片300-1(也被稱為第二下方的半導(dǎo)體芯片)可被設(shè)置在所述PCB 100的第一表面上。此外，所述第二半導(dǎo)體芯片300-2(也被稱為第二上方的半導(dǎo)體芯片)可被設(shè)置在所述第二半導(dǎo)體芯片300-1的與所述PCB 100相對的頂表面上。更明確地說，所述第二下方的半導(dǎo)體芯片300-1以及第二上方的半導(dǎo)體芯片300-2可以依序且垂直地堆疊在所述PCB 100的第一表面上。所述第二上方的半導(dǎo)體芯片300-2可以相對于第二下方的半導(dǎo)體芯片300-1的中央位置而朝向所述第二DQ焊盤113來加以偏移，以容許所述第二下方的半導(dǎo)體芯片300-1的第二CA芯片焊盤310-1被露出。于是，所述第二下方的半導(dǎo)體芯片300-1以及第二上方的半導(dǎo)體芯片300-2可以垂直地堆疊，以構(gòu)成一種階梯式結(jié)構(gòu)。所述第二上方的半導(dǎo)體芯片300-2可以利用第二粘附劑330來附接至所述第二下方的半導(dǎo)體芯片300-1的一頂表面。所述第二下方的半導(dǎo)體芯片300-1以及第二上方的半導(dǎo)體芯片300-2可以具有實(shí)質(zhì)相同的尺寸。于是，所述第二下方的半導(dǎo)體芯片300-1的第二DQ芯片焊盤320-1可以完全或大體上被所述第二上方的半導(dǎo)體芯片300-2所覆蓋。

所述第一半導(dǎo)體芯片200-1及200-2以及所述第二半導(dǎo)體芯片300-1及300-2的CA芯片焊盤是彼此電連接的。明確地說，所述第一半導(dǎo)體芯片200-1及200-2的第一CA芯片焊盤210-1及210-2可以通過充當(dāng)并不穿過所述PCB 100的電性路徑的、例如第五接合線415、第六接合線416以及第七接合線417這樣的CA接合線來電連接至所述第二半導(dǎo)體芯片300-1及300-2的第二CA芯片焊盤310-1及310-2。尤其，所述第一下方的半導(dǎo)體芯片200-1的第一CA芯片焊盤210-1可以通過第五接合線415來電連接至所述第一上方的半導(dǎo)體芯片200-2的第一CA芯片焊盤210-2。所述第一上方的半導(dǎo)體芯片200-2的第一CA芯片焊盤210-2可以通過第六接合線416來電連接至所述第二下方的半導(dǎo)體芯片300-1的第二CA芯片焊盤310-1。此外，所述第二 下方的半導(dǎo)體芯片300-1的第二CA芯片焊盤310-1可以通過第七接合線417來電連接至所述第二上方的半導(dǎo)體芯片300-2的第二CA芯片焊盤310-2。所述CA芯片焊盤可以電連接至PCB 100的對應(yīng)的CA焊盤111。所述第一下方的半導(dǎo)體芯片200-1的第一CA芯片焊盤210-1可以通過第二接合線412來電連接至PCB 100的CA焊盤111。

在所述半導(dǎo)體堆疊封裝20中，所述第一上方的半導(dǎo)體芯片200-2的第一CA芯片焊盤210-2可以通過第六接合線416來電連接至所述第二下方的半導(dǎo)體芯片300-1的第二CA芯片焊盤310-1。盡管未被展示，用于將所述第一半導(dǎo)體芯片200-1及200-2的第一CA芯片焊盤210-1及210-2電連接至所述第二半導(dǎo)體芯片300-1及300-2的第二CA芯片焊盤310-1及310-2的接合線可以根據(jù)實(shí)施例，以各種形式來加以實(shí)現(xiàn)。在各種的實(shí)施例中，所述第一上方的半導(dǎo)體芯片200-2的第一CA芯片焊盤210-2可以通過一組接合線來電連接至所述第二上方的半導(dǎo)體芯片300-2的第二CA芯片焊盤310-2。

所述半導(dǎo)體堆疊封裝20可以進(jìn)一步包含絕緣層510，其被設(shè)置在所述第一上方的半導(dǎo)體芯片200-2的與第一下方的半導(dǎo)體芯片200-1相對的頂表面上。所述絕緣層510可以圍繞將第一半導(dǎo)體芯片200-1及200-2電連接至第二半導(dǎo)體芯片300-1及300-2的第六接合線416的每一個(gè)的一部分。于是，所述絕緣層510可以固定第六接合線416，以抑制所述第六接合線416因?yàn)樵谝缓罄m(xù)的模制工藝期間的模制材料的流動(dòng)而彎曲或歪斜的現(xiàn)象(也即，線劇烈移動(dòng)的現(xiàn)象)。

所述半導(dǎo)體堆疊封裝20可以進(jìn)一步包含被設(shè)置在PCB 100的第一表面100a上的模制層610，以圍繞所述第一半導(dǎo)體芯片200-1及200-2、第二半導(dǎo)體芯片300-1及300-2、以及接合線412、413、414、415、416及417。若所述半導(dǎo)體堆疊封裝20包含絕緣層510，則所述模制層610可被形成以覆蓋所述絕緣層510。

所述第一下方的半導(dǎo)體芯片200-1的第一DQ芯片焊盤220-1可以通過第三接合線413來電連接至所述第一DQ焊盤112。此外，所述第一上方的半導(dǎo)體芯片200-2的第一DQ芯片焊盤220-2可以通過第八接合線418來電連接至所述第一DQ焊盤112。所述第一下方的半導(dǎo)體芯片200-1的第一DQ芯片焊盤220-1可被第一粘附劑230所覆蓋。所述第一粘附劑230可以圍繞第三接合線413的每一個(gè)的一部分，并且可以固定所述第三接合線413。

所述第二下方的半導(dǎo)體芯片300-1的第二DQ芯片焊盤320-1可以通過第四接合線414來電連接至所述第二DQ焊盤113。此外，所述第二上方的半導(dǎo)體芯片300-2的第二DQ芯片焊盤320-2可以通過第九接合線419來電連接至所述第二DQ焊盤113。所述第二下方的半導(dǎo)體芯片300-1的第二DQ芯片焊盤320-1可被第二粘附劑330所覆蓋。所述第二粘附劑330可以圍繞第四接合線414的每一個(gè)的一部分，并且可以固定所述第四接合線414。

所述半導(dǎo)體堆疊封裝20可以進(jìn)一步包含第一附加的半導(dǎo)體芯片、第一虛設(shè)芯片、被設(shè)置在所述第一下方的半導(dǎo)體芯片200-1以及PCB 100之間的第一阻焊結(jié)構(gòu)或類似者。所述半導(dǎo)體堆疊封裝20也可包含第二附加的半導(dǎo)體芯片、第二虛設(shè)芯片、被設(shè)置在所述第二下方的半導(dǎo)體芯片300-1與PCB 100之間的第二阻焊結(jié)構(gòu)或類似者。若所述第一下方的半導(dǎo)體芯片200-1及第二下方的半導(dǎo)體芯片300-1被安裝在PCB 100的第一表面100a之上，則所述第一下方的半導(dǎo)體芯片200-1及第二下方的半導(dǎo)體芯片300-1可以利用粘附劑來附接至PCB 100的第一表面100a。

在所述半導(dǎo)體堆疊封裝20中，所述第一上方的半導(dǎo)體芯片200-2可以相對于第一下方的半導(dǎo)體芯片200-1的中央位置而朝向所述第二上方的半導(dǎo)體芯片300-2來加以偏移，以容許所述第一下方的半導(dǎo)體芯片200-1的第一CA芯片焊盤210-1被露出。因此，所述第一下方的半導(dǎo)體芯片200-1以及第一上方的半導(dǎo)體芯片200-2可被垂直地堆疊，以構(gòu)成一種階梯式結(jié)構(gòu)。類似地，所述第二上方的半導(dǎo)體芯片300-2可以相對于第二下方的半導(dǎo)體芯片300-1的一中央位置來加以偏移，使得所述第二下方的半導(dǎo)體芯片300-1的第二CA芯片焊盤310-1被露出。于是，所述第二下方的半導(dǎo)體芯片300-1以及第二上方的半導(dǎo)體芯片300-2也可被垂直地堆疊，以構(gòu)成一種階梯式結(jié)構(gòu)。所述第一CA芯片焊盤210-1及210-2以及所述第二CA芯片焊盤310-1及310-2可以通過例如是第五、第六及第七接合線415、416及417的CA接合線來彼此電連接。此外，所述第一CA芯片焊盤210-1可以通過第二接合線412來電連接至所述PCB100的CA焊盤111。所述CA焊盤111可以通過貫穿PCB 100的第一內(nèi)部的互連線131來電連接至CA外部連接端子121，所述CA外部連接端子121是被設(shè)置在PCB 100的第二表面100b上。

根據(jù)一實(shí)施例，所述半導(dǎo)體堆疊封裝20可包含被并排設(shè)置在PCB 100上的第一下方的半導(dǎo)體芯片200-1及第二下方的半導(dǎo)體芯片300-1、以及分別被堆疊在所述第 一下方的半導(dǎo)體芯片200-1以及第二下方的半導(dǎo)體芯片300-1上的第一上方的半導(dǎo)體芯片200-2及第二上方的半導(dǎo)體芯片300-2。此外，所述第一上方的半導(dǎo)體芯片200-2可以相對于第一下方的半導(dǎo)體芯片200-1的中央位置來加以偏移，使得所述第一下方及上方的半導(dǎo)體芯片200-1及200-2構(gòu)成一種階梯式結(jié)構(gòu)。此外，所述第二上方的半導(dǎo)體芯片300-2也可以相對于第二下方的半導(dǎo)體芯片300-1的一中央位置來加以偏移，使得所述第二下方及上方的半導(dǎo)體芯片300-1以及300-2構(gòu)成一種階梯式結(jié)構(gòu)。然而，在各種的實(shí)施例中，所述第一半導(dǎo)體芯片以及第二半導(dǎo)體芯片200-1、200-2、300-1及300-2可以用許多不同的形式來加以堆疊。例如，所述第一半導(dǎo)體芯片可包含垂直堆疊的三個(gè)或更多個(gè)半導(dǎo)體芯片。此外，所述第二半導(dǎo)體芯片也可包含垂直堆疊的三個(gè)或更多個(gè)半導(dǎo)體芯片。即使在此種情形中，所述第一半導(dǎo)體芯片以及第二半導(dǎo)體芯片的CA芯片焊盤可以通過接合線來彼此電連接。在各種其它實(shí)施例中，所述半導(dǎo)體堆疊封裝20可以進(jìn)一步包含至少第三半導(dǎo)體芯片。所述至少第三半導(dǎo)體芯片可被設(shè)置在PCB 100的第一表面100a上，以與所述第二半導(dǎo)體芯片300-1及300-2的第二DQ芯片焊盤320-1及320-2相鄰。在這種情況下，所述至少第三半導(dǎo)體芯片的CA芯片焊盤也可以通過接合線來電連接至所述第一CA芯片焊盤以及所述第二CA芯片焊盤210-1、210-2、310-1及310-2。

參照圖5及圖6，根據(jù)一實(shí)施例的一種半導(dǎo)體堆疊封裝30被展示。圖5是例示所述半導(dǎo)體堆疊封裝30的俯視平面圖，并且圖6是在圖5的Y方向上所展示的半導(dǎo)體堆疊封裝30的前視圖。

相較于圖4中所例示的半導(dǎo)體堆疊封裝20，在圖5及圖6中所例示的半導(dǎo)體堆疊封裝30可以進(jìn)一步包含第三下方的半導(dǎo)體芯片1000以及第三上方的半導(dǎo)體芯片1100。相較于參考圖1、2、3及4所述的PCB 100，所述半導(dǎo)體堆疊封裝30的PCB 101可以進(jìn)一步包含第一焊盤119。在圖5及圖6中，與在圖4中所用的相同的組件符號是指相同的組件。因此，相同的組件的詳細(xì)說明將會(huì)被省略、或是簡略地提及。

在圖5中，若所述CA焊盤111被設(shè)置在PCB 101的第一邊緣上，并且所述第二DQ焊盤113被設(shè)置在PCB 101的與所述第一邊緣相對的第二邊緣上，則所述第一焊盤119可被設(shè)置在PCB 101的第三邊緣上。所述第一焊盤119可以通過第十接合線1401來電連接至在所述第三下方的半導(dǎo)體芯片1000上的第一芯片焊盤1020。此外，所述第一芯片焊盤1020可以通過第十一接合線1402來電連接至在所述第三上方的半 導(dǎo)體芯片1100上的第二芯片焊盤1120。

所述第一芯片焊盤1020可被設(shè)置在所述第三下方的半導(dǎo)體芯片1000的與PCB 101相對的表面上。所述第一芯片焊盤1020可包含CA芯片焊盤、DQ芯片焊盤、電源芯片焊盤、接地芯片焊盤、ZQ芯片焊盤、或時(shí)鐘芯片焊盤。所述第一芯片焊盤1020可以沿著第三下方的半導(dǎo)體芯片1000的最接近所述第一焊盤119的邊緣排列成一條線。

所述第三上方的半導(dǎo)體芯片1100可以具有和第三下方的半導(dǎo)體芯片1000相同的尺寸。此外，所述第二芯片焊盤1120可被設(shè)置以具有和第一芯片焊盤1020基本相同的配置。所述第三上方的半導(dǎo)體芯片1100可被堆疊在第三下方的半導(dǎo)體芯片1000上，使得所述第三下方的半導(dǎo)體芯片1000的第一芯片焊盤1020被露出。因此，所述第三下方的半導(dǎo)體芯片1000以及第三上方的半導(dǎo)體芯片1100可以提供一種階梯式結(jié)構(gòu)。

在圖6中，所述半導(dǎo)體堆疊封裝30可包含PCB 101，其具有與第二表面101b相對的第一表面101a；第一半導(dǎo)體芯片200-1及200-2，其被堆疊在所述PCB 101的第一表面101a上；以及第二半導(dǎo)體芯片300-1及300-2，其被堆疊在所述PCB 101的第一表面101a上。所述第三下方的半導(dǎo)體芯片1000以及第三上方的半導(dǎo)體芯片1100可以依序且垂直地堆疊在所述第一半導(dǎo)體芯片以及第二半導(dǎo)體芯片200-1、200-2、300-1及300-2上。

所述第三下方的半導(dǎo)體芯片1000可以利用第五粘附劑1010來附接在所述第一及第二上方的半導(dǎo)體芯片200-2及300-2上。第一絕緣層520可被設(shè)置在所述第五粘附劑1010以及第一上方的半導(dǎo)體芯片200-1之間。此外，第二絕緣層530可被設(shè)置在所述第五粘附劑1010以及第二上方的半導(dǎo)體芯片300-1之間。所述第一絕緣層和所述第二絕緣層520及530可以支撐第三下方的半導(dǎo)體芯片1000。所述第一絕緣層520可被設(shè)置以圍繞且固定第六接合線416。所述第三上方的半導(dǎo)體芯片1100可以利用第六粘附劑1110來附接至所述第三下方的半導(dǎo)體芯片1000的頂表面。盡管未被展示，至少附加的第三半導(dǎo)體芯片可被堆疊在所述第三上方的半導(dǎo)體芯片1100上。

在所述第一及第二芯片焊盤1020及1120中的CA芯片焊盤可以電連接至被設(shè)置在所述PCB 101的第二表面101b上的CA外部連接端子121。此外，在所述第一及第二芯片焊盤1020及1120中的DQ芯片焊盤可以電連接至被設(shè)置在所述PCB 101的第二表面101b上的DQ外部連接端子122。

所述半導(dǎo)體堆疊封裝30可以進(jìn)一步包含被設(shè)置在所述PCB 101的第一表面101a 上的模制層，以圍繞所述第一半導(dǎo)體芯片200-1及200-2、第二半導(dǎo)體芯片300-1及300-2、以及第三半導(dǎo)體芯片1000及1100。所述模制層也可被設(shè)置以覆蓋PCB 101的焊盤111、112、113及119以及所述半導(dǎo)體芯片的芯片焊盤。

再次參照圖5及圖6，在所述第一半導(dǎo)體芯片以及第二半導(dǎo)體芯片200-1、200-2、300-1及300-2的每一個(gè)中，所述CA芯片焊盤可以在每個(gè)半導(dǎo)體芯片的表面上被設(shè)置為與所述DQ芯片焊盤相對。在所述第一半導(dǎo)體芯片以及第二半導(dǎo)體芯片200-1、200-2、300-1及300-2中的任一個(gè)的CA芯片焊盤可以通過充當(dāng)不穿過所述PCB 101的電性路徑的接合線，來電連接至所述第一半導(dǎo)體芯片以及第二半導(dǎo)體芯片200-1、200-2、300-1及300-2中的另一芯片的CA芯片焊盤。所述CA芯片焊盤可以通過CA焊盤111來電連接至所述CA外部連接端子121。所述半導(dǎo)體芯片的每一個(gè)的DQ芯片焊盤可以電連接至被設(shè)置成與其相鄰的DQ焊盤。此外，所述DQ焊盤可以通過第二及第三內(nèi)部的互連線(圖4的132及133)來電連接至所述DQ外部連接端子122。

被設(shè)置在所述PCB 101上而且電連接至所述第三半導(dǎo)體芯片1000及1100的第一焊盤119可包含所述CA焊盤以及DQ焊盤，并且可被設(shè)置在所述PCB 101的一預(yù)設(shè)的邊緣上。電連接至所述第一半導(dǎo)體芯片以及第二半導(dǎo)體芯片200-1、200-2、300-1及300-2的CA焊盤111以及DQ焊盤112及113不可被設(shè)置在PCB 101的所述預(yù)設(shè)的邊緣上。所述第三下方的半導(dǎo)體芯片1000的第一芯片焊盤1020可包含所述CA芯片焊盤以及DQ芯片焊盤，并且可被設(shè)置在所述第三下方的半導(dǎo)體芯片1000的一邊緣上。類似地，所述第三上方的半導(dǎo)體芯片1100的第二芯片焊盤1120可包含所述CA芯片焊盤以及DQ芯片焊盤。所述第二芯片焊盤1120也可被設(shè)置在所述第三上方的半導(dǎo)體芯片1100的一邊緣上。所述第一芯片焊盤1020以及第二芯片焊盤1120可以通過接合線來電連接至所述焊盤119。所述焊盤119可以通過被設(shè)置在PCB 101中的內(nèi)部的互連線來電連接至所述CA外部連接端子121以及DQ外部連接端子122。若所述焊盤119進(jìn)一步包含電源焊盤、接地焊盤、ZQ焊盤以及時(shí)鐘焊盤，則所述電源焊盤、接地焊盤、ZQ焊盤以及時(shí)鐘焊盤可以電連接至被設(shè)置在所述PCB 101的第二表面101b上的對應(yīng)的一附加的外部連接端子。

具有和所述CA外部連接端子121以及DQ外部連接端子122不同功能的附加的外部連接端子可被排列在CA外部端子區(qū)域CR和/或DQ外部端子區(qū)域DR中。在此種實(shí)例中，所述附加的外部連接端子可以和所述CA外部連接端子121和/或DQ外部 連接端子122一起被排列成矩陣形式、或是其它形式。在替代方案中，所述附加的外部連接端子可被設(shè)置在所述CA外部端子區(qū)域CR以及DQ外部端子區(qū)域DR之外的區(qū)域中。在各種的實(shí)施例中，所述附加的外部連接端子可以進(jìn)一步包含至少被電性隔離的浮接的外部連接端子。

參照圖7，一種系統(tǒng)2000可包含一個(gè)或多個(gè)處理器2100。所述處理器2100可以個(gè)別地、或是結(jié)合其它處理器來加以利用。芯片組2150可以電連接至所述處理器2100。所述芯片組2150是用于在系統(tǒng)2000的處理器2100與其它構(gòu)件之間的信號的通訊路徑。其它構(gòu)件可包含存儲器控制器2200、輸入/輸出("I/O")總線2250、以及磁盤驅(qū)動(dòng)器控制器2300。根據(jù)所述系統(tǒng)2000的配置，若干不同的信號中的任何一個(gè)都可以通過所述芯片組2150來加以發(fā)送。

所述存儲器控制器2200可以電連接至所述芯片組2150。所述存儲器控制器2200可以通過芯片組2150來接收由所述處理器2100所提供的請求。所述存儲器控制器2200可以電連接至一個(gè)或多個(gè)存儲器裝置2350。所述存儲器裝置2350可包含上述的半導(dǎo)體堆疊封裝。

所述芯片組2150也可以電連接至I/O總線2250。所述I/O總線2250可以作為用于從所述芯片組2150至I/O裝置2410、2420及2430的信號的通訊路徑。所述I/O裝置2410、2420及2430可包含鼠標(biāo)2410、視訊顯示器2420、或是鍵盤2430。所述I/O總線2250可以采用若干通訊協(xié)議中的任何一種，以和所述I/O裝置2410、2420及2430通訊。

所述磁盤驅(qū)動(dòng)器控制器2300也可以電連接至芯片組2150。所述磁盤驅(qū)動(dòng)器控制器2300可以作為在芯片組2150與一個(gè)或多個(gè)內(nèi)部的磁盤驅(qū)動(dòng)器2450之間的通訊路徑。所述磁盤驅(qū)動(dòng)器控制器2300以及內(nèi)部的磁盤驅(qū)動(dòng)器2450可以利用實(shí)際為任意類型的通訊協(xié)議來和彼此通訊、或是和所述芯片組2150通訊。

本公開的實(shí)施例已經(jīng)在以上為了舉例說明的目的而被揭露。所述技術(shù)中具有通常技能者將會(huì)體認(rèn)到各種的修改、添加以及替代都是可能的，而不脫離如同在所附的申請專利范圍中所揭露的本公開的范疇及精神。

相關(guān)申請的交叉參照

本申請要求2014年10月1日在韓國專利局提交的韓國申請第10-2014-0132434號的優(yōu)先權(quán)，將其通過引用全部并入于此，如同完整闡述一樣。