陣列基板及其制備方法、顯示裝置制造方法
【專利摘要】本發(fā)明涉及顯示【技術領域】，公開了一種陣列基板及其制備方法、顯示裝置，該陣列基板包括襯底基板、自下而上依次形成在襯底基板上的第一短路線、第一絕緣層、數(shù)據(jù)線和第二絕緣層，數(shù)據(jù)線所在的層形成有第二短路線，多根數(shù)據(jù)線分為第一數(shù)據(jù)線單元和第二數(shù)據(jù)線單元，且每根數(shù)據(jù)線均連接有ESD保護器件，第二數(shù)據(jù)線單元的數(shù)據(jù)線與第二短路線連接，第二導電接線穿過第二絕緣層的過孔連接第二數(shù)據(jù)線單元的兩段數(shù)據(jù)線；第一導電接線穿過第一絕緣層和第二絕緣層的過孔連接第一數(shù)據(jù)線單元的數(shù)據(jù)線和第一短路線。本發(fā)明可避免陣列基板制備過程中在數(shù)據(jù)線交疊區(qū)域發(fā)生ESD現(xiàn)象，所積累的靜電最后通過ESD保護器件釋放。
【專利說明】陣列基板及其制備方法、顯示裝置

【技術領域】
[0001] 本發(fā)明涉及顯示【技術領域】，特別是涉及一種陣列基板及其制備布線方法、顯示裝 置。

【背景技術】
[0002] 靜電擊穿（ESD，Electro-static discharge)現(xiàn)象是面板制程中陣列基板段工藝 的主要不良現(xiàn)象之一，主要原因是由于面板內(nèi)部大面積金屬的存在，在金屬濺射和刻蝕過 程中積累大量電荷，在電荷轉移過程中遇到很細的走線或者線與線交叉的地方，由于瞬間 電流過大，容易發(fā)生ESD現(xiàn)象，直接影響產(chǎn)品的良品率。
[0003] 薄膜晶體管液晶顯不器（TFT-LCD，Thin Film Transistor-Liquid Crystal Display)在制程過程中，在陣列基板制備工藝結束時，需要進行該工藝的檢查，其包括金屬 線的斷開、短接等不良檢查。
[0004] 為了方便對陣列基板上的布線進行檢查，陣列基板一般采用如圖1所示的連接方 式，數(shù)據(jù)線貫穿整個陣列基板的襯底基板10的兩端，其長度較長，通常將整個面板的數(shù)據(jù) 線分成奇數(shù)的數(shù)據(jù)線（簡稱奇數(shù)線40)和偶數(shù)的數(shù)據(jù)線（簡稱偶數(shù)線50)兩組，先在襯底 基板上形成第一短路線20,在該第一短路線20的上層形成第一絕緣層，并在第一絕緣層的 上層形成數(shù)據(jù)線和第二短路線30,將奇數(shù)線40直接連接在第一短路線20 (Shorting Bar) 上，最后在數(shù)據(jù)線和第二短路線的上層形成第二絕緣層，該第二絕緣層上開設有過孔，而偶 數(shù)線50需要通過第二絕緣層的過孔與第二短路線30連接，最后在過孔處進行ΙΤ0沉積，將 偶數(shù)線50與第二短路線30連接，這樣，會使奇數(shù)線40和第二短路線30產(chǎn)生交疊。
[0005] 雖然數(shù)據(jù)線上連接有ESD保護器件60, ESD保護器件包括多個TFT，TFT的源極與 數(shù)據(jù)線連接，其漏極與第三短路線連接，源極和柵極之間需要通過ΙΤ0連接，而ΙΤ0 -般是 在最后的步驟在進行沉積，由于數(shù)據(jù)線為較長的金屬線，在數(shù)據(jù)線濺射和刻蝕過程中容易 積累靜電，而這些靜電在ΙΤ0沉積之前是不能通過ESD保護器件釋放掉的，因此，在上述數(shù) 據(jù)線交疊區(qū)域就容易產(chǎn)生ESD現(xiàn)象，影響產(chǎn)品的良品率。


【發(fā)明內(nèi)容】

[0006] (一）要解決的技術問題
[0007] 本發(fā)明要解決的技術問題是如何避免陣列基板上數(shù)據(jù)線交疊區(qū)域發(fā)生ESD現(xiàn)象。
[0008] (二）技術方案
[0009] 為了解決上述技術問題，本發(fā)明提供的一種陣列基板，其包括襯底基板、自下而上 依次形成在所述襯底基板上的第一短路線、第一絕緣層、數(shù)據(jù)線和第二絕緣層，所述數(shù)據(jù)線 所在的層形成有第二短路線，所述數(shù)據(jù)線為平行設置的多根，其分為第一數(shù)據(jù)線單元和第 二數(shù)據(jù)線單元，且每根數(shù)據(jù)線均連接有ESD保護器件，
[0010] 所述第二數(shù)據(jù)線單元的數(shù)據(jù)線與第二短路線連接，且所述第一數(shù)據(jù)線單元的數(shù)據(jù) 線分為兩段，第二導電接線穿過第二絕緣層的過孔連接所述第二數(shù)據(jù)線單元的兩段數(shù)據(jù) 線；第一導電接線穿過第一絕緣層和第二絕緣層的過孔連接所述第一數(shù)據(jù)線單元的數(shù)據(jù)線 和第一短路線。
[0011] 進一步地，所述ESD保護器件包括至少一個TFT，所述TFT包括柵極、第一電極和第 二電極，所述柵極和第一電極、第二電極之間為所述第一絕緣層，所述第一電極與數(shù)據(jù)線連 接，所述第二電極連接到第三短路線上，第三導電接線穿過第一絕緣層和第二絕緣層的過 孔連接所述第一電極和柵極。
[0012] 進一步地，所述第一導電接線、第二導電接線和第三導電接線均由ΙΤ0材料制成， 且所述第一導電接線、第二導電接線和第三導電接線形成于所述第二絕緣層的上層。
[0013] 進一步地，所述第一數(shù)據(jù)線單元上形成奇數(shù)的數(shù)據(jù)線，第二數(shù)據(jù)線單元上形成偶 數(shù)的數(shù)據(jù)線。
[0014] 進一步地，所述第一數(shù)據(jù)線單元上形成偶數(shù)的數(shù)據(jù)線，第二數(shù)據(jù)線單元上形成奇 數(shù)的數(shù)據(jù)線。
[0015] 本發(fā)明還提供一種陣列基板的制備方法，其包括以下步驟：
[0016] 采用第一構圖工藝在襯底基板上形成第一短路線的圖形，并在第一短路線的上層 形成第一絕緣層；
[0017] 采用第二構圖工藝在第一絕緣層的上層形成數(shù)據(jù)線和第二短路線的圖形，并在數(shù) 據(jù)線和第二短路線的上層形成第二絕緣層，其中，多個數(shù)據(jù)線分為第一數(shù)據(jù)線單元和第二 數(shù)據(jù)線單元，第一數(shù)據(jù)線單元的數(shù)據(jù)線分為兩段；
[0018] 在第二絕緣層上開設多個過孔，部分過孔穿過第二絕緣層和第一絕緣層使得第一 短路線暴露，剩余部分過孔穿過第二絕緣層使得數(shù)據(jù)線和第二短路線暴露；
[0019] 在具有過孔的第二絕緣層的上層形成第一導電接線和第二導電接線，所述第一導 電接線穿過第一絕緣層和第二絕緣層的過孔連接所述第一數(shù)據(jù)線單元的數(shù)據(jù)線和第一短 路線，所述第二導電接線穿過所述第二絕緣層的過孔連接所述第一數(shù)據(jù)線單元的兩段數(shù)據(jù) 線.
[0020] 并在數(shù)據(jù)線周邊的襯底基板上形成與數(shù)據(jù)線連接的ESD保護器件。
[0021] 進一步地，所述在數(shù)據(jù)線周邊的襯底基板上形成與數(shù)據(jù)線連接的ESD保護器件的 步驟，具體為：
[0022] 在數(shù)據(jù)線周邊的襯底基板上形成至少一個TFT，在第一短路線所在的層上形成 TFT的柵極，并以第一絕緣層作為柵絕緣層，并在數(shù)據(jù)線所在的層上形成TFT的第一電極和 第二電極、第三短路線，最后在具有過孔的第二絕緣層的上層形成第三導電接線，第一電極 與數(shù)據(jù)線連接，第二電極連接到第三短路線上，第三導電接線穿過第一絕緣層和第二絕緣 層的過孔連接第一電極和柵極。
[0023] 進一步地，所述第一導電接線、第二導電接線和第三導電接線均采用ΙΤ0材料制 成，在具有過孔的第二絕緣層的上層沉積ΙΤ0以形成第一導電接線、第二導電接線和第三 導電接線。
[0024] 進一步地，在所述第一數(shù)據(jù)線單元上形成偶數(shù)的數(shù)據(jù)線，并在所述第二數(shù)據(jù)線單 元上形成奇數(shù)的數(shù)據(jù)線；或者，在所述第一數(shù)據(jù)線單元上形成奇數(shù)的數(shù)據(jù)線，并在所述第二 數(shù)據(jù)線單元上形成偶數(shù)的數(shù)據(jù)線。
[0025] 本發(fā)明還提供一種顯示裝置，其包括上述的陣列基板。
[0026] (三）有益效果
[0027] 本發(fā)明提供的一種陣列基板及其制備方法、顯示裝置，第二數(shù)據(jù)線單元的數(shù)據(jù)線 分成兩段，且該兩段數(shù)據(jù)線通過第二導電接線連接，同時第一數(shù)據(jù)線單元的數(shù)據(jù)線通過第 一導電接線與第一短路線連接，只要未形成第一導電接線和第二導電接線，該第一數(shù)據(jù)線 單元的數(shù)據(jù)線和第二數(shù)據(jù)線單元的數(shù)據(jù)線就不會積累靜電，就不會發(fā)生ESD現(xiàn)象，第一導 電接線和第二導電接線以及ESD保護器件的導電接線可以在最后一步形成，由此可避免陣 列基板制備過程中在數(shù)據(jù)線交疊區(qū)域發(fā)生ESD現(xiàn)象，而在最后的步驟中，所積累的靜電可 通過ESD保護器件釋放。

【專利附圖】

【附圖說明】
[0028] 圖1是現(xiàn)有的陣列基板的局部不意圖；
[0029] 圖2是本發(fā)明的陣列基板的局部示意圖。
[0030] 其中：1〇、襯底基板；20、第一短路線；30、第二短路線；40、奇數(shù)線；50、偶數(shù)線； 60、ESD保護器件；1、襯底基板；2、第一短路線；3、第二短路線；4、第一數(shù)據(jù)線單元的數(shù)據(jù) 線；5、第二數(shù)據(jù)線單元的數(shù)據(jù)線；6、ESD保護器件；7、第一導電接線；8、第二導電接線；9、 第二短路線。

【具體實施方式】
[0031] 下面結合附圖和實施例，對本發(fā)明的【具體實施方式】作進一步詳細描述。以下實施 例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。
[0032] 為了測試方便，在TFT-LCD制程中，需要對陣列基板上的布線進行檢查，因此，為 了方便布線檢查，陣列基板的數(shù)據(jù)線一般分為奇偶兩組，每組分別連接不同的短路線，如圖 2所示，本發(fā)明的一種陣列基板，其包括襯底基板1、自下而上依次形成在該襯底基板1上的 第一短路線2、第一絕緣層、數(shù)據(jù)線和第二絕緣層，數(shù)據(jù)線所在層形成有第二短路線3,數(shù)據(jù) 線為平行設置的多根，其分為第一數(shù)據(jù)線單元和第二數(shù)據(jù)線單元，且每根數(shù)據(jù)線均連接有 ESD保護器件6,第二數(shù)據(jù)線單元的數(shù)據(jù)線5與第二短路線3連接，且第二數(shù)據(jù)線單元的數(shù) 據(jù)線5分為兩段，第二導電接線8穿過第二絕緣層的過孔連接該第二數(shù)據(jù)線單元的兩段數(shù) 據(jù)線；第一導電接線7穿過第一絕緣層和第二絕緣層的過孔連接第一數(shù)據(jù)線單元的數(shù)據(jù)線 4和第一短路線2。
[0033] 需要指出的是，在第二絕緣層上所形成的過孔分為兩類，一類是僅穿過第二絕緣 層使得數(shù)據(jù)線和第二短路線暴露的過孔，在此取名第一類過孔，該第一類過孔較淺，第二導 電接線8的兩端則是穿過該類過孔連接第二數(shù)據(jù)線單元的兩段數(shù)據(jù)線；其中，還包括另一 類的過孔，其同時穿過第二絕緣層和第一絕緣層使得第一短路線暴露，取名第二類過孔，該 第二類過孔較深，第一導電接線7的兩端則是同時穿過了第一類過孔和第二類過孔以連接 第一數(shù)據(jù)線單元的數(shù)據(jù)線4和第一短路線2。
[0034] 由于本發(fā)明的第二數(shù)據(jù)線單元的數(shù)據(jù)線5分成兩段，且該兩段數(shù)據(jù)線通過第二導 電接線8連接，同時第一數(shù)據(jù)線單元的數(shù)據(jù)線4通過第一導電接線7與第一短路線2連接， 只要未形成第一導電接線7和第二導電接線8,該第一數(shù)據(jù)線單元的數(shù)據(jù)線4和第二數(shù)據(jù) 線單元的數(shù)據(jù)線5就不會積累靜電，不會發(fā)生ESD現(xiàn)象，第一導電接線7和第二導電接線8 以及ESD保護器件的導電接線可以在最后一步形成，由此可避免陣列基板制備過程中產(chǎn)生 ESD現(xiàn)象，而在最后的步驟中，所積累的靜電可通過ESD保護器件釋放，因此可避免陣列基 板上數(shù)據(jù)線交疊區(qū)域發(fā)生ESD現(xiàn)象。
[0035] 其中，本發(fā)明實施例的ESD保護器件6為現(xiàn)有技術，其包括至少一個TFT，以一個 TFT為例，該TFT包括柵極、第一電極和第二電極，柵極和第一電極、第二電極之間為第一絕 緣層，該第一絕緣層作為柵絕緣層，第一電極與數(shù)據(jù)線連接，第二電極連接到第三短路線9 上，第三導電接線（圖中未示出）穿過第一絕緣層和第二絕緣層的過孔連接第一電極和柵 極，具體地，該第三導電接線的兩端則是穿過了上述的第一類過孔和第二類過孔以連接第 一電極和柵極。若是多個TFT的結構，則將該多個TFT進行串聯(lián)連接。其中，第一電極可為 源極，則第二電極為漏極；相反地，第一電極若是為漏極，則第二電極為源極。
[0036] 優(yōu)選地，為了節(jié)省工序和減少工藝難度，第一導電接線7、第二導電接線8和第三 導電接線均由ΙΤ0材料制成，且第一導電接線7、第二導電接線8和第三導電接線形成于同 一層，且同時形成在第二絕緣層的上層。
[0037] 對于第一數(shù)據(jù)線單元和第二數(shù)據(jù)線單元上所形成的數(shù)據(jù)線，可以為：在第一數(shù)據(jù) 線單元上形成奇數(shù)的數(shù)據(jù)線，相應地在第二數(shù)據(jù)線單元上形成偶數(shù)的數(shù)據(jù)線；或者，在第一 數(shù)據(jù)線單元上形成偶數(shù)的數(shù)據(jù)線，相應地在第二數(shù)據(jù)線單元上形成奇數(shù)的數(shù)據(jù)線，如圖2 所示。
[0038] 本發(fā)明還提供一種上述陣列基板的制備方法，其包括以下步驟：
[0039] 采用第一構圖工藝在襯底基板1上形成第一短路線的圖形，并在該第一短路線的 上層以涂覆的方式形成第一絕緣層；
[0040] 采用第二構圖工藝在第一絕緣層的上層形成數(shù)據(jù)線和第二短路線的圖形，并在數(shù) 據(jù)線和第二短路線的上層以涂覆的方式形成第二絕緣層，其中，多個數(shù)據(jù)線分為第一數(shù)據(jù) 線單元和第二數(shù)據(jù)線單元，第一數(shù)據(jù)線單元的數(shù)據(jù)線分為兩段；
[0041] 在第二絕緣層上開設多個過孔，部分過孔穿過第二絕緣層和第一絕緣層使得第一 短路線暴露，此類過孔為上述的第二類過孔，剩余部分過孔穿過第二絕緣層使得數(shù)據(jù)線和 第二短路線暴露，此類過孔為上述的第一類過孔；
[0042] 在具有過孔的第二絕緣層的上層形成第一導電接線和第二導電接線，第一導電接 線穿過第一絕緣層和第二絕緣層的過孔（即分別穿過第一類過孔和第二類過孔）連接第一 數(shù)據(jù)線單元的數(shù)據(jù)線和第一短路線，第二導電接線穿過第二絕緣層的過孔（即穿過第二類 過孔）連接第一數(shù)據(jù)線單元的兩段數(shù)據(jù)線；
[0043] 并在數(shù)據(jù)線周邊的襯底基板1上形成與數(shù)據(jù)線連接的ESD保護器件6。
[0044] 其中，上述的第一構圖工藝和第二構圖工藝基本一致，為現(xiàn)有技術，主要包括金屬 薄膜涂層的涂覆、曝光、顯影和進行刻蝕工藝。
[0045] 具體地：可在第一數(shù)據(jù)線單元上形成偶數(shù)的數(shù)據(jù)線，相應地在第二數(shù)據(jù)線上形成 奇數(shù)的數(shù)據(jù)線；或者，可在第一數(shù)據(jù)線單元上形成奇數(shù)的數(shù)據(jù)線，相應地在第二數(shù)據(jù)線單元 上形成偶數(shù)的數(shù)據(jù)線，如圖2所示。
[0046] 上述的在數(shù)據(jù)線周邊的襯底基板上形成與數(shù)據(jù)線連接的ESD保護器件的步驟，具 體為：在數(shù)據(jù)線周邊的襯底基板1上形成至少一個TFT，以一個TFT為例，首先在第一短路 線2所在的層上形成TFT的柵極，并以第一絕緣層作為TFT的柵絕緣層，并在數(shù)據(jù)線所在的 層上形成TFT的第一電極和第二電極、第三短路線，最后在具有過孔的第二絕緣層的上層 形成第三導電接線，其中，第一電極與數(shù)據(jù)線連接，第二電極連接到第三短路線9上，第三 導電接線穿過第一絕緣層和第二絕緣層的過孔（即分別穿過第一類過孔和第二類過孔）連 接第一電極和柵極。其中，該ESD保護器件的柵極、第一電極和第二電極均采用一次構圖工 藝形成。第一電極可為源極，則第二電極為漏極；相反地，第一電極若是為漏極，則第二電極 為源極。
[0047] 優(yōu)選地，為了節(jié)省工序和減少工藝難度，第一導電接線7、第二導電接線8和第三 導電接線均采用ΙΤ0材料制成，在具有過孔的第二絕緣層的上層沉積ΙΤ0以形成第一導電 接線7、第二導電接線8和第三導電接線。即，該第一導電接線7、第二導電接線8和第三導 電接線在第二絕緣層形成之后的最后步驟采用沉積ΙΤ0的方式形成。
[0048] 本發(fā)明還提供一種顯示裝置，其包括上述的陣列基板。
[0049] 本發(fā)明的陣列基板及其制備方法、顯示裝置，每根數(shù)據(jù)線都設有ΙΤ0連接，且ESD 保護器件內(nèi)部也采用ΙΤ0進行連接，而ΙΤ0沉積在最后的步驟中完成，可避免陣列基板制備 過程中在數(shù)據(jù)線交疊區(qū)域發(fā)生ESD現(xiàn)象，所積累的靜電可在最后的步驟通過ESD保護器件 釋放。
[0050] 以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出，對于本【技術領域】的普通技術人 員來說，在不脫離本發(fā)明技術原理的前提下，還可以做出若干改進和替換，這些改進和替換 也應視為本發(fā)明的保護范圍。
【權利要求】
1. 一種陣列基板，其包括襯底基板、自下而上依次形成在所述襯底基板上的第一短路 線、第一絕緣層、數(shù)據(jù)線和第二絕緣層，所述數(shù)據(jù)線所在的層形成有第二短路線，所述數(shù)據(jù) 線為平行設置的多根，其分為第一數(shù)據(jù)線單元和第二數(shù)據(jù)線單元，且每根數(shù)據(jù)線均連接有 ESD保護器件，其特征在于， 所述第二數(shù)據(jù)線單元的數(shù)據(jù)線與第二短路線連接，且所述第一數(shù)據(jù)線單元的數(shù)據(jù)線分 為兩段，第二導電接線穿過第二絕緣層的過孔連接所述第二數(shù)據(jù)線單元的兩段數(shù)據(jù)線；第 一導電接線穿過第一絕緣層和第二絕緣層的過孔連接所述第一數(shù)據(jù)線單元的數(shù)據(jù)線和第 一短路線。
2. 如權利要求1所述的陣列基板，其特征在于，所述ESD保護器件包括至少一個TFT， 所述TFT包括柵極、第一電極和第二電極，所述柵極和第一電極、第二電極之間為所述第一 絕緣層，所述第一電極與數(shù)據(jù)線連接，所述第二電極連接到第三短路線上，第三導電接線穿 過第一絕緣層和第二絕緣層的過孔連接所述第一電極和柵極。
3. 如權利要求2所述的陣列基板，其特征在于，所述第一導電接線、第二導電接線和第 三導電接線均由ITO材料制成，且所述第一導電接線、第二導電接線和第三導電接線形成 于所述第二絕緣層的上層。
4. 如權利要求1所述的陣列基板，其特征在于，所述第一數(shù)據(jù)線單元上形成奇數(shù)的數(shù) 據(jù)線，第二數(shù)據(jù)線單元上形成偶數(shù)的數(shù)據(jù)線。
5. 如權利要求1所述的陣列基板，其特征在于，所述第一數(shù)據(jù)線單元上形成偶數(shù)的數(shù) 據(jù)線，第二數(shù)據(jù)線單元上形成奇數(shù)的數(shù)據(jù)線。
6. -種陣列基板的制備方法，其特征在于，包括以下步驟： 采用第一構圖工藝在襯底基板上形成第一短路線的圖形，并在第一短路線的上層形成 第一絕緣層； 采用第二構圖工藝在第一絕緣層的上層形成數(shù)據(jù)線和第二短路線的圖形，并在數(shù)據(jù)線 和第二短路線的上層形成第二絕緣層，其中，多個數(shù)據(jù)線分為第一數(shù)據(jù)線單元和第二數(shù)據(jù) 線單元，第一數(shù)據(jù)線單元的數(shù)據(jù)線分為兩段； 在第二絕緣層上開設多個過孔，部分過孔穿過第二絕緣層和第一絕緣層使得第一短路 線暴露，剩余部分過孔穿過第二絕緣層使得數(shù)據(jù)線和第二短路線暴露； 在具有過孔的第二絕緣層的上層形成第一導電接線和第二導電接線，所述第一導電接 線穿過第一絕緣層和第二絕緣層的過孔連接所述第一數(shù)據(jù)線單元的數(shù)據(jù)線和第一短路線， 所述第二導電接線穿過所述第二絕緣層的過孔連接所述第一數(shù)據(jù)線單元的兩段數(shù)據(jù)線； 并在數(shù)據(jù)線周邊的襯底基板上形成與數(shù)據(jù)線連接的ESD保護器件。
7. 如權利要求6所述的制備方法，其特征在于，所述在數(shù)據(jù)線周邊的襯底基板上形成 與數(shù)據(jù)線連接的ESD保護器件的步驟，具體為： 在數(shù)據(jù)線周邊的襯底基板上形成至少一個TFT，在第一短路線所在的層上形成TFT的 柵極，并以第一絕緣層作為柵絕緣層，并在數(shù)據(jù)線所在的層上形成TFT的第一電極和第二 電極、第三短路線，最后在具有過孔的第二絕緣層的上層形成第三導電接線，第一電極與數(shù) 據(jù)線連接，第二電極連接到第三短路線上，第三導電接線穿過第一絕緣層和第二絕緣層的 過孔連接第一電極和柵極。
8. 如權利要求7所述的制備方法，其特征在于，所述第一導電接線、第二導電接線和第 三導電接線均采用ITO材料制成，在具有過孔的第二絕緣層的上層沉積ITO以形成第一導 電接線、第二導電接線和第三導電接線。
9. 如權利要求6所述的制備方法，其特征在于，在所述第一數(shù)據(jù)線單元上形成偶數(shù)的 數(shù)據(jù)線，并在所述第二數(shù)據(jù)線單元上形成奇數(shù)的數(shù)據(jù)線；或者，在所述第一數(shù)據(jù)線單元上形 成奇數(shù)的數(shù)據(jù)線，并在所述第二數(shù)據(jù)線單元上形成偶數(shù)的數(shù)據(jù)線。
10. -種顯示裝置，其特征在于，包括如權利要求1-5任一項所述的陣列基板。
【文檔編號】H01L21/82GK104051455SQ201410253615
【公開日】2014年9月17日 申請日期:2014年6月9日 優(yōu)先權日:2014年6月9日
【發(fā)明者】閆巖 申請人:京東方科技集團股份有限公司, 北京京東方顯示技術有限公司