半導(dǎo)體器件的制作方法
【專利摘要】一種半導(dǎo)體芯片和插線板通過導(dǎo)體柱彼此耦合。位于最外圍開口之上的導(dǎo)體柱的中心在遠離半導(dǎo)體芯片的中心的方向上偏離開口的中心。當將其中每個導(dǎo)體柱和絕緣層彼此重疊的區(qū)域指定為重疊區(qū)域時，重疊區(qū)域的比開口在更內(nèi)側(cè)上的寬度小于重疊區(qū)域的比開口在更外側(cè)上的寬度。因此，當作用在導(dǎo)體柱上的應(yīng)力被釋放時，保持了半導(dǎo)體芯片和接線板之間的耦合可靠性。
【專利說明】半導(dǎo)體器件
[0001]相關(guān)申請的交叉引用
[0002]2013年6月7日提交的日本專利申請公開N0.2013-121005的包括說明書、附圖和說明書摘要的全部內(nèi)容以引用的方式并入本文。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及一種半導(dǎo)體器件，例如，一種可以應(yīng)用于具有導(dǎo)體柱的半導(dǎo)體器件的技術(shù)。

【背景技術(shù)】
[0004]在將半導(dǎo)體芯片安裝在接線板上時會使用到半導(dǎo)體器件。將半導(dǎo)體芯片安裝到半導(dǎo)體器件的方法通常包括使用接線鍵合和倒裝芯片安裝的一種方法。與這些方法相反，其中通過在半導(dǎo)體芯片的電極之上形成導(dǎo)體柱并且在導(dǎo)體柱之上形成焊料層，來將半導(dǎo)體芯片面朝下地安裝在接線板之上的方法正在研究中。與導(dǎo)體柱相關(guān)的技術(shù)包括專利文件I中公開的一種技術(shù)。
[0005]專利文件2公開了，在將在電極之上形成凸塊時，凸塊偏離電極。專利文件3教導(dǎo)了，在需要通過使用印刷技術(shù)在電極之上形成凸塊時，掩膜的開口偏離電極。更具體地說，關(guān)于定位在芯片角處的電極，專利文件3教導(dǎo)了，掩膜的開口偏離芯片的中心。
[0006][現(xiàn)有技術(shù)文件]
[0007][專利文件]
[0008][專利文件I]
[0009]日本特開N0.2011-204840
[0010][專利文件2]
[0011]日本特開N0.2012-79973
[0012][專利文件3]
[0013]日本特開N0.2004-349621


【發(fā)明內(nèi)容】

[0014]在與接線板水平的平面方向上，半導(dǎo)體芯片的線性熱膨脹系數(shù)與接線板的線性熱膨脹系數(shù)不同。因此，當半導(dǎo)體器件中發(fā)生溫度改變時，在半導(dǎo)體芯片和接線板之間的界面上在剪切方向上產(chǎn)生應(yīng)力。當半導(dǎo)體芯片和接線板通過導(dǎo)體柱彼此耦合時，該應(yīng)力作用于導(dǎo)體柱。隨著與半導(dǎo)體芯片的中心的距離的增加，作用于導(dǎo)體柱的應(yīng)力會變得更大。因此，在電極和位于半導(dǎo)體芯片角處的導(dǎo)體柱之間的界面處，可能發(fā)生剝落。特別是當絕緣層SRl的溫度變得高于其軟化點時，絕緣層SRl不能吸收應(yīng)力，據(jù)此發(fā)生剝落的可能性變得高。
[0015]與絕緣層SRl的溫度變得高于其軟化點相反時，可以想象的是，這引起絕緣膜在電極的外圍之上延展，并且進一步地引起導(dǎo)體柱的外圍在絕緣膜之上延展。根據(jù)該結(jié)構(gòu)，作用在導(dǎo)體柱上的應(yīng)力通過絕緣膜得以釋放。然而，為了增加導(dǎo)體柱外圍的這種延展量，必須使得導(dǎo)體柱的直徑大，或者必須使得用于暴露形成在絕緣膜中的電極的開口小。然而，當使得導(dǎo)體柱的直徑大時，導(dǎo)體柱的節(jié)距變得小，據(jù)此相鄰導(dǎo)體柱可能會經(jīng)由焊料發(fā)生短路。當使得開口小時，導(dǎo)體柱和電極之間的耦合電阻變得大。因此，在作用在導(dǎo)體柱上的應(yīng)力被釋放時，難以保持半導(dǎo)體芯片和接線板之間的耦合可靠性。其它目的和新穎特征將由本說明書的說明和附圖而變得顯而易見。
[0016][解決方案]
[0017]將導(dǎo)體柱和絕緣膜彼此重疊的部分指定為重疊區(qū)域。第一直線從最接近半導(dǎo)體芯片第一側(cè)一端的第一導(dǎo)體柱的中心(起點)延伸到半導(dǎo)體芯片的襯底中心(終點)。根據(jù)本發(fā)明的實施例，作為位于第一直線上的重疊區(qū)域?qū)挾鹊牡谝粚挾刃∮谧鳛檠娱L線上重疊區(qū)域?qū)挾鹊牡诙挾龋娱L線在第一直線經(jīng)過第一導(dǎo)體柱中心的方向上延伸。第二直線，作為經(jīng)過第一導(dǎo)體柱中心以及與在絕緣膜中形成的開口外的第一導(dǎo)體柱重疊的第一開口中心的直線，與第一側(cè)相交呈一定角度，但是不為90°。
[0018]根據(jù)本發(fā)明的上述實施例，在釋放作用在導(dǎo)體柱上的應(yīng)力時，可以保持半導(dǎo)體芯片和接線板之間的耦合可靠性。

【專利附圖】

【附圖說明】
[0019]圖1A是根據(jù)本發(fā)明的一個實施例的半導(dǎo)體器件的平面圖，而圖1B為圖1A的A-A截面圖；
[0020]圖2是圖1B所示結(jié)構(gòu)的部分放大圖；
[0021]圖3是示出了在接線板第二表面之上形成的外部端子的布局的示意圖；
[0022]圖4是用于解釋在半導(dǎo)體芯片中的電極布置的示意圖；
[0023]圖5A是用于解釋在第一區(qū)域中第一開口和在第一開口上方的導(dǎo)體柱的相對位置的示意圖，而圖5B是圖5A中虛線范圍內(nèi)的區(qū)域的放大圖；
[0024]圖6A是用于解釋在第二區(qū)域中開口和在開口上方的導(dǎo)體柱的相對位置的示意圖，而圖6B是圖6A中虛線包圍的區(qū)域的放大圖；
[0025]圖7是用于解釋在第三區(qū)域中開口和在開口上方的導(dǎo)體柱的相對位置的示意圖；
[0026]圖8是用于解釋接線板中的開口的形狀的示意圖；
[0027]圖9是示出了在開口中的第一端子的布置示例的示意圖；
[0028]圖10是示出了導(dǎo)體柱的構(gòu)造的截面圖；
[0029]圖1lA和圖1lB是用于解釋在半導(dǎo)體器件中生成的應(yīng)力的示意圖；
[0030]圖12是用于解釋在半導(dǎo)體芯片的導(dǎo)體柱和接線板的第一端子之間的耦合結(jié)構(gòu)的截面圖；
[0031]圖13A至圖13D是示出了在半導(dǎo)體芯片中形成導(dǎo)體柱的方法的截面圖；
[0032]圖14A至圖14D是用于解釋將半導(dǎo)體芯片安裝于接線板的方法一個示例的截面圖；
[0033]圖15是示出了接線板的構(gòu)造的平面圖；
[0034]圖16是示出了根據(jù)修改例I的半導(dǎo)體器件的半導(dǎo)體芯片的構(gòu)造的截面圖；
[0035]圖17是示出了根據(jù)修改例2的半導(dǎo)體器件的半導(dǎo)體芯片的構(gòu)造的截面圖；
[0036]圖18是示出了根據(jù)修改例3的半導(dǎo)體器件的半導(dǎo)體芯片的構(gòu)造的截面圖；
[0037]圖19A至圖19E是示出了在半導(dǎo)體芯片的第一區(qū)域中開口和導(dǎo)體柱的相對位置的修改例的截面圖；
[0038]圖20是示出了具有半導(dǎo)體器件的電子裝置的第一示例的截面圖；
[0039]圖21是示出了具有半導(dǎo)體器件的電子裝置的第二示例的截面圖；
[0040]圖22是示出了具有半導(dǎo)體器件的電子裝置的第三示例的截面圖；
[0041]圖23是示出了具有半導(dǎo)體器件的電子裝置的第四示例的截面圖；
[0042]圖24是示出了具有半導(dǎo)體器件的電子裝置的第五示例的截面圖；
[0043]圖25是示出了具有半導(dǎo)體器件的電子裝置的第六示例的截面圖；
[0044]圖26是示出了具有半導(dǎo)體器件的電子裝置的第七示例的截面圖；
[0045]圖27是示出了具有半導(dǎo)體器件的電子裝置的第八示例的截面圖；
[0046]圖28是示出了根據(jù)第九示例的電子裝置的半導(dǎo)體器件的截面圖。

【具體實施方式】
[0047]下面將參照附圖對本發(fā)明的優(yōu)選的實施例進行描述。在所有附圖中，為相似的構(gòu)成元件給定了相似的附圖標記并且省略了對其的說明。
[0048](實施例)
[0049]圖1A是根據(jù)該實施例的半導(dǎo)體器件SD的平面圖。圖1B是圖1A的A_A’截面圖。在圖1A中，出于圖示的目的省略了密封樹脂MDR。
[0050]半導(dǎo)體器件SD包括接線板IP和半導(dǎo)體芯片SC。半導(dǎo)體芯片SC具有多個電極，這些電極以這樣的方式安裝在接線板IP的第一表面之上，使得它們面朝接線板IP的第一表面。半導(dǎo)體芯片SC的電極EL(其將在下文中描述)和接線板IP的端子通過使用導(dǎo)體柱MEP彼此耦合。半導(dǎo)體芯片SC和接線板IP之間的空間用密封材料RL密封。密封材料RL為例如NCF(非導(dǎo)電膜)，并且可以為NCP(非導(dǎo)電膠)或如將在下文中描述的底部填充樹脂。
[0051]接線板IP的第一表面和半導(dǎo)體芯片SC用密封樹脂MDR密封。在圖1B所示的示例中，密封樹脂MDR的外圍位于在平面圖中接線板IP的內(nèi)側(cè)上。密封樹脂MDR的外圍和接線板的外圍可以形成相同的平面。
[0052]多個外部端子SB，例如焊球，形成在與接線板IP的第一表面相對的第二表面之上。外部端子SB用于將半導(dǎo)體器件SD安裝在電路板(例如，母版)上。
[0053]接線板IP和半導(dǎo)體芯片SC均為矩形或方形。半導(dǎo)體芯片SC比接線板IP小。接線板IP—側(cè)的長度在例如8mm或更大至15mm或更小范圍內(nèi)。半導(dǎo)體芯片SC的一側(cè)的長度在例如3mm或更大至1mm或更小范圍內(nèi)。接線板IP的厚度在例如0.2mm或更大至0.6mm或更小范圍內(nèi)。半導(dǎo)體芯片SC的厚度在例如0.05mm或更大至0.4mm或更小范圍內(nèi)。
[0054]圖2是圖1B所示結(jié)構(gòu)的部分放大圖；在該圖所示的示例中，接線板IP為組合(built-up)基板并且具有四個接線層。位于與第二表面(在圖中為下側(cè))最接近處的接線層具有多個第二端子LND(例如，焊盤)。外部端子SB與相應(yīng)的第二端子LND連接。
[0055]位于與接線板IP的第一表面(在圖中為上側(cè))最接近處的接線層位于絕緣層IL之上并且具有多個第一端子FNG。第一端子FNG耦合至相應(yīng)的導(dǎo)體柱MEP。絕緣層SR2，例如阻焊層，形成在接線板IP的第一表面之上。開口 SRO形成在絕緣層SR2中。第一端子FNG位于相應(yīng)的開口 SRO中。
[0056]圖3是示出了在接線板IP的第二表面之上的外部端子SB的布局的示意圖。在該平面圖中，外部端子SB設(shè)置在接線板IP的中央側(cè)上的區(qū)域以及接線板IP的外圍側(cè)上的區(qū)域中。在中央側(cè)上的區(qū)域的最外位置的外部端子SB和在外圍側(cè)上的區(qū)域的最內(nèi)位置的外部端子SB之間的距離大于在中央側(cè)上的區(qū)域中的外部端子SB的總距離以及在外圍側(cè)上的區(qū)域中的外部端子SB的總距離。外部端子SB的布置不限于該圖中示出的布置。例如，夕卜部端子SB可以僅設(shè)置在接線板IP的外圍側(cè)上的區(qū)域中或者接線板IP的整個表面之上。
[0057]圖4是用于解釋半導(dǎo)體芯片SC中的電極EL的布置的示意圖；電極EL沿半導(dǎo)體芯片SC的四側(cè)(第一側(cè)SID1、第二側(cè)SID2、第三側(cè)SID3以及第四側(cè)SID4)分多行(圖中為兩行)布置。絕緣層SRl (其將在下文中描述)形成在具有半導(dǎo)體芯片SC的電極EL的表面之上。開口 OP形成在絕緣層SRl中。開口 OP形成在相應(yīng)的電極EL上方。導(dǎo)體柱MEP形成在相應(yīng)的開口 OP上方。開口 OP可以不以相等間距布置。例如，多數(shù)開口 OP以相等間距布置但是某些開口 OP的間距可以比其余間距更寬。開口 OP的行可以形成正方形的網(wǎng)格或Z字形。
[0058]在該圖所示的示例中，多個電極EL和多個開口 OP形成在半導(dǎo)體芯片SC的中央部分中。導(dǎo)體柱MEP也形成在開口 OP上方。在半導(dǎo)體芯片SC中央部分中的導(dǎo)體柱MEP的布局密度小于在半導(dǎo)體芯片SC外圍部分中的導(dǎo)體柱MEP的布局密度。
[0059]在該平面圖中，各個導(dǎo)體柱MEP的尺寸均大于各個開口 0P。因此，導(dǎo)體柱MEP的外圍在絕緣層SRl之上延展。在該圖所示的示例中，導(dǎo)體柱MEP的整個外圍均在絕緣層SRl之上延展。
[0060]在該平面圖中，導(dǎo)體柱MEP的中心和開口 OP的中心的相對位置根據(jù)開口 OP在半導(dǎo)體芯片SC中的位置而有所不同。例如，對于位于最外圍處的開口 OP和導(dǎo)體柱MEP，導(dǎo)體柱MEP的中心在朝著半導(dǎo)體芯片SC的外側(cè)的方向上偏離與導(dǎo)體柱MEP重疊的開口 OP的中心。例如,在以半導(dǎo)體芯片SC的中心CENl為基準時，該偏離方向可以認為是徑向的，。
[0061]下文將以第一區(qū)域AR1、第二區(qū)域AR2和第三區(qū)域AR3為例做出解釋。第一區(qū)域ARl包含與半導(dǎo)體芯片SC的第一側(cè)SIDl的一端最接近的開口 OP (第一開口 0P1)。第二區(qū)域AR2包含與第一側(cè)SIDl的中心最接近的開口 0P。第三區(qū)域AR3包含在半導(dǎo)體芯片SC的中央部分中的開口 0P。
[0062]在下文的描述中，半導(dǎo)體芯片SC的中心CENl限定為例如半導(dǎo)體芯片SC的對角線的交叉點。參照圖5、圖6和圖7進行描述的內(nèi)容還可以適用于除了第一側(cè)SIDl的三側(cè)(第二側(cè)SID2、第三側(cè)SID3和第四側(cè)SID4)。
[0063]圖5A是用于解釋在第一區(qū)域ARl中第一開口 OPl和位于開口 OPl上方的導(dǎo)體柱EMP(第一導(dǎo)體柱MEP1)的相對位置的示意圖。圖5B是圖5A中虛線范圍內(nèi)的區(qū)域的放大圖。
[0064]如參照圖4，開口 OP和導(dǎo)體柱MEP沿第一側(cè)SIDl分多行布置。除了在最外圍的開口 OP處以外，其它開口 OP的中心幾乎與位于開口 OP上方的導(dǎo)體柱MEP的中心對準。與此相反,位于最外圍處的開口 OP的中心偏離位于開口 OP上方的導(dǎo)體柱MEP的中心。
[0065]更具體地說，如圖5A所示，位于在最外圍的開口 OP上方的導(dǎo)體柱MEP的中心在遠離半導(dǎo)體芯片SC的中心CENl的方向上偏離開口 OP的中心。特別地,第一開口 OPl的位置和第一導(dǎo)體柱MEPl的位置將被相互比較。將從第一開口 OPl的中心CEN3(作為起點)延伸至半導(dǎo)體芯片SC的中心CENl (半導(dǎo)體芯片SC的襯底的中心)(作為終點)的直線設(shè)計為第一直線STL1。將導(dǎo)體柱MEP和絕緣層SRl彼此重疊的區(qū)域指定為重疊區(qū)域。位于第一直線STLl上的重疊區(qū)域的寬度(第一寬度)小于在延長線EXL上的重疊區(qū)域的寬度(第二寬度)，該延長線朝第一直線STLl的半導(dǎo)體芯片SC的外部側(cè)延伸(即，第一直線STLl的在經(jīng)過第一導(dǎo)體柱MEPl的中心的方向上延伸的延長線)。換言之，比第一開口 OPl與半導(dǎo)體芯片SC的中央側(cè)更接近的重疊區(qū)域?qū)挾刃∮诒鹊谝婚_口 OPl與第一側(cè)SIDl更接近的重疊區(qū)域?qū)挾取?br> [0066]如圖5B所示,第一導(dǎo)體柱MEPl的中心CEN2比第一開口 OPl的中心CEN3更遠離半導(dǎo)體芯片SC的中心CEN1。進一步地，由經(jīng)過中心CEN2和中心CEN3的直線(第二直線STL2)與第一側(cè)STDl形成的角度Q1不為90° (根據(jù)該圖的限定，小于90° )。
[0067]圖6A是用于解釋在第二區(qū)域AR2中開口 OP和在開口上方的導(dǎo)體柱MEP的相對位置的示意圖。圖6B為圖6A中由虛線包圍的區(qū)域的放大圖。同樣在第二區(qū)域AR2中，除最外圍的開口之外的其它開口 OP的中心幾乎與位于這些開口上方的導(dǎo)體柱MEP的中心對準。與此相反，位于最外圍的開口 OP的中心在朝著第一側(cè)SIDl的方向上偏離位于這些開口上方的導(dǎo)體柱MEP的中心。因此，在第二區(qū)域AR2中，比開口 OP與半導(dǎo)體芯片SC的中央側(cè)更接近的重疊區(qū)域?qū)挾刃∮诒乳_口 OP與接近第一側(cè)SIDl更接近的重疊區(qū)域?qū)挾取?br> [0068]如圖6B所示，接近與第一側(cè)SIDl的中心最接近的導(dǎo)體柱MEP (第二導(dǎo)體柱MEP2)的中心CEN5比開口 OP (第二開口 0P2)的中心CEN4更遠離半導(dǎo)體芯片SC的中心CENl。由經(jīng)過第二導(dǎo)體柱MEP2的中心CEN5和第二開口 0P2的中心CEN4的直線(第三直線STL3)與第一側(cè)SIDl形成的角度02為90°或比Q1更接近90°。
[0069]由圖5和圖6應(yīng)理解，在第一側(cè)SIDl的一端側(cè)的1/3中的導(dǎo)體柱MEP的布置節(jié)距(例如，在一個區(qū)域(包括第一區(qū)域ARl)中的導(dǎo)體柱MEP的布置節(jié)距)的平均值比在第一側(cè)SIDl的下一個1/3中的導(dǎo)體柱MEP的布置節(jié)距(例如，在一個區(qū)域(包括第二區(qū)域AR2)中的導(dǎo)體柱MEP的布置節(jié)距)的平均值更大。換言之，隨著與半導(dǎo)體芯片SC的中心CENl的距離變得更大，導(dǎo)體柱MEP的中心相對于開口更多地朝半導(dǎo)體芯片SC的外側(cè)移動。在這種情況下，下文待述的應(yīng)力松弛效應(yīng)變大。
[0070]還應(yīng)理解的是，導(dǎo)體柱MEP的布置節(jié)距的平均值比開口 OP的布置節(jié)距的平均值更大。因此，如下文所描述的，可以使接線板IP的第一端子FNG的布置節(jié)距比開口 OP的布置節(jié)距更大。
[0071]如圖5和圖6所示，從外側(cè)來看，第二行中的導(dǎo)體柱MEP的中心幾乎與和導(dǎo)體柱MEP重疊的開口 OP的中心對準。
[0072]圖7是用于解釋在第三區(qū)域AR3中開口 OP和在的開口 OP上方的導(dǎo)體柱MEP的相對位置的示意圖。如該圖所示,在第三區(qū)域AR3中，導(dǎo)體柱MEP的中心幾乎與開口 OP的中心對準。即使是在第三區(qū)域AR3中，導(dǎo)體柱MEP的中心也可以在遠離半導(dǎo)體芯片SC的中心的方向上(例如徑向方向)偏離開口 OP的中心。
[0073]圖8是用于解釋接線板IP的開口 SRO的形狀的示意圖。該圖示出了接線板IP的待安裝半導(dǎo)體芯片SC的表面。開口 SRO形成在與半導(dǎo)體芯片SC的導(dǎo)體柱MEP相對的區(qū)域中。
[0074]更具體地說，導(dǎo)體柱MEP首先沿半導(dǎo)體芯片SC的外圍布置。因此，開口 SRO具有沿半導(dǎo)體芯片SC的外圍的形狀。導(dǎo)體柱MEP也布置在半導(dǎo)體芯片SC的中央部分中。因此，開口 SRO也形成在半導(dǎo)體芯片SC的中央部分中。多個第一端子FNG (未在圖中示出)形成在開口 SRO中。第一端子FNG位于與相應(yīng)的導(dǎo)體柱MEP的位置上。
[0075]如上所描述的，位于半導(dǎo)體芯片SC的外圍處的導(dǎo)體柱MEP的中心偏離與導(dǎo)體柱MEP相對應(yīng)的開口 OP的中心。因此，第一端子FNG的布置節(jié)距比開口 OP的布置節(jié)距更大。
[0076]圖9是示出了開口 SRO中的第一端子FNG的布置的一個示例的示意圖；如上所描述的，第一端子FNG的布置節(jié)距比半導(dǎo)體芯片SC的開口 OP的布置節(jié)距更大。因此，接線INCl可以這樣布置，使得它們在某些第一端子FNG之間經(jīng)過。接線INCl形成在與第一端子FNG相同的層中。每個接線INCl的在開口 SRO中存在的部分可為直的或部分彎曲的。
[0077]圖10是示出了導(dǎo)體柱MEP的構(gòu)造的截面圖。在該圖所示的示例中，半導(dǎo)體芯片SC具有在襯底SUB之上的復(fù)合接線層MIL。最頂部的接線層具有電極EL。復(fù)合接線層MIL的外部的最頂層為保護絕緣膜PSL(例如包括氧化硅層和氮化硅層的疊層膜)。由于每個電極EL的一部分位于保護絕緣膜PSL中形成的開口中，所以該部分從保護絕緣膜PSL中露出來。阻擋金屬層BRM2形成在電極EL下方。
[0078]絕緣層SRl形成在保護絕緣膜PSL上方。絕緣層SRl為例如阻焊層。位于電極EL上方的開口 OP形成在絕緣層SRl中。阻擋金屬層BRMl形成在位于開口 OP中的電極EL和位于電極EL周圍的絕緣層SRl之上。阻擋金屬層BRMl包括TiN層、Ti層和TiW層中的至少一個。
[0079]導(dǎo)體柱MEP形成在阻擋金屬層BRMl之上。導(dǎo)體柱MEP由例如柱狀Cu制成。導(dǎo)體柱MEP的高度在例如15 μ m或更大至50 μ m或更小范圍內(nèi)。Ni層NIL和焊料層SLD以此順序形成在導(dǎo)體柱MEP之上。Ni層NIL的厚度小于導(dǎo)體柱MEP的高度。合金層可以形成在Ni層NIL和導(dǎo)體柱MEP之間的界面以及Ni層NIL和焊料層SLD之間的界面中的至少一個界面上。在該圖中，合金層ALL形成在Ni層NIL和焊料層SLD之間的界面上。
[0080]保護絕緣膜PSL (第二絕緣膜)具有沿電極EL的外圍的凸出部。導(dǎo)體柱MEP的一部分(在該圖左側(cè)的部分)位于保護絕緣膜PSL的凸出部的外側(cè)上。在該圖所示的示例中，導(dǎo)體柱MEP的另一部分(在該圖右側(cè)的部分)位于電極EL的內(nèi)側(cè)上。在該平面圖中，在該圖右側(cè)的部分也可以位于電極EL的外側(cè)上。
[0081]圖1lA和圖1lB是用于解釋半導(dǎo)體器件SD中生成的應(yīng)力的示意圖。接線板IP利用樹脂形成。因此，接線板IP的線性膨脹系數(shù)大于半導(dǎo)體芯片SC的線性膨脹系數(shù)。因此如圖1lA所示，當半導(dǎo)體器件SD的溫度上升時，張應(yīng)力在半導(dǎo)體芯片SC與接線板IP之間的界面上作用在半導(dǎo)體芯片SC的頂表面上。另一方面如圖1lB所示，當半導(dǎo)體器件SD的溫度下降時，壓應(yīng)力在半導(dǎo)體芯片SC與接線板IP之間的界面上作用在半導(dǎo)體芯片SC的頂表面上。當壓應(yīng)力作用在半導(dǎo)體芯片SC的后表面時的各種需要采取的措施正在研究中。為處理這種情況，本發(fā)明的
【發(fā)明者】發(fā)現(xiàn)，即使是在半導(dǎo)體器件的溫度上升時(即，即使是在張應(yīng)力作用在半導(dǎo)體芯片SC的后表面上時)，也必須采取措施。將參照圖12對此進行解釋。
[0082]圖12是用于解釋在半導(dǎo)體芯片SC的導(dǎo)體柱MEP和接線板IP的第一端子FNG之間的耦合結(jié)構(gòu)的截面圖。在該圖中，左側(cè)為半導(dǎo)體芯片SC的外側(cè)(例如，第一側(cè)SID1)。
[0083]如該圖所示，導(dǎo)體柱MEP和第一端子FNG經(jīng)由焊料層SLD彼此耦合。當施加半導(dǎo)體器件SD的溫度時,力被施加于導(dǎo)體柱MEP的與焊料層SLD稱合的稱合表面(頂表面)，該力在使導(dǎo)體柱MEP移向半導(dǎo)體芯片SC的外圍(在該圖中為從右側(cè)到左側(cè))的方向上。在這種情況下，以導(dǎo)體柱MEP下表面的與半導(dǎo)體芯片SC的外圍接近的端部作為支點，在將導(dǎo)體柱MEP從半導(dǎo)體芯片SC的電極EL剝落的方向上施加一個力。
[0084]為處理這種情況，在本實施例中使導(dǎo)體柱MEP的中心比開口 OP的中心更接近半導(dǎo)體芯片SC的外圍。因此，可以使從支點到作用點的距離大于從施力點到支點的距離。因此，可以以防止導(dǎo)體柱MEP與半導(dǎo)體芯片SC分離。
[0085]當復(fù)合接線層MIL中的至少一個為具有比氧化硅膜的介電常數(shù)更低的介電常數(shù)的低介電常數(shù)膜(例如多孔膜)時，脫落等不便可能發(fā)生在位于低介電常數(shù)膜的導(dǎo)體柱MEP下方的部分。在該實施例中，也可以抑制這種不便的發(fā)生。
[0086]隨后將參照圖13A至圖13D對生產(chǎn)半導(dǎo)體芯片SC的方法進行說明。圖13A至圖13D是示出了形成半導(dǎo)體芯片SC的導(dǎo)體柱MEP的方法的截面圖。在圖13A至圖13D中，為了便于解釋，導(dǎo)體柱MEP的中心與第一開口 OPl的中心對準。
[0087]首先在襯底SUB (例如，硅片)之上形成元件分離膜。從而，元件形成區(qū)域被分離。元件分離膜通過使用例如STI方法形成或者可以通過使用LOCOS方法形成。然后，位于元件形成區(qū)域中、在襯底SUB之上形成柵極絕緣膜和柵極電極。柵極絕緣膜可以為氧化硅膜或者具有比氧化硅膜的介電常數(shù)更高的介電常數(shù)的高介電常數(shù)膜(例如硅酸給膜)。當柵極絕緣膜為氧化硅膜時，柵極電極由多晶硅膜制成。當柵極絕緣膜為高介電常數(shù)膜時，柵極電極由包括金屬膜(例如TiN)和多晶硅膜的疊層膜制成。當柵極電極由多晶硅制成時，可以在形成柵極電極的步驟中在元件分離膜之上形成多晶硅電阻器。
[0088]然后，位于元件分離區(qū)域中、在襯底SUB中形成源極和漏極延伸區(qū)。其后，在柵極電極的側(cè)壁之上形成側(cè)壁。位于元件形成區(qū)域中、在的襯底SUB之上形成將會成為源極和漏極的雜質(zhì)區(qū)。從而，在襯底SUB之上形成MOS晶體管。
[0089]然后，在元件分離膜和MOS晶體管之上形成復(fù)合接線層MIL。在最頂部接線層中形成電極EL。此時，在電極EL下方形成阻擋金屬層BRM2(未在圖13中示出)。然后，在復(fù)合接線層MIL之上形成保護絕緣膜PSL和開口。
[0090]然后，如圖13A所示，在保護絕緣膜PSL和電極EL上方形成絕緣層SRl和絕緣層SRl的開口 0P。例如通過涂層，來形成絕緣層SR1。當絕緣層SRl為感光膜(諸如阻焊膜)時，通過曝光和顯影來形成絕緣層SRl的開口 0P。然后，在絕緣層SRl和電極EL之上形成阻擋金屬層BRMl。
[0091]然后，如圖13B所示,在阻擋金屬層ERMl之上形成保護圖案(resist pattern)RS1。保護圖案RSl在待形成導(dǎo)體柱MEP的區(qū)域中具有開口。
[0092]然后，如圖13C所示，通過將從保護圖案RSl露出的阻擋金屬層BRMl用作種子層來執(zhí)行電鍍。從而，以此順序形成導(dǎo)體柱MEP、Ni層NIL和焊料層SLD。
[0093]其后，如圖13D所示，移除保護圖案RS1。例如通過濕法蝕刻，來移除阻擋金屬層BRMl的未被導(dǎo)體柱MEP覆蓋的部分。
[0094]其后，使焊料層SLD熔化并凝固。由此形成導(dǎo)體柱MEP。在形成導(dǎo)體柱MEP之后，通過切割獲得為分離的片的半導(dǎo)體芯片SC。
[0095]圖14A至圖14D是用于解釋將半導(dǎo)體芯片SC安裝至接線板IP的方法的一個示例的截面圖。這些圖所示的方法將NCF用作密封材料RL。首先準備好接線板IP。如圖15所示，多個接線板IP彼此耦合。
[0096]在接線板IP的第一端子FNG的頂表面、側(cè)表面和端表面之上形成Ni層和Au層?？梢栽贜i層和Au層之間形成Pd層?？梢栽谶@些表面之上焊料層形成(諸如Sn層或SnAg層)，或者，這些表面可以經(jīng)受OSP處理(預(yù)焊劑處理)。
[0097]然后，如圖14A所示，作為密封材料RL的NCF布置在多個接線板IP之上。
[0098]然后，如圖14B所示，半導(dǎo)體芯片SC以這樣的方式布置在密封材料RL之上，使得導(dǎo)體柱MEP面朝接線板IP的。其后，將半導(dǎo)體芯片SC壓入密封材料RL中。從而，使接線板IP的第一端子FNG (未圖示)和在半導(dǎo)體芯片SC的導(dǎo)體柱MEP之上的焊料層SLD (未圖示)彼此接觸。在這種狀態(tài)下，加熱并且然后冷卻半導(dǎo)體芯片SC和接線板IP。從而使焊料層SLD鍵合至第一端子FNG。
[0099]然后，如圖14C所示，使用密封材料MDR分別密封多個接線板IP和多個半導(dǎo)體芯片SC。外部端子SB與接線板IP的第二表面連接。
[0100]然后，如圖14D所示，切割接線板IP，獲得獨立的半導(dǎo)體器件SD。
[0101]在圖14A所示的步驟中，可以在接線板上覆蓋NCP(非導(dǎo)電膠)代替NCF，或者可以在將半導(dǎo)體芯片SC安裝至接線板IP之后，利用毛細現(xiàn)象來將底部填充樹脂充滿在半導(dǎo)體芯片SC和接線板IP之間?？梢詫CF附于半導(dǎo)體芯片SC而非附于接線板IP。
[0102]根據(jù)該實施例，當將導(dǎo)體柱MEP和絕緣層SRl彼此重疊的區(qū)域指定為重疊區(qū)域時，比開口第一 OPl與半導(dǎo)體芯片SC的中央側(cè)更接近的重疊區(qū)域?qū)挾刃∮诒鹊谝婚_口 OPl與第一側(cè)SIDl更接近的重疊區(qū)域?qū)挾?。因此，當半?dǎo)體器件SD的溫度上升時，能夠防止導(dǎo)體柱MEP與半導(dǎo)體芯片SC分開。
[0103](修改例I)
[0104]圖16是示出了根據(jù)修改例I的半導(dǎo)體器件SD的半導(dǎo)體芯片SC的構(gòu)造的截面圖。該圖所示的半導(dǎo)體芯片SC具有與根據(jù)上述實施例的半導(dǎo)體芯片SC的構(gòu)造相同的構(gòu)造，除了該半導(dǎo)體芯片SC在導(dǎo)體柱MEP和焊料層SLD之間不具有Ni層NIL和合金層ALL。
[0105]通過本修改例可以獲得與根據(jù)上述實施例的半導(dǎo)體器件SD相同的效果。
[0106]修改例2
[0107]圖17是示出了根據(jù)修改例2的半導(dǎo)體器件的半導(dǎo)體芯片SC的構(gòu)造的截面圖。該圖所示的半導(dǎo)體芯片SC具有與根據(jù)修改例I的半導(dǎo)體芯片SC的構(gòu)造相同的構(gòu)造，除了該半導(dǎo)體芯片SC不具有絕緣層SRl。在該修改例中，在將確定導(dǎo)體柱MEP的位置時，形成在保護絕緣膜PSL中的開口與修改例I中的開口 OP相對應(yīng)。
[0108]通過本修改例也可以獲得與根據(jù)上述實施例的半導(dǎo)體器件SD相同的效果。
[0109](修改例3)
[0110]圖18是示出了根據(jù)修改例3的半導(dǎo)體器件的半導(dǎo)體芯片SC的構(gòu)造的截面圖。該圖所示的半導(dǎo)體芯片SC具有與根據(jù)上述實施例以及修改例I和修改例2中的任一實施例的半導(dǎo)體器件的構(gòu)造相同的構(gòu)造，除了在平面視圖中至少部分導(dǎo)體柱MEP與半導(dǎo)體芯片SC的保護環(huán)⑶L重疊。
[0111]通過本修改例也可以獲得與根據(jù)上述實施例的半導(dǎo)體器件SD相同的效果。
[0112](修改例4)
[0113]根據(jù)本修改例的半導(dǎo)體器件SD與上述實施例和修改例1-3中的任一實施例相同，除了開口 OP和在半導(dǎo)體芯片SC的第一區(qū)域ARl中的導(dǎo)體柱MEP的相對位置。
[0114]在圖19A所示的示例中，第一導(dǎo)體柱MEPl在與第二側(cè)SID2平行的方向上偏離第一開口 0P1。這也同樣適用于導(dǎo)體柱MEP，除了第一導(dǎo)體柱MEP1。更具體地說，在沿第一側(cè)SIDl布置的導(dǎo)體柱MEP中，位于最外圍的導(dǎo)體柱MEP在與第二側(cè)SID2平行的方向上偏離開口 0P。偏離寬度可以隨著導(dǎo)體柱MEP與第一側(cè)SIDl的端部更接近而更大。
[0115]在圖19B所示的示例中，第一導(dǎo)體柱MEPl在與第一側(cè)SIDl平行的方向上偏離第一開口 0P1。這也同樣適用于導(dǎo)體柱MEP，除了第一導(dǎo)體柱MEP1。更具體地說，在沿第一側(cè)SIDl布置的導(dǎo)體柱MEP中，位于最外圍的導(dǎo)體柱MEP在與第一側(cè)SIDl平行的方向上偏離開口 0P。偏離寬度可以隨著導(dǎo)體柱MEP與第一側(cè)SIDl的端部更接近而更大。
[0116]在圖19C所示的示例中，不僅位于最外圍的導(dǎo)體柱MEP,還有位于該行中更內(nèi)側(cè)的導(dǎo)體柱MEP都在如上述實施例所的相同方向上偏移。
[0117]在圖19D所示的示例中，不僅位于最外圍的導(dǎo)體柱MEP,還有位于該行中更內(nèi)側(cè)的導(dǎo)體柱MEP都在如圖19A所示的相同方向上偏移。
[0118]在圖19E所示的示例中，不僅位于最外圍的導(dǎo)體柱MEP,還有位于該行中更內(nèi)側(cè)的導(dǎo)體柱MEP都在如圖19B所示的相同方向上偏移。
[0119]在圖19C至19E中，第二行中的各個導(dǎo)體柱MEP從外側(cè)偏移的量小于位于最外圍的各個導(dǎo)體柱MEP的偏離量。這些偏離量可以是相同的。
[0120]通過本修改例也可以獲得與根據(jù)上述實施例相同的效果。
[0121](修改例5)
[0122]圖20是示出了具有半導(dǎo)體器件SD的電子裝置的第一示例的截面圖。該電子裝置具有通常稱謂的POP (疊層封裝)結(jié)構(gòu)，在該結(jié)構(gòu)中，半導(dǎo)體器件SD2安裝在半導(dǎo)體器件SD之上。
[0123]更具體地說，密封樹脂MDR不覆蓋接線板IP的外圍部分的至少一部分。將用于耦合半導(dǎo)體器件SD2的外部端子SB2的端子設(shè)置在接線板IP的第一表面的未用密封樹脂MDR覆蓋的部分中。
[0124]半導(dǎo)體器件SD2具有這樣的構(gòu)造，使得半導(dǎo)體芯片SC2安裝在接線板IP2之上并且通過鍵合接線WIR耦合至接線板IP2。用密封樹脂MDR2密封半導(dǎo)體芯片SC2和鍵合接線WIR。
[0125]在該圖所示的示例中，當將半導(dǎo)體器件SD2安裝在半導(dǎo)體器件SD之上時，對半導(dǎo)體器件SD供熱以熔化外部端子SB2。將應(yīng)力通過該熱量作用于導(dǎo)體柱MEP。在該修改例中，能夠通過上述實施例中解釋的功能來防止導(dǎo)體柱MEP與半導(dǎo)體芯片SC分開。
[0126]圖21是示出了具有半導(dǎo)體器件SD的電子裝置的第二示例的截面圖。該圖所示的示例具有與圖20所示示例的結(jié)構(gòu)相同的結(jié)構(gòu)，除了半導(dǎo)體器件SD不具有密封樹脂MDR。
[0127]圖22是示出了具有半導(dǎo)體器件SD的電子裝置的第三示例的截面圖。在該圖中，半導(dǎo)體器件SD具有通常稱謂的COC (疊層芯片)結(jié)構(gòu)，在該結(jié)構(gòu)中，半導(dǎo)體器件SD具有在半導(dǎo)體芯片SC之上的半導(dǎo)體芯片SC2。半導(dǎo)體芯片SC2和接線板IP通過鍵合接線WIR彼此耦合。用密封樹脂MDR密封半導(dǎo)體芯片SC、半導(dǎo)體芯片SC2和鍵合接線WIR。
[0128]圖23是示出了具有半導(dǎo)體器件SD的電子裝置的第四示例的截面圖。在該修改例中，金屬體HS經(jīng)由樹脂層BNLl安裝在半導(dǎo)體芯片SC之上。金屬體HS的外圍朝接線板IP彎曲并且經(jīng)由樹脂層BNL2耦合至接線板IP。即，在該示例中將半導(dǎo)體芯片SC生成的熱量經(jīng)由金屬體HS釋放至其它部分。
[0129]圖24是示出了具有半導(dǎo)體器件SD的電子裝置的第五示例的截面圖。根據(jù)該修改例的電子裝置具有與圖23所示電子裝置的構(gòu)造相同的構(gòu)造，除了以下幾點。第一，金屬體HS為平板。金屬體HS的外圍與接線板IP經(jīng)由樹脂層BNL2、環(huán)形金屬板STF (例如加強件)和樹脂層BNL3耦合至接線板IP。
[0130]圖25是示出了具有半導(dǎo)體器件SD的電子裝置的第六示例的截面圖。根據(jù)該實施例的電子裝置具有與圖24所示示例的構(gòu)造相同的構(gòu)造，除了該電子裝置不具有金屬體HS和樹脂層BNL2，以及除了該樹脂層BNL在平面視圖中還可以形成在金屬體HS和半導(dǎo)體芯片SC之間。
[0131]圖26是示出了具有半導(dǎo)體器件SD的電子裝置的第七示例的截面圖。根據(jù)該修改例的電子裝置具有與圖23所示電子裝置的構(gòu)造相同的構(gòu)造，除了以下幾點。第一，金屬體HS為平板并且安裝在半導(dǎo)體芯片SC的后表面之上。金屬體HS的外圍不耦合至接線板IP。
[0132]圖27是示出了具有半導(dǎo)體器件SD的電子裝置的第八示例的截面圖。根據(jù)該修改例的電子裝置具有與圖23所示電子裝置的構(gòu)造相同的構(gòu)造，除了該電子裝置不具有金屬體HS和樹脂層BNLl和BNL2。
[0133]圖28是示出了具有半導(dǎo)體器件SD的電子裝置的第九示例的截面圖。根據(jù)該修改例的電子裝置的半導(dǎo)體器件SD具有與根據(jù)上述實施例的半導(dǎo)體器件SD的構(gòu)造相同的構(gòu)造，除了在半導(dǎo)體芯片SC之上安裝至少一個半導(dǎo)體芯片SC2。
[0134]更具體地說，用密封材料RL2密封半導(dǎo)體芯片SC2的側(cè)表面。在半導(dǎo)體芯片SC中形成穿通電極TSVl，在半導(dǎo)體芯片SC2中形成穿通電極TSV2。半導(dǎo)體芯片SC2經(jīng)由穿通電極TSV2耦合至半導(dǎo)體芯片SC。在該圖所示的示例中，在平面圖中，穿通電極TSV2與相應(yīng)的穿通電極TSVl對準。例如，半導(dǎo)體芯片SC2為存儲芯片，而半導(dǎo)體芯片SC為邏輯芯片。
[0135]第一至第三示例為便攜式電子裝置，諸如便攜式通信終端和便攜式游戲設(shè)備。第四至第九示例為圖像再現(xiàn)設(shè)備，諸如導(dǎo)航設(shè)備和TV。
[0136]通過這些修改例可以獲得與根據(jù)上述實施例相同的效果。
[0137]雖然已參照本發(fā)明的優(yōu)選實施例對本發(fā)明的
【發(fā)明者】做出的發(fā)明進行了具體描述，但是應(yīng)理解，本發(fā)明并不限于此，并且在不脫離本發(fā)明的精神和范圍的條件下，可以對本發(fā)明進行改變和變化。
【權(quán)利要求】
1.一種半導(dǎo)體器件，其包括: 具有多個電極的接線板，以及 半導(dǎo)體芯片，其安裝在所述接線板之上并且經(jīng)由焊料耦合至所述電極， 其中，所述半導(dǎo)體芯片包括:矩形襯底、在所述襯底之上形成的絕緣膜、在所述絕緣膜中形成的并且沿所述襯底的第一側(cè)布置的多個開口、位于相應(yīng)的所述開口中的多個電極焊盤、以及在所述相應(yīng)的所述電極焊盤之上形成的并且耦合至所述焊料的導(dǎo)體柱，并且每個所述導(dǎo)體柱的至少一部分外圍位于所述絕緣膜之上； 其中，當將每個所述導(dǎo)體柱與所述絕緣膜重疊的區(qū)域指定為重疊區(qū)域時，第一寬度小于第二寬度，所述第一寬度為所述重疊區(qū)域的位于第一直線上的寬度，所述第一直線從作為起點的與所述第一側(cè)的一端最接近的第一導(dǎo)體柱的中心延伸到作為終點的所述襯底的中心，所述第二寬度為所述重疊區(qū)域的在延長線上的寬度，所述延長線在經(jīng)過所述第一直線的所述第一導(dǎo)體柱的所述中心的方向上延伸，以及 其中，第二直線與所述第一側(cè)以不為90°的角度彼此相交，所述第二直線經(jīng)過所述第一導(dǎo)體柱的所述中心以及與所述第一導(dǎo)體柱重疊的第一開口的中心。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中，所述第一導(dǎo)體柱的所述中心比所述第一開口的所述中心更遠離所述襯底的所述中心。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中，與所述第一側(cè)的中心最接近的第二導(dǎo)體柱的中心比與所述第二導(dǎo)體柱重疊的第二開口的中心更遠離所述襯底的所述中心，以及 由第三直線和所述第一側(cè)形成的角度為90°C，或者比由所述第二直線和所述第一側(cè)形成的角度更接近90°C，所述第三直線經(jīng)過所述第二導(dǎo)體柱的所述中心和所述第二開口的所述中心。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中，所述導(dǎo)體柱的布置節(jié)距的平均值比所述開口的布置節(jié)距的平均值更大。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中，在所述第一側(cè)的一端側(cè)上的1/3中的所述導(dǎo)體柱的布置節(jié)距的平均值比在所述第一側(cè)的下一個1/3中的所述導(dǎo)體柱的布置節(jié)距的平均值更大。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中，所述電極焊盤、所述開口和所述導(dǎo)體柱沿所述第一側(cè)以至少兩行布置，并且在所述兩行中更外一行中的所述第一導(dǎo)體柱的所述第二寬度比所述兩行中更內(nèi)一行中的所述第一導(dǎo)體柱的所述第二寬度更大。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中，所述電極焊盤、所述開口和所述導(dǎo)體柱沿所述第一側(cè)以至少兩行布置，以及 在所述兩行中更內(nèi)一行中的所述導(dǎo)體柱的中心和與所述導(dǎo)體柱重疊的所述開口的中心幾乎對準對準。
【文檔編號】H01L23/488GK104241235SQ201410253650
【公開日】2014年12月24日 申請日期:2014年6月9日 優(yōu)先權(quán)日:2013年6月7日
【發(fā)明者】小野善宏, 木田剛, 坂田賢治 申請人:瑞薩電子株式會社