多芯片層疊封裝方法
【專利摘要】本發(fā)明公開了一種在制程中開盲孔，從而能夠綜合前通孔方法和后通孔方法的優(yōu)點(diǎn)，分割成單體前，芯片的主體結(jié)構(gòu)基本成型，減少了工序間的重復(fù)作業(yè)，降低了成本，并提高了效率。且堆疊時通過匹配焊接成型，效率也比較高。
【專利說明】多芯片層疊封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種多芯片層疊封裝結(jié)構(gòu)和封裝方法。
【背景技術(shù)】
[0002]在半導(dǎo)體器件的制造工藝中，將一個或多個半導(dǎo)體芯片安裝到引線框架或基板上并以引線鍵合或倒裝芯片(Flip chip)方式將芯片外引腳與基板相應(yīng)引腳相連接，然后使用如樹脂進(jìn)行密封，之后用切割刀具切割封裝基板從而形成具有特定功能的單個封裝體。
[0003]根據(jù)不同的應(yīng)用，將上述單個封裝體進(jìn)行組裝，這樣即制造出各式各樣的半導(dǎo)體器件，該半導(dǎo)體器件廣泛應(yīng)用在微機(jī)電系統(tǒng)、個人計(jì)算機(jī)、移動電話、服務(wù)器等電子設(shè)備中。
[0004]但是從80年代中后期開始，電子產(chǎn)品外觀上朝著輕、薄、小型化方向發(fā)展，性能上則多功能化方向發(fā)展。相應(yīng)外觀上的要求，促使半導(dǎo)體器件及單個封裝體也需要小型化、薄型化；而高性能電子器件的市場需求對電路組裝技術(shù)提出了相應(yīng)的要求:(1)高密度化；(2)高速度化。
[0005]為適應(yīng)對性能、高密度化、高速度化的要求，半導(dǎo)體產(chǎn)業(yè)已經(jīng)從2D (二維)封裝轉(zhuǎn)向電連接更短的3D (三維)封裝，從而越來越多的3D堆疊封裝形式如雨后春筍般涌現(xiàn)，堆疊層數(shù)由原來的兩層、三層發(fā)展到現(xiàn)在的十層以上，這種發(fā)展趨勢雖然在功能上滿足了封裝體高密度化，高速度化的需求，但是對于技術(shù)要求也相應(yīng)提高，設(shè)備昂貴，工藝能力受到極大的挑戰(zhàn)，同時不同工序間不斷重復(fù)，造成工序間停留時間的增加，其成為現(xiàn)在對電子產(chǎn)品輕、薄、小要求的關(guān)鍵制約因素。
[0006]目前三維堆疊封裝廣泛采用的方法是逐一堆疊和娃通孔(TSV, Through SiliconVias，又叫通過硅片通道、硅穿孔)技術(shù)，封裝體減薄。例如硅通孔技術(shù)，它是三維集成電路中堆疊芯片實(shí)現(xiàn)互連的一種新的技術(shù)解決方案。由于硅通孔技術(shù)能夠使芯片在三維方向堆疊的密度最大、芯片之間的互連線最短、外形尺寸最小，然而當(dāng)封裝體層數(shù)比較多時，以上方法對于技術(shù)和設(shè)備要求很高，同時不同工序間停留時間比較長，造成成本提高。

【發(fā)明內(nèi)容】

[0007]因此，本發(fā)明的目的在于提供一種多芯片層疊封裝方法，降低成本，并解決工序間因?yàn)橹饘佣询B造成的工序間重復(fù)作業(yè)的問題。
[0008]本發(fā)明采用以下技術(shù)方案:
一種多芯片層疊封裝方法，應(yīng)用于三維封裝體，將位于最上面的芯片記為表層芯片，其余為中間芯片，中間芯片的制作方法包括以下步驟:
O于晶圓的下表面布線，形成下表面布線層；
2)于下表面布線層上覆蓋下表面鈍化層；
3)在預(yù)定的焊盤位置蝕刻下表面鈍化層直至下表面布線層，形成焊盤點(diǎn)位；
4)在步驟3)形成的焊盤點(diǎn)位制作焊盤，用以接出下表面布線層；
5)于晶圓的上表面需要減薄的厚度處制作上表面布線層； 6)于上表面布線層上覆蓋上表面鈍化層；
7)在預(yù)定的焊盤位置蝕刻上表面鈍化層直至上表面布線層，形成焊盤點(diǎn)位；
8)在步驟7)形成的焊盤點(diǎn)位制作焊盤，用以接出上表面布線層；
9)在給定的區(qū)域從下表面制作盲孔直至上表面布線層；
10)在盲孔內(nèi)制作電連接結(jié)構(gòu)，以連接上表面布線層與下表面布線層；
11)在上表面鈍化層上生長娃；
12)對生長硅后的晶圓進(jìn)行切割，研磨，分離生成單顆晶片；
13)在單顆晶片上匹配焊盤制作凸點(diǎn)，形成中間芯片。
[0009]將表層芯片、中間芯片和基板通過凸點(diǎn)連接后進(jìn)行封裝。
[0010]上述多芯片層疊封裝方法，具體地，在盲孔內(nèi)制作電連接結(jié)構(gòu)的方法是使用表面濺射工藝在盲孔的表面濺鍍導(dǎo)電層，生成導(dǎo)電層。
[0011 ] 優(yōu)選地，生成導(dǎo)電層后余下的內(nèi)孔內(nèi)進(jìn)行封裝料的填充。
[0012]優(yōu)選地，當(dāng)芯片間或者芯片與基板間的焊盤分布無法匹配時，按照相對位于下面的芯片的焊盤分布對上面的芯片利用重新布線技術(shù)進(jìn)行重新布線。
[0013]在一些實(shí)施例中，凸點(diǎn)連接采用回流焊進(jìn)行焊接。
[0014]優(yōu)選地，焊盤匹配凸點(diǎn)采用回流焊焊接在焊盤上形成凸點(diǎn)。
[0015]具體地，對生長硅后的晶圓進(jìn)行切割時，從硅所在的面切割，并割穿硅所在側(cè)鈍化層，然后進(jìn)行研磨。
[0016]依據(jù)本發(fā)明，區(qū)別于用TSV (硅直通孔)工藝連接芯片的3D (三維)堆疊方法中前通孔(Via First，又叫先通孔)方法和后通孔(Via Last)方法直接開通孔的方法，在制程中開盲孔，從而能夠綜合前通孔方法和后通孔方法的優(yōu)點(diǎn)，分割成單體前，芯片的主體結(jié)構(gòu)基本成型，減少了工序間的重復(fù)作業(yè)，降低了成本，并提高了效率。且堆疊時通過匹配焊接成型，效率也比較高。
【專利附圖】

【附圖說明】
[0017]圖1為依據(jù)本發(fā)明的一種研磨前底層芯片。
[0018]圖2為依據(jù)本發(fā)明的一種兩層芯片堆疊刨面示意圖。
[0019]圖3為依據(jù)本發(fā)明的一種多層芯片堆疊刨面示意圖。
【具體實(shí)施方式】
[0020]TSV技術(shù)是英特爾公司的工程師首先為未來的80核處理器產(chǎn)品開發(fā)的，通過輕薄化的結(jié)構(gòu)用以在較小的面積和體積上集成足夠多的內(nèi)存芯片。
[0021]盡管C I SCCMO S圖形傳感器)硅片級封裝技術(shù)中的TSV最終是后道技術(shù)，但以TSV實(shí)現(xiàn)的三維堆疊仍可用不同的手段實(shí)現(xiàn)，從前通孔(ViaFirst)方法(前道工藝)到后通孔(ViaLast)方法(后道工藝)。在電性能、填充材料及成本方面，這些不同的通孔工藝各有其優(yōu)缺點(diǎn)。
[0022]其中Via First是沒有做任何CMOS工藝前在空白硅片上制作通孔的工藝。因此，由于其在硅片制造過程中所處的位置，它可以由CMOS制造廠家，甚至是供應(yīng)廠商實(shí)行，而不用在封裝公司進(jìn)行。[0023]需要注意的是，由于后續(xù)的CMOS制造步驟，這些制造步驟的工藝溫度通常在1000攝氏度以上，Via First會因此受到影響。但可以在某些工藝方面降低難度。
[0024]而Via First則是在CMOS器件即將完成和硅片減薄工藝前，此時的CMOS結(jié)構(gòu)已完成鈍化，硅片不會在受到高溫循環(huán)影響，某些結(jié)構(gòu)部分允許使用不必耐受高溫的材料。
[0025]依據(jù)本發(fā)明，貝Ij兼具Via First和Via Last工藝的優(yōu)點(diǎn),具體表現(xiàn)在以下方面: 首先關(guān)于厚度，是指在芯片法向的如第一芯片I的兩個面之間的距離。
[0026]另外，TSV可能能夠滿足10個以上的芯片層疊封裝，除了表層芯片，如第一芯片I和底層芯片，如第三芯片3外，其余芯片的連接結(jié)構(gòu)基本一致，因此，實(shí)施例中采用最多三個芯片的結(jié)構(gòu)，也能夠清楚的說明本發(fā)明的構(gòu)思和原理。
[0027]—般而言，引入TSV工藝將傳統(tǒng)的芯片之間的引線連接方式徹底改變，通過在芯片晶圓上開鑿微型導(dǎo)孔來實(shí)現(xiàn)上下的導(dǎo)通，從而在封裝流程中就放棄了金屬引線鍵合工藝，從而增加了刻蝕和鉆孔等步驟。
[0028]TSV工藝的具體流程基本包含以下:貼膜一打磨一刻蝕一絕緣層處理一鉆孔一濺鍍一貼裝一切割。這種工藝將集成電路垂直堆疊，這里的垂直堆疊時芯片的法向，在更小的面積上可以大幅提升芯片性能并增加芯片功能，但是TSV的最大障礙就是工藝成本。
[0029]依據(jù)本發(fā)明的工藝基本流程為:貼膜一刻蝕一濺鍍一切割一研磨一貼裝，解決了上述習(xí)知封裝結(jié)構(gòu)的部分缺點(diǎn)。此方法能夠進(jìn)行有效減薄封裝體厚度，同時與傳統(tǒng)硅通孔技術(shù)相比降低生產(chǎn)成本。
[0030]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的原理和特征進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)范圍內(nèi)。
[0031]如圖2、圖3所示，本發(fā)明實(shí)施例包括第一芯片1、第二芯片2、第三芯片3和基板4，即在實(shí)施例中最多使用三個芯片，如前所述，由于如第二芯片2的制作方法及與其他芯片的連接方式基本一樣，三個芯片足以能夠進(jìn)行相關(guān)技術(shù)問題及其解決手段的說明。
[0032]下面重點(diǎn)說明第二芯片2的制作方法:
其中第二芯片2包括芯片上表面21和芯片下表面22，第三芯片3包括芯片上表面32和芯片下表面31。注意，在切割成單顆芯片前，晶圓整體上也具有上表面和下表面，在下文中，把如芯片上表面21表示為晶圓的上表面，以利于前后承接。
[0033]下面介紹第一芯片2制作方法如圖1所示，第三芯片3的制作方法與其相同。
[0034]那么，首先在晶圓的芯片下表面22布線，形成下表面布線層，一般為金屬布線層。
[0035]然后，在下表面布線層上制作鈍化層，覆蓋下表面布線層，以保護(hù)下表面布線層。也就是下表面的CMOS制作完成，高溫階段結(jié)束。
[0036]然后根據(jù)預(yù)定的焊盤位置刻蝕下表面鈍化層，直至下表面布線層，形成芯片下表面22的焊盤點(diǎn)位。
[0037]進(jìn)而在焊盤點(diǎn)位上生長如金屬焊盤29，也可以生長如聚合物焊盤等，使如金屬焊盤與金屬布線層的導(dǎo)通，用以把如金屬布線層的與外部電路的連接。
[0038]然后在晶圓的芯片上表面21預(yù)設(shè)需要減薄的厚度處制作上表面布線層，如圖1中所示的金屬布線26。[0039]進(jìn)而，與芯片下表面22以上，在上表面布線層上制作鈍化層24 (定義為上表面鈍化層)，保護(hù)如金屬布線26上的金屬導(dǎo)線。
[0040]然后在預(yù)定的焊盤位置刻蝕鈍化層24，形成芯片上表面21的焊盤點(diǎn)位。
[0041]在芯片上表面21的焊盤點(diǎn)位上生長金屬焊盤28，形成互連焊盤，用于該第二芯片2與外部電路連接。
[0042]然后就是TSV，區(qū)別于已有的通孔制作，在這里采用制作盲孔的方式。
[0043]在一些實(shí)施例中，在有源區(qū)進(jìn)行鉆盲孔25，從第二芯片2的下表面往上鉆孔或者說蝕刻，深度直達(dá)金屬布線26，形成盲孔25。圖中沒有破壞下表面鈍化層，只是為了完整的表不下表面鈍化層，顯然在形成盲孔25時,必然在盲孔25的位置破壞掉下表面鈍化層，以暴露出加工部位。
[0044]這樣就形成了上表面布線層與下表面布線層之間的電氣連接通道，然后就需要在盲孔內(nèi)構(gòu)造用以電氣連接的電連接結(jié)構(gòu)。
[0045]在一些實(shí)施例中，將盲孔25內(nèi)壁派射金屬層20與底部焊盤,如圖1中所不的金屬焊盤29形成電氣互連。
[0046]由于濺射金屬層20之后，盲孔仍然具有空間，可以進(jìn)行填充，以保證金屬層20的結(jié)構(gòu)強(qiáng)度。
[0047]最后在上表面鈍化層，也就是鈍化層24上生長硅5，增加硅片厚度形成圖1上部所示的結(jié)構(gòu)。
[0048]圖2講述雙層堆疊封裝，進(jìn)入封裝廠后，首先對晶圓進(jìn)行切割，也就是對圖1所示的結(jié)構(gòu)的切割，圖1僅示出了晶圓的部分結(jié)構(gòu)，或者說是相當(dāng)于單顆第二芯片2的結(jié)構(gòu)部分。
[0049]切割成單顆晶片后，匹配焊盤制作凸點(diǎn)，形成成品的產(chǎn)品，如第二芯片2。
[0050]切割時，從硅5所在的面一直割穿鈍化層24，然后進(jìn)行研磨，研磨掉硅5，使金屬焊盤28，以及所匹配的工藝切割道露出，進(jìn)而使芯片彼此分離，形成單顆的如第二芯片2，這樣有利于減少芯片背崩。
[0051]然后將在金屬焊盤29處制作凸點(diǎn)27，金屬焊盤28處制作凸點(diǎn)23，對于芯片尺寸不同的晶圓，可按照底層芯片的位置重新分布，即構(gòu)造RDL層(重布線層)，它是在晶圓表面沉積金屬層和介質(zhì)層并形成相應(yīng)的金屬布線圖形，來對芯片I/O端口進(jìn)行重新布局，從而滿足具體的應(yīng)用。
[0052]最后是將第一芯片I與第二芯片2進(jìn)行粘貼利用回流焊將芯片通過凸點(diǎn)23實(shí)現(xiàn)第一芯片I和第二芯片2連接在一起，達(dá)到固定與電氣互連的作用，然后將已經(jīng)形成的多芯片結(jié)構(gòu)通過凸點(diǎn)27與基板4完成互連，形成圖二所示結(jié)構(gòu)，最終模塑形成單個多層芯片疊層結(jié)構(gòu)。
[0053]圖3為三層堆疊結(jié)構(gòu)示意圖，具體實(shí)現(xiàn)方法如下:
第三芯片3結(jié)構(gòu)與第二芯片2類似，采用相同的方式制作，其上表面具有金屬焊盤33和鈍化層31，有源區(qū)具有盲孔37，下表面具有金屬布線34和金屬布線36，同時有焊盤35與金屬布線34和36導(dǎo)通，將圖2結(jié)構(gòu)通過回流，凸點(diǎn)27與金屬焊盤33結(jié)合，然后二次回流使凸點(diǎn)38與基板4結(jié)合，最終形成圖3所示結(jié)構(gòu)。
[0054]以此類推，可以形成其他層數(shù)的多芯片結(jié)構(gòu)。
【權(quán)利要求】
1.一種多芯片層疊封裝方法，應(yīng)用于三維封裝體，將位于最上面的芯片記為表層芯片，其余為中間芯片，其特征在于，中間芯片的制作方法包括以下步驟: 1)于晶圓的下表面布線，形成下表面布線層； 2)于下表面布線層上覆蓋下表面鈍化層； 3)在預(yù)定的焊盤位置蝕刻下表面鈍化層直至下表面布線層，形成焊盤點(diǎn)位； 4)在步驟3)形成的焊盤點(diǎn)位制作焊盤，用以接出下表面布線層； 5)于晶圓的上表面需要減薄的厚度處制作上表面布線層； 6)于上表面布線層上覆蓋上表面鈍化層； 7)在預(yù)定的焊盤位置蝕刻上表面鈍化層直至上表面布線層，形成焊盤點(diǎn)位； 8)在步驟7)形成的焊盤點(diǎn)位制作焊盤，用以接出上表面布線層； 9)在給定的區(qū)域從下表面制作盲孔直至上表面布線層； 10)在盲孔內(nèi)制作電連接結(jié)構(gòu)，以連接上表面布線層與下表面布線層； 11)在上表面鈍化層上生長娃； 12)對生長硅后的晶圓進(jìn)行切割，研磨，分離生成單顆晶片； 13)在單顆晶片上匹配焊盤制作凸點(diǎn)，形成中間芯片。
2.將表層芯片、中間芯片和基板通過凸點(diǎn)連接后進(jìn)行封裝。
3.根據(jù)權(quán)利要求1所述的多芯片層疊封裝方法，其特征在于，在盲孔內(nèi)制作電連接結(jié)構(gòu)的方法是使用表面濺射工藝在盲孔的表面濺鍍導(dǎo)電層，生成導(dǎo)電層。
4.根據(jù)權(quán)利要求2所述的多芯片層疊封裝方法，其特征在于，生成導(dǎo)電層后余下的內(nèi)孔內(nèi)進(jìn)行封裝料的填充。
5.根據(jù)權(quán)利要求1至3任一所述的多芯片層疊封裝方法，其特征在于，當(dāng)芯片間或者芯片與基板間的焊盤分布無法匹配時，按照相對位于下面的芯片的焊盤分布對上面的芯片利用重新布線技術(shù)進(jìn)行重新布線。
6.根據(jù)權(quán)利要求1至3任一所述的多芯片層疊封裝方法，其特征在于，凸點(diǎn)連接采用回流焊進(jìn)行焊接。
7.根據(jù)權(quán)利要求5所述的多芯片層疊封裝方法，其特征在于，焊盤匹配凸點(diǎn)采用回流焊焊接在焊盤上形成凸點(diǎn)。
8.根據(jù)權(quán)利要求1至3任一所述的多芯片層疊封裝方法，其特征在于，對生長硅后的晶圓進(jìn)行切割時，從硅所在的面切割，并割穿硅所在側(cè)鈍化層，然后進(jìn)行研磨。
【文檔編號】H01L21/50GK104008998SQ201410253341
【公開日】2014年8月27日 申請日期:2014年6月10日 優(yōu)先權(quán)日:2014年6月10日
【發(fā)明者】隋春飛, 孟新玲 申請人:山東華芯半導(dǎo)體有限公司