芯片裝置以及用于形成芯片裝置的方法
【專利摘要】本發(fā)明公開(kāi)了一種芯片裝置以及用于形成芯片裝置的方法，該芯片裝置可以包括：包括多個(gè)電網(wǎng)的芯片，其中每個(gè)電網(wǎng)包括至少一個(gè)鍵合焊盤；以及形成在多個(gè)電網(wǎng)中的大多數(shù)電網(wǎng)的至少一個(gè)鍵合焊盤上的多個(gè)柱，其中多個(gè)柱可以被配置為將多個(gè)電網(wǎng)中的大多數(shù)電網(wǎng)的至少一個(gè)鍵合焊盤連接至芯片外部的連接區(qū)域。
【專利說(shuō)明】芯片裝置以及用于形成芯片裝置的方法

【技術(shù)領(lǐng)域】
[0001] 各個(gè)實(shí)施例涉及一種芯片裝置，以及一種用于形成芯片裝置的方法。

【背景技術(shù)】
[0002] 許多半導(dǎo)體結(jié)構(gòu)可以包括導(dǎo)電互連。半導(dǎo)體結(jié)構(gòu)的可靠性可以至少部分地取決于 導(dǎo)電互連的可靠性?？赡苄枰煽康膶?dǎo)電互連。


【發(fā)明內(nèi)容】

[0003] 根據(jù)各個(gè)實(shí)施例的芯片裝置可以包括：包括多個(gè)電網(wǎng)的芯片，其中每個(gè)電網(wǎng)包括 至少一個(gè)鍵合焊盤；以及形成在多個(gè)電網(wǎng)中的大多數(shù)電網(wǎng)的至少一個(gè)鍵合焊盤上的多個(gè) 柱，其中多個(gè)柱可以被配置用于將多個(gè)電網(wǎng)中的大多數(shù)電網(wǎng)的至少一個(gè)鍵合焊盤連接至芯 片外部的連接區(qū)域。

【專利附圖】

【附圖說(shuō)明】
[0004] 在附圖中，相同的附圖標(biāo)記貫穿不同視圖總體指代相同的部分。附圖無(wú)需按照比 例繪制，替代地總體強(qiáng)調(diào)對(duì)于本發(fā)明原理的示意說(shuō)明。在以下說(shuō)明書中，參照以下附圖描述 本發(fā)明的各個(gè)實(shí)施例，其中：
[0005] 圖1A至圖1E示出了傳統(tǒng)的芯片裝置的各個(gè)視圖。
[0006] 圖2示出了根據(jù)各個(gè)實(shí)施例的芯片裝置的截面圖。
[0007] 圖3A至圖3C示出了根據(jù)各個(gè)實(shí)施例的芯片裝置的截面圖。
[0008] 圖4示出了根據(jù)各個(gè)實(shí)施例的芯片裝置的截面圖。
[0009] 圖5A至圖?示出了根據(jù)各個(gè)實(shí)施例的芯片裝置的截面圖。
[0010] 圖6示出了根據(jù)各個(gè)實(shí)施例的用于形成芯片裝置的方法。
[0011] 圖7示出了根據(jù)各個(gè)實(shí)施例的用于形成芯片裝置的方法。
[0012] 圖8示出了根據(jù)各個(gè)實(shí)施例的包括芯片外部的連接區(qū)域的芯片裝置的截面圖。
[0013] 圖9示出了根據(jù)各個(gè)實(shí)施例的包括芯片外部的連接區(qū)域的芯片裝置的截面圖。

【具體實(shí)施方式】
[0014] 以下詳細(xì)描述參照附圖，附圖借由解釋說(shuō)明方式示出了其中可以實(shí)施本發(fā)明的具 體細(xì)節(jié)和實(shí)施例。足夠詳細(xì)地描述這些實(shí)施例以使得本領(lǐng)域技術(shù)人員可以實(shí)施本發(fā)明?？?以采用其它實(shí)施例，并且可以在不脫離本發(fā)明的范圍的情況下作出結(jié)構(gòu)上、邏輯上和電氣 上的改變。各個(gè)實(shí)施例未必互斥，因?yàn)橐恍?shí)施例可以與一個(gè)或多個(gè)其它實(shí)施例組合以形 成新實(shí)施例。針對(duì)結(jié)構(gòu)或器件描述了各個(gè)實(shí)施例，并且針對(duì)方法描述了各個(gè)實(shí)施例。可以理 解的是結(jié)合結(jié)構(gòu)或器件所描述的一個(gè)或多個(gè)（例如所有）實(shí)施例可以同樣地適用于方法， 反之亦然。
[0015] 詞語(yǔ)"示例性"在本文中用于意指"用作示例、舉例或解釋說(shuō)明"。作為"示例性" 在本文中所描述的任何實(shí)施例或設(shè)計(jì)未必解釋為相對(duì)于其它實(shí)施例或設(shè)計(jì)為優(yōu)選的或有 利的。
[0016] 在本文中用于描述在側(cè)部或表面"之上"形成例如層的特征的詞語(yǔ)"之上"可以用 于意指例如層的特征可以"直接"形成在所述的側(cè)部或表面上，例如與其直接接觸。在本文 中用于描述在側(cè)部或表面"之上"形成例如層的特征的詞語(yǔ)"之上"可以用于意指例如層的 特征可以"間接"形成在所述的側(cè)部或表面上，其中一個(gè)或多個(gè)附加的層布置在所述的側(cè)部 或表面與所形成的層之間。
[0017] 同樣地，在本文中用于描述設(shè)置在另一特征之上的特征（例如"覆蓋"側(cè)部或表面 的層）的詞語(yǔ)"覆蓋"可以用于意指例如層的特征可以設(shè)置在所述的側(cè)部或表面之上，并且 與其直接接觸。在本文中用于描述設(shè)置在另一特征之上的特征（例如"覆蓋"側(cè)部或表面 的層）的詞語(yǔ)"覆蓋"可以用于意指例如層的特征可以設(shè)置在所述的側(cè)部或表面之上并且 與其間接地接觸，其中一個(gè)或多個(gè)附加層布置在所述的側(cè)部或表面與覆蓋層之間。
[0018] 現(xiàn)代半導(dǎo)體器件可以包括至少一個(gè)芯片裝置，該芯片裝置包括連接（直接連接和 /或通過(guò)中間件連接）至可以位于芯片外部的至少一個(gè)元件的至少一個(gè)集成電路（1C)芯 片。
[0019] 圖1A示出了傳統(tǒng)的芯片裝置的一部分的透視圖。
[0020] 如圖1A所示，在視圖100中，傳統(tǒng)的芯片裝置可以包括芯片102。芯片102可以 包括多個(gè)鍵合焊盤l〇4a、104b。多個(gè)鍵合焊盤104a、104b的鍵合焊盤可以例如是如下區(qū)域 (例如平面區(qū)域），在該區(qū)域處可以形成電和/或機(jī)械互連（例如用于將芯片102連接至芯 片外部的元件）。多個(gè)鍵合焊盤104a、104b可以形成在芯片102的表面處（例如芯片102 的有源表面，或者與有源表面相對(duì)的表面，與有源表面相對(duì)的表面也可以稱作芯片102的 無(wú)源表面）。
[0021] 多個(gè)鍵合焊盤104a、104b可以包括第一組鍵合焊盤104a (包括至少一個(gè)鍵合焊 盤）以及第二組鍵合焊盤l〇4b (包括至少一個(gè)鍵合焊盤）。第一組鍵合焊盤104a與第二組 鍵合焊盤104b可以是不同電網(wǎng)絡(luò)的部分。例如，第一組鍵合焊盤104a可以屬于芯片102 的電源網(wǎng)絡(luò)，而第二組鍵合焊盤104b可以屬于芯片102的輸入/輸出信號(hào)網(wǎng)絡(luò)。換言之， 第一組鍵合焊盤l〇4a可以是芯片102的電網(wǎng)絡(luò)的可以被配置用于傳導(dǎo)電源電勢(shì)的部分，并 且第二組鍵合焊盤104b可以是芯片102的電網(wǎng)絡(luò)的可以被配置用于傳導(dǎo)輸入/輸出信號(hào) (例如除了電源電勢(shì)之外的信號(hào)）的部分。
[0022] 在如圖1A所示傳統(tǒng)的芯片裝置中，第一組鍵合焊盤104a(例如屬于電源網(wǎng)絡(luò)）可 以例如具有形成在第一組鍵合焊盤l〇4a的鍵合焊盤之上的至少一個(gè)導(dǎo)電互連106a(例如 柱，例如銅柱）。第二組鍵合焊盤l〇4b (例如屬于輸入/輸出信號(hào)網(wǎng)絡(luò)）可以例如具有形成 在第二組鍵合焊盤104b的鍵合焊盤之上的至少一個(gè)導(dǎo)電互連106b (例如柱，例如銅柱），如 圖1A所示。
[0023] 導(dǎo)電互連106a、106b可以被配置為將芯片102連接至芯片外部的連接區(qū)域108。芯 片外部的連接區(qū)域108可以包括或者可以是載體，例如倒裝芯片封裝、接線鍵合芯片封裝、 以及2. ?插入器（interposer)芯片封裝的至少一個(gè)中的載體。換言之，芯片外部的連接 區(qū)域108可以包括或者可以是用于芯片102的封裝。借由另一示例，芯片外部的連接區(qū)域 108可以包括或者可以是至少一個(gè)其它1C芯片（例如在芯片面對(duì)面互連中）。借由又一示 例，芯片外部的連接區(qū)域108可以包括或者可以是襯底（例如半導(dǎo)體襯底），例如封裝（例 如芯片封裝）的襯底。
[0024] 芯片外部的連接區(qū)域108 (例如封裝）可以包括形成在芯片外部的連接區(qū)域108 的面向芯片102的表面108a上的多個(gè)跡線110a、110b。多個(gè)跡線110a、110b可以被配置為 將芯片外部的連接區(qū)域108 (例如封裝）連接至形成在芯片102的多個(gè)鍵合焊盤104a、104b 上的導(dǎo)電互連l〇6a、106b。多個(gè)跡線110a、110b可以包括第一組跡線110a(包括至少一個(gè) 跡線），第一組跡線1 l〇a被配置為將芯片外部的連接區(qū)域108連接至形成在第一組鍵合焊 盤l〇4a的鍵合焊盤之上的至少一個(gè)互連106a。換言之，第一組跡線110a可以被配置為將 芯片外部的連接區(qū)域108連接至第一組鍵合焊盤104a(例如屬于電源網(wǎng)絡(luò)）。在一個(gè)或多 個(gè)實(shí)施例中，第一組跡線ll〇a可以包括或者可以是電源跡線。第一組跡線110a(例如電源 跡線）可以例如連接至形成在芯片外部的連接區(qū)域108 (例如封裝）上的更大的網(wǎng)絡(luò)。
[0025] 同樣地，多個(gè)跡線110a、l 10b可以包括第二組跡線110b (包括至少一個(gè)跡線），第 二組跡線ll〇b被配置為將芯片外部的連接區(qū)域108連接至形成在第二組鍵合焊盤104b的 鍵合焊盤之上的互連l〇6b。換言之，可以配置第二組跡線110b可以被配置為將芯片外部 的連接區(qū)域108連接至第二組鍵合焊盤104b (例如屬于輸入/輸出信號(hào)網(wǎng)絡(luò)）。在一個(gè)或 多個(gè)實(shí)施例中，第二組跡線ll〇b可以包括或者可以是輸入/輸出信號(hào)跡線。第二組跡線 1 l〇b (例如輸入/輸出信號(hào)跡線）可以例如連接至形成在芯片外部的連接區(qū)域108 (例如封 裝）上的更大的網(wǎng)絡(luò)。
[0026] 如圖1A所示，芯片外部的連接區(qū)域108可以包括形成在芯片外部的連接區(qū)域108 的背離芯片102的表面108b上的至少一個(gè)跡線112b。借由例如形成在芯片外部的連接區(qū) 域108中（例如形成在封裝的襯底中）的至少一個(gè)過(guò)孔111b，至少一個(gè)跡線112b可以連接 至多個(gè)跡線ll〇a、110b (例如第二組跡線110b)。芯片外部的連接區(qū)域108可以包括形成在 至少一個(gè)跡線112b的跡線之上的互連114b?；ミB114b可以被配置為將芯片外部的連接 區(qū)域108連接至其它連接區(qū)域118。其它連接區(qū)域118可以包括或者可以是板（例如用戶 板）。例如，其它連接區(qū)域118可以包括或者可以如下印刷電路板，已封裝的芯片（包括芯 片112和芯片外部的連接區(qū)域108)可以連接至該印刷電路板。
[0027] 如圖1A所示，芯片裝置可以包括在芯片102與芯片外部的連接區(qū)域108之間的 連接（由附圖標(biāo)記120標(biāo)識(shí)）。該連接120例如可以包括或者可以是芯片至封裝連接。圖 1A所示的芯片裝置可以包括在芯片外部的連接區(qū)域108與其它連接區(qū)域118之間的連接 (由附圖標(biāo)記122標(biāo)識(shí)）。該連接122例如可以包括或者可以是封裝至板連接。相應(yīng)的連 接120U22例如可以借由焊接、超聲鍵合、基于接觸力的互連、或其它合適的互連方法而形 成。此外，導(dǎo)電互連106a、106b、114b可以包括或者可以是引腳、鍵合引線、焊料凸塊、柱、導(dǎo) 電膠水沉積物、或其它合適的導(dǎo)電互連。
[0028] 使用例如如圖1A所示的芯片裝置形成的器件的可靠性可以取決于芯片102與芯 片外部的連接區(qū)域108之間的電連接和/或在芯片外部的連接區(qū)域108與其它連接區(qū)域 118之間的電連接。例如，導(dǎo)電互連106a、106b、114b的破損可以導(dǎo)致如圖1A所示芯片裝置 的故障，并且因此導(dǎo)致包括芯片裝置的半導(dǎo)體器件中的故障。因此，芯片裝置可能需要可以 是對(duì)于破損和/或翹曲和/或應(yīng)力和應(yīng)變有彈性的和/或穩(wěn)健的可靠導(dǎo)電互連。
[0029] 如圖1A所示，芯片102與芯片外部的連接區(qū)域108之間的互連可以經(jīng)由導(dǎo)電互連 106a、106b以及多個(gè)跡線110a、110b形成。如圖1A所示，芯片102與芯片外部的連接區(qū)域 108之間的互連可以有導(dǎo)電互連106a、106b與多個(gè)跡線110a、110b的基本上平坦的表面形 成，該表面可以在芯片外部的連接區(qū)域108的表面108a上方具有一致的高度。然而，芯片 102與芯片外部的連接區(qū)域108之間的互連可以由導(dǎo)電互連106a、106b與暴露的凸塊形成， 該凸塊可以形成在多個(gè)跡線ll〇a、110b上。
[0030] 圖1B示出了如圖1A所示傳統(tǒng)的芯片裝置的小片段的透視圖101，進(jìn)一步包括形成 在多個(gè)跡線ll〇a、110b上的多個(gè)暴露的凸塊X106a、X106b。
[0031] 如圖1B所示，暴露的凸塊X106a、X106b可以形成在多個(gè)跡線110a、110b上。在 一個(gè)或多個(gè)實(shí)施例中，暴露的凸塊Xl〇6a、X106b可以包括或者可以是可以形成在焊區(qū)焊盤 上的接線柱。在一個(gè)或多個(gè)實(shí)施例中，暴露的凸塊Xl〇6a、X106b可以包括或者可以是堆疊 (例如金屬或金屬合金的堆疊，例如Ni-Pd-Au堆疊）。在一個(gè)或多個(gè)實(shí)施例中，暴露的凸塊 X106a、X106b可以包括或者可以是柱（例如金屬或金屬合金柱，例如銅柱）。
[0032] 圖1C-1和圖1C-2示出了沿著線A-A'的圖1B中所示的傳統(tǒng)的芯片裝置的導(dǎo)電互 連106a和暴露的凸塊X106a的截面圖。
[0033] 暴露的凸塊X106a可以具有小型斷面（low profile)。例如，暴露的凸塊X106a(例 如Ni-Pd-Au堆疊）可以具有可以比沿著與芯片外部的連接區(qū)域108的表面108a垂直的方 向測(cè)量得到的高度Η更大的橫向范圍（例如直徑D)。暴露的凸塊X106a (例如Ni-Pd-Au堆 疊）的直徑D與高度Η的比例（也即D:H)可以大于或等于約3,例如大于或等于約4,例如 大于或等于約5。
[0034] 暴露的凸塊X106a可以具有中型至大型斷面。例如，暴露的凸塊X106a(例如銅 柱）可以具有可以比沿著垂直于芯片外部的連接區(qū)域108的表面108a的方向測(cè)量得到的 高度Η更小的橫向范圍（例如直徑D)。暴露的凸塊X106a的高度Η與直徑D的比例（也即 H:D)可以大于或等于約1. 5,例如大于或等于約2,例如大于或等于約3。
[0035] 如圖1C-1所示，芯片102與芯片外部的連接區(qū)域108之間的互連可以通過(guò)例如借 由組裝工藝通過(guò)在芯片102之上放置芯片外部的連接區(qū)域108 (或者反之亦然）而形成。為 了覆蓋在組裝芯片102與芯片外部的連接區(qū)域108期間放置的容差，至少一個(gè)暴露的凸塊 X106a的直徑D可以大于或等于約20 μ m，例如大于或等于約40 μ m，例如在從約30 μ m至約 40 μ m的范圍內(nèi)。因此，暴露的凸塊X106a的高度Η與直徑D的上述比例可以基于至少一個(gè) 暴露的凸塊Xl〇6a的直徑大于或等于約20 μ m(例如在從約30 μ m至約40 μ m的范圍內(nèi)）。
[0036] 如圖1C-2所示，在組裝工藝期間可以在暴露的凸塊X106a和/或?qū)щ娀ミB106a 上分布可選的導(dǎo)電互連115以便在芯片102與芯片外部的連接區(qū)域108之間形成互連。
[0037] 可選的導(dǎo)電互連115可以包括或者可以由金屬或金屬合金構(gòu)成。例如，可選的導(dǎo) 電互連115可以包括或者可以由Sn-Ag合金（例如焊料）構(gòu)成。
[0038] 如圖1C-1和圖1C-2所示，暴露的凸塊X106a的尺寸（例如直徑D和/或高度D) 和/或形狀可以大致與導(dǎo)電互連l〇6a的尺寸和/或形狀相同。換言之，形成在芯片外部的 連接區(qū)域108處的暴露的凸塊X106a可以具有與導(dǎo)電互連106a互補(bǔ)的形狀（例如相同形 狀）。在其它實(shí)施例中，暴露的凸塊Xl〇6a的尺寸（例如直徑D和/或高度H)和/或形狀 可以不同于導(dǎo)電互連l〇6a的尺寸和/或形狀。這樣的示例示出在圖1D和圖1E中。
[0039] 圖1D示出了導(dǎo)電互連106a和暴露的凸塊Y106a的截面圖107。
[0040] 如圖ID所示，暴露的凸塊Y106a可以形成為具有可以與導(dǎo)電互連106a互補(bǔ)的更 大形狀。這可以例如形成為銅柱。
[0041] 在一個(gè)或多個(gè)實(shí)施例中，導(dǎo)電互連106a可以接觸單個(gè)暴露的凸塊。該示例示出在 圖1E中。
[0042] 圖1E示出了導(dǎo)電互連106a與一個(gè)暴露的凸塊Z106a的截面圖109。
[0043] 如圖1E所示，暴露的凸塊Z106a可以在可以重疊導(dǎo)電互連106a的區(qū)域之上形成 有不同形狀。在該示例中，導(dǎo)電互連l〇6a接觸一個(gè)暴露的凸塊Z106a。暴露的凸塊Z106a 可以具有小型斷面，例如具有小型斷面的Ni-Pd-Au凸塊。
[0044] 圖2示出了根據(jù)各個(gè)實(shí)施例的芯片裝置的一部分的截面圖200。
[0045] 如圖2所示，根據(jù)各個(gè)實(shí)施例的芯片裝置可以包括：芯片202,包括多個(gè)電網(wǎng)207a、 207b、207c，其中每個(gè)電網(wǎng)包括至少一個(gè)鍵合焊盤204a、204b、204c。例如，在如圖2所示的 芯片裝置中，鍵合焊盤204a可以是電網(wǎng)207a的一部分；鍵合焊盤204b可以是電網(wǎng)207b的 一部分；以及鍵合焊盤204c可以是電網(wǎng)207c的一部分。芯片裝置可以包括多個(gè)柱206a、 206b、206c，多個(gè)柱206a、206b、206c形成在多個(gè)電網(wǎng)207a、207b、207c中的大多數(shù)電網(wǎng)的至 少一個(gè)鍵合焊盤204a、204b、204c上。例如，在如圖2所示芯片裝置中，多個(gè)柱形成在所有 電網(wǎng)207a、207b、207c的至少一個(gè)鍵合焊盤上。在另一實(shí)施例中，多個(gè)柱可以形成在多個(gè)電 網(wǎng)207a、207b、207c的至少一半電網(wǎng)的至少一個(gè)鍵合焊盤上。多個(gè)柱206a、206b、206c可以 被配置為將芯片202的至少一個(gè)鍵合焊盤連接至芯片外部的連接區(qū)域228。
[0046] 在一個(gè)或多個(gè)實(shí)施例中，芯片202的至少一個(gè)鍵合焊盤204a、204b、204c的設(shè)計(jì)以 及形成在芯片202的至少一個(gè)鍵合焊盤204a、204b、204c上的多個(gè)柱206a、206b、206c的至 少一個(gè)柱的設(shè)計(jì)可以改進(jìn)芯片202與芯片外部的連接區(qū)域228之間連接的可靠性。
[0047] 如圖2所示，根據(jù)各個(gè)實(shí)施例的芯片裝置可以包括：包括至少一個(gè)跡線232的芯片 外部的連接區(qū)域228,以及形成在至少一個(gè)跡線232上的多個(gè)導(dǎo)電互連234。多個(gè)導(dǎo)電互連 234可以被配置為將芯片外部的連接區(qū)域228連接至其它連接區(qū)域238。
[0048] 在一個(gè)或多個(gè)實(shí)施例中，芯片外部的連接區(qū)域228的至少一個(gè)跡線232的設(shè)計(jì)以 及形成在至少一個(gè)跡線232上多個(gè)導(dǎo)電互連234的至少一個(gè)導(dǎo)電互連的設(shè)計(jì)可以改進(jìn)芯片 外部的連接區(qū)域228與其它連接區(qū)域238之間連接的可靠性。
[0049] 一個(gè)或多個(gè)實(shí)施例的效果可以是減少芯片與芯片外部的連接區(qū)域之間連接和/ 或芯片外部的連接區(qū)域與其它連接區(qū)域之間連接的破損。
[0050] -個(gè)或多個(gè)實(shí)施例的效果可以是至少一個(gè)彈性柱。
[0051] 一個(gè)或多個(gè)實(shí)施例的效果可以是減小至少一個(gè)柱中的應(yīng)力和/或應(yīng)變。
[0052] -個(gè)或多個(gè)實(shí)施例的效果可以是減小鍵合焊盤節(jié)距。
[0053] -個(gè)或多個(gè)實(shí)施例的效果可以是提高鍵合焊盤密度。
[0054] -個(gè)或多個(gè)實(shí)施例的效果可以是分配至少一個(gè)柱內(nèi)的力。
[0055] 圖3A至圖3C示出了根據(jù)各個(gè)實(shí)施例的芯片裝置的截面圖。
[0056] 如圖3A所示，在視圖300中，芯片裝置可以包括包含至少一個(gè)鍵合焊盤304的芯 片302,以及形成在至少一個(gè)鍵合焊盤304上的多個(gè)柱306。
[0057] 如圖3A所示的芯片302可以例如與如圖2所示的芯片202相同。類似地，如圖 3A所示的至少一個(gè)鍵合焊盤304可以例如與如圖2所示的至少一個(gè)鍵合焊盤204a、204b、 204c的一個(gè)或多個(gè)相同。類似地，如圖3A所示的多個(gè)柱306可以例如與如圖2所示的多個(gè) 柱206a、206b、206c的一個(gè)或多個(gè)相同。
[0058] 在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)鍵合焊盤304例如可以是在此處可以形成電氣 和/或機(jī)械互連（例如多個(gè)柱306)的平面區(qū)域。在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)鍵合焊 盤304的表面304a可以包括或者可以由導(dǎo)電材料（例如銅、鋁、銀）構(gòu)成。
[0059] 僅示出了一個(gè)鍵合焊盤304作為示例，然而鍵合焊盤的數(shù)目可以大于1，并且可以 例如是2、3、4、5、6、7、8、9,或者十、百、千的量級(jí)，或者在一些實(shí)施例中甚至更多鍵合焊盤。 僅示出了兩個(gè)柱306作為示例，然而柱的數(shù)目可以大于2,并且可以例如是3、4、5、6、7、8、9， 或者以十、百的量級(jí)，或者在一些實(shí)施例中甚至更多的柱。
[0060] 在一個(gè)或多個(gè)實(shí)施例中，芯片302可以包括或者可以是存儲(chǔ)器芯片、邏輯芯片（例 如硬件邏輯芯片和/或可編程邏輯芯片，諸如例如微控制器、微處理器、現(xiàn)場(chǎng)可編程門陣列 (FPGA))、具有高電流容量的芯片（例如用于電源管理應(yīng)用的芯片）、以及用于芯片上系統(tǒng) (S0C)應(yīng)用中的芯片的至少一個(gè)，但是根據(jù)其它實(shí)施例其它芯片也是可能的。在一個(gè)或多個(gè) 實(shí)施例中，芯片302可以是具有高引腳數(shù)目的芯片，例如約30引腳至約3000引腳的引腳數(shù) 目。
[0061] 在一個(gè)或多個(gè)實(shí)施例中，芯片302可以具有多個(gè)電網(wǎng)。芯片302的電網(wǎng)的數(shù)目可 以例如大于或等于約20,例如大于或等于約25,例如大于或等于約35等。
[0062] 在一個(gè)或多個(gè)實(shí)施例中，芯片302可以包括半導(dǎo)體材料，諸如例如硅，但是其它半 導(dǎo)體材料（包括化合物半導(dǎo)體材料）也是可能的。根據(jù)實(shí)施例，半導(dǎo)體材料可以選自以下 材料的組，該組由硅、鍺、氮化鎵、砷化鎵、以及碳化硅構(gòu)成，但是根據(jù)其它實(shí)施例其它材料 也是可能的。
[0063] 在一個(gè)或多個(gè)實(shí)施例中，芯片302可以包括摻雜半導(dǎo)體材料，諸如例如摻雜硅材 料、摻雜鍺材料、摻雜氮化鎵摻雜、摻雜砷化鎵材料、或摻雜碳化硅材料，但是根據(jù)其它實(shí)施 例其它摻雜半導(dǎo)體材料也是可能的。
[0064] 關(guān)于這一點(diǎn)，術(shù)語(yǔ)"摻雜半導(dǎo)體材料"可以包括其中芯片302的整個(gè)半導(dǎo)體材料被 摻雜的情形，以及其中芯片302的半導(dǎo)體材料的僅一部分（例如上半部）被摻雜的情形。芯 片302的半導(dǎo)體材料可以是p摻雜襯底（換言之，具有p型摻雜劑的半導(dǎo)體材料）或η摻 雜襯底（換言之，具有η型摻雜劑的半導(dǎo)體材料）。根據(jù)實(shí)施例，用于對(duì)芯片302的半導(dǎo)體 材料摻雜的摻雜劑可以包括或者可以由選自由以下材料構(gòu)成的組中至少一個(gè)材料構(gòu)成，該 組包括：硼、鋁、鎵、銦、銻、磷、砷、和銻，但是根據(jù)其它實(shí)施例其它材料也是可能的。借由示 例的方式，芯片302的半導(dǎo)體材料可以是采用諸如硼的ρ型摻雜劑的摻雜硅。借由另一示 例，芯片302的半導(dǎo)體材料可以是采用諸如磷、砷或銻的η型摻雜劑的摻雜的硅。
[0065] 在一個(gè)或多個(gè)實(shí)施例中，芯片302可以包括電介質(zhì)材料。根據(jù)實(shí)施例，電介質(zhì)材料 可以包括選自由以下材料構(gòu)成的組的至少一個(gè)材料，該組包括：氧化物、氮化物、和氮氧化 物，但是根據(jù)其它實(shí)施例其它材料也是可能的。例如，芯片302可以包括或者可以由二氧化 硅（Si0 2)和/或氮化硅（Si3N4)和/或另外的（也即其它）低Κ材料構(gòu)成。
[0066] 如上所述，芯片302可以包括至少一個(gè)鍵合焊盤304。在一個(gè)或多個(gè)實(shí)施例中，至 少一個(gè)鍵合焊盤304可以形成在芯片302的表面302a上。
[0067] 根據(jù)實(shí)施例，其上形成了至少一個(gè)鍵合焊盤304的表面302a可以是芯片302的有 源表面。根據(jù)其它實(shí)施例，其上形成了至少一個(gè)鍵合焊盤304的表面302a可以是芯片302 的無(wú)源表面，例如背離（例如相對(duì)）芯片302的有源表面的芯片302的表面。
[0068] 在一個(gè)或多個(gè)實(shí)施例中，可以借由沉積工藝在芯片302的表面302a上形成至少 一個(gè)鍵合焊盤304,沉積工藝諸如例如電鍍工藝（例如電鍍（galvanic)、電化學(xué)或無(wú)電電 鍍工藝）、化學(xué)氣相沉積（CVD)工藝、低壓CVD(LPCVD)工藝、等離子體增強(qiáng)化學(xué)氣相沉積 (PECVD)工藝、高密度等離子體化學(xué)氣相沉積（HDP-CVD)工藝、物理氣相沉積（PVD)工藝以 及濺射工藝的至少一個(gè)，或其它合適的沉積工藝。
[0069] 在一個(gè)或多個(gè)實(shí)施例中，可以根據(jù)圖案化的沉積掩模執(zhí)行沉積工藝，圖案化的沉 積掩模可以形成在芯片302的表面302a的一部分之上。根據(jù)實(shí)施例，圖案化的沉積掩?？?以通過(guò)在芯片302的表面302a之上沉積掩模材料、以及對(duì)掩模材料進(jìn)行圖案化以形成圖案 化的沉積掩模而形成。在一個(gè)或多個(gè)實(shí)施例中，對(duì)掩模材料進(jìn)行圖案化可以包括或者可以 由平版印刷工藝（例如光刻工藝）構(gòu)成。在一個(gè)或多個(gè)實(shí)施例中，可以在形成至少一個(gè)鍵 合焊盤304之后移除圖案化的沉積掩模。
[0070] 在一個(gè)或多個(gè)實(shí)施例中，芯片302的表面302a可以被配置為面向芯片外部的連接 區(qū)域（例如圖2所示的芯片外部的連接區(qū)域228)。在一個(gè)或多個(gè)實(shí)施例中，芯片外部的連 接區(qū)域可以是其它芯片上（例如在芯片面對(duì)面互連中）的鍵合區(qū)域（例如鍵合焊盤）。在 一個(gè)或多個(gè)實(shí)施例中，芯片外部的連接區(qū)域可以包括或者可以是載體，例如倒裝芯片封裝、 接線鍵合芯片封裝、以及2. ?插入器封裝的至少一個(gè)中的載體。換言之，芯片外部的連接 區(qū)域108可以包括或者可以是用于芯片102的封裝。借由示例，芯片外部的連接區(qū)域可以 包括或者可以是娃載體、玻璃載體、或有機(jī)載體的至少一個(gè)。在一個(gè)或多個(gè)實(shí)施例中，芯片 外部的連接區(qū)域可以包括或者可以是形成在載體（例如倒裝芯片封裝中的載體）上的焊區(qū) 焊盤（例如具有比至少一個(gè)鍵合焊盤304更大尺寸的焊區(qū)焊盤）。在一個(gè)或多個(gè)實(shí)施例中， 芯片外部的連接區(qū)域可以包括或者可以是形成在襯底（例如硅襯底）上的跡線（例如金屬 跡線，諸如銅跡線或鋁跡線），例如形成在封裝（例如芯片封裝）的襯底上的跡線。
[0071] 在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)鍵合焊盤304可以包括或者可以是輸入/輸出 (I/O)焊盤（例如被配置為接收一個(gè)或多個(gè)輸入/輸出信號(hào)的焊盤）。換言之，多個(gè)電網(wǎng)可 以包括輸入網(wǎng)和/或輸出網(wǎng)（例如被配置為接收一個(gè)或多個(gè)輸入/輸出信號(hào)的網(wǎng)）。輸入 /輸出信號(hào)可以具有各種特性。例如，信號(hào)可以對(duì)于電流和/或電壓具有固定值。借由其它 示例，信號(hào)可以具有交流電特性，交流電特性具有如通常稱作ac(rf)的可用的頻率帶寬的 廣泛不同參數(shù)，或具有數(shù)字信號(hào)。至少一個(gè)鍵合焊盤304可以包括或者可以是其它類型焊 盤（例如電源焊盤，例如被配置為接收電源電勢(shì)的焊盤）。換言之，多個(gè)電網(wǎng)可以包括電源 網(wǎng)（例如被配置為接收和/或提供一個(gè)或多個(gè)電源電勢(shì)的網(wǎng)）。在一個(gè)或多個(gè)實(shí)施例中，至 少一個(gè)鍵合焊盤304可以是芯片（例如用于芯片上系統(tǒng)（S0C)應(yīng)用等的芯片）的輸入/輸 出信號(hào)網(wǎng)絡(luò)的鍵合焊盤。
[0072] 在一個(gè)或多個(gè)實(shí)施例中，芯片302可以具有增強(qiáng)的功能（例如用于電源管理應(yīng)用 的芯片），并且可以包括多個(gè)（也即數(shù)個(gè)）I/O焊盤和/或多個(gè)（也即數(shù)個(gè)）信號(hào)網(wǎng)絡(luò)。在 一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)鍵合焊盤304可以是多個(gè)信號(hào)網(wǎng)絡(luò)中的信號(hào)網(wǎng)絡(luò)的一部分 (例如在具有增強(qiáng)功能的芯片中）。
[0073] 在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)鍵合焊盤304可以包括或者可以是形成在芯片 302的表面302a上的信號(hào)線。例如，在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)鍵合焊盤304可以包 括或者可以是形成在芯片302的表面302a上的輸入/輸出（I/O)信號(hào)線中的至少一個(gè)，但 是根據(jù)其它實(shí)施例其它類型信號(hào)線（例如測(cè)試信號(hào)線、電源線、接地線）也是可能的。
[0074] 在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)鍵合焊盤304可以包括或者可以由金屬或金屬 合金構(gòu)成。在一個(gè)或多個(gè)實(shí)施例中，金屬可以包括選自金屬組的至少一種金屬，金屬組由以 下項(xiàng)構(gòu)成：銅、鋁、金、銀、鈀、和鉬，或者包含前述金屬的至少一種的合金。
[0075] 在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)鍵合焊盤304的厚度T1可以大于或等于約 3 μ m，例如在從約3 μ m至約20 μ m的范圍內(nèi)，例如在從約3 μ m至約20 μ m的范圍內(nèi)，例如 在從約3 μ m至約15 μ m的范圍內(nèi)，例如在從約3 μ m至約8 μ m的范圍內(nèi)，但是根據(jù)其它實(shí) 施例其它數(shù)值也是可能的。
[0076] 在一個(gè)或多個(gè)實(shí)施例中，芯片布置可以包括形成在至少一個(gè)鍵合焊盤304上的多 個(gè)柱306。
[0077] 在至少一個(gè)鍵合焊盤304上形成多個(gè)柱306的效果可以是分配了在多個(gè)柱306之 上的橫向力F1和壓縮力F2的至少一個(gè)，以使得多個(gè)柱306的每一個(gè)柱可以經(jīng)受橫向力F1 和壓縮力F2的至少一個(gè)的一小部分（例如一部分）。因此，一個(gè)或多個(gè)實(shí)施例的效果可以 是減小芯片302與芯片外部的連接區(qū)域（例如其它芯片的鍵合焊盤和/或載體上的焊盤， 載體例如封裝中的載體）之間互連的破損。一個(gè)或多個(gè)實(shí)施例的效果可以是提高了芯片 302與芯片外部的連接區(qū)域（例如其它芯片的鍵合焊盤和/或襯底上跡線）之間互連的可 靠性。對(duì)于每個(gè)單獨(dú)柱較小的接觸面積也可以有利于減少如在接觸區(qū)域處預(yù)分配的下層 填料的其它材料的包封的風(fēng)險(xiǎn)，因?yàn)閺闹闹行闹吝吘壍木嚯x可以隨著更薄的凸塊直徑而 自動(dòng)減小。這種材料（例如預(yù)分配的下層填料）可以用于熱壓鍵合在具有例如低于50 - 60 μ m直徑的精細(xì)節(jié)距銅柱上。
[0078] 在一個(gè)或多個(gè)實(shí)施例中，可以借由沉積工藝形成多個(gè)柱306,諸如例如電鍍工藝、 化學(xué)氣相沉積（CVD)工藝、低壓CVD(LPCVD)工藝、等離子體增強(qiáng)化學(xué)氣相沉積（PECVD)工 藝、高密度等離子體化學(xué)氣相沉積（HDP-CVD)工藝、物理氣相沉積（PVD)工藝、超聲鍵合、金 屬粉塵沉積和濺射工藝的至少一個(gè)，或可以是本領(lǐng)域已知的其它合適的沉積工藝。
[0079] 在一個(gè)或多個(gè)實(shí)施例中，可以根據(jù)圖案化的沉積掩模來(lái)執(zhí)行沉積工藝，圖案化的 沉積掩?？梢孕纬稍诒畴x芯片302的至少一個(gè)鍵合焊盤304的表面304a的至少一部分之 上。根據(jù)實(shí)施例，可以通過(guò)在至少一個(gè)鍵合焊盤304的背離芯片302的表面304a之上沉 積掩模材料、以及對(duì)掩模材料進(jìn)行圖案化以形成圖案的化沉積掩模來(lái)形成圖案的化沉積掩 模。在一個(gè)或多個(gè)實(shí)施例中，圖案化掩模材料可以包括或者可以由平版印刷工藝（例如光 刻工藝）構(gòu)成。在一個(gè)或多個(gè)實(shí)施例中，可以在形成至少一個(gè)柱306之后移除圖案化的沉 積掩模。
[0080] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱306可以包括或者可以由金屬或金屬合金構(gòu)成。 在一個(gè)或多個(gè)實(shí)施例中，金屬可以包括選自一組金屬的至少一種金屬，組由以下構(gòu)成：銅、 鋁、金、銀、鈀、和鉬，或者包含至少一種前述金屬的合金。
[0081] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱306可以被配置為將至少一個(gè)鍵合焊盤306連接 至芯片外部的連接區(qū)域。例如，多個(gè)柱306可以被配置為將至少一個(gè)鍵合焊盤306連接至 其它芯片的鍵合區(qū)域（例如鍵合焊盤）。借由其它示例，多個(gè)柱306可以被配置為將至少一 個(gè)鍵合焊盤306連接至形成在襯底（例如硅襯底）上的跡線（例如銅跡線），例如形成在封 裝（例如倒裝芯片封裝）的襯底上的跡線。
[0082] 根據(jù)實(shí)施例，多個(gè)柱306可以例如具有圓柱形柱的形狀，類似橢圓柱（例如類似液 滴形狀）、矩形柱（例如具有圓角）、塔形、金字塔形、或切頂錐形的形狀，但是根據(jù)其它實(shí)施 例其它形狀也是可能的。
[0083] 根據(jù)實(shí)施例，至少一個(gè)柱306的截面可以例如具有圓形形狀、矩形形狀、三角形形 狀、橢圓形狀、二次曲線形狀、多邊形形狀、或不規(guī)則形狀，但是根據(jù)其它實(shí)施例其它形狀也 是可能的。
[0084] 根據(jù)實(shí)施例，可以沿著垂直于芯片302的表面302a的方向測(cè)量多個(gè)柱306中的柱 的高度Η(如圖3A所示）。在一個(gè)或多個(gè)實(shí)施例中，可以從多個(gè)柱306的柱的頂點(diǎn)306a至 基部306b測(cè)量高度Η(如圖3A所示）。
[0085] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱306中的柱的高度Η可以大于或等于約10 μ m，例 如大于或等于約20 μ m，例如大于或等于約30 μ m，例如大于或等于約40 μ m，例如在從約 40 μ m至約100 μ m的范圍內(nèi)，例如在從約40 μ m至約80 μ m的范圍內(nèi)，例如在從約40 μ m至 約60 μ m的范圍內(nèi)，例如約50 μ m，但是根據(jù)其它實(shí)施例其它數(shù)值也是可能的。
[0086] 多個(gè)柱306中的柱的高度Η可以指代在芯片302與芯片外部的連接區(qū)域之間互連 的有效高度。例如，有效高度Η可以是形成在芯片302上中的柱的高度Η1與形成在芯片外 部的連接區(qū)域上互連（例如柱）的高度Η2的和。例如，Η = Η1+Η2。換言之，可以通過(guò)在芯 片外部的連接區(qū)域上引入在焊區(qū)焊盤（例如暴露的焊區(qū)焊盤）上的互連（例如柱）而達(dá)到 或者擴(kuò)展多個(gè)柱306的柱的有效高度Η。在一些示例中，形成在芯片302上的柱的有效高度 可以包括互連（例如焊料接合點(diǎn)）的高度Ηχ，互連可以例如設(shè)置在形成在芯片302上的柱 與形成在芯片外部的連接區(qū)域上互連（例如柱）之間。例如，Η = Η1+Η2+Ηχ。例如參照?qǐng)D 9在以下說(shuō)明書中給出了該示例。
[0087] 在其中多個(gè)柱306中的柱的高度Η可以指代芯片302與芯片外部的連接區(qū)域之間 互連的有效高度的實(shí)施例中，在組裝芯片302與芯片外部的連接區(qū)域期間可能需要考慮柱 和互連（例如柱，例如銅柱）的直徑的縮放和/或放置精度。例如，形成在芯片302上的柱 的直徑可以寬于形成在芯片外部的連接區(qū)域上的互連（例如柱）的直徑，反之亦然。在該 示例中，互連（例如形成在芯片302上的柱，或者形成在芯片外部的連接區(qū)域上的互連）的 較寬直徑可以覆蓋容差容限，可以有效地允許放置精度，而同時(shí)其它互連（例如形成在芯 片302上的柱，或者形成在芯片外部的連接區(qū)域上的互連）可以具有較窄直徑，這可以向其 它互連提供彈性。
[0088] 根據(jù)實(shí)施例，多個(gè)柱306的柱寬度W可以被測(cè)量為沿著垂直于高度Η方向的多個(gè) 柱306的最寬橫向范圍（如圖3Α所示）。在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱306的柱寬度W 可以指代多個(gè)柱306的柱的最寬部分的寬度（如圖3Α所示）。
[0089] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱306的柱寬度W可以在從約5 μ m至約25 μ m的范 圍內(nèi)，例如在從約8 μ m至約25 μ m的范圍內(nèi)，例如在從約10 μ m至約25 μ m的范圍內(nèi)，例如 在從約12 μ m至約22 μ m的范圍內(nèi)，例如在從約12 μ m至約20 μ m的范圍內(nèi)，例如在從約 12 μ m至約18 μ m的范圍內(nèi)，例如在從約12 μ m至約17 μ m的范圍內(nèi)，例如約15 μ m，但是根 據(jù)其它實(shí)施例其它數(shù)值也是可能的。
[0090] 寬度W在從約5 μ m至約25 μ m范圍內(nèi)的效果可以是在多個(gè)柱306與芯片外部的 連接區(qū)域（例如其它芯片的鍵合焊盤和/或襯底上的跡線和/或載體上的焊盤）之間更小 的接觸面積。因此，一個(gè)或多個(gè)實(shí)施例的效果可以是在芯片外部的連接區(qū)域（例如其它芯 片的鍵合焊盤和/或襯底上的跡線和/或封裝上的焊盤）上更精確的放置芯片302。
[0091] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱306的柱的縱橫比可以計(jì)算作為柱高度Η與柱寬 度W的比例，換言之H:W。根據(jù)實(shí)施例，多個(gè)柱306中的柱的縱橫比（H:W)可以大于或等于 約2,例如大于或等于約2. 5,例如大于或等于約3,例如大于或等于約5,但是根據(jù)其它實(shí)施 例其它數(shù)值也是可能的。
[0092] 根據(jù)實(shí)施例，縱橫比大于或等于約2的效果可以是柔性柱（例如銅柱）。換言之， 多個(gè)柱可以在經(jīng)受如下力之后恢復(fù)它們?cè)夹螤詈?或位置，該力例如施加在多個(gè)柱306 的至少一個(gè)側(cè)壁306c上的橫向力F1。因此，一個(gè)或多個(gè)實(shí)施例的效果可以是彈性的多個(gè) 柱。一個(gè)或多個(gè)實(shí)施例的效果可以是減少在芯片302與芯片外部的連接區(qū)域（例如其它芯 片的鍵合焊盤和/或襯底上的跡線和/或封裝上的焊盤）之間連接的破損。一個(gè)或多個(gè)實(shí) 施例的效果可以是提高了芯片302與芯片外部的連接區(qū)域（例如其它芯片的鍵合焊盤和/ 或襯底上的跡線和/或封裝上的焊盤）之間連接的可靠性。
[0093] 在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)鍵合焊盤306的厚度T1與多個(gè)柱306的柱寬度 W的比例，換言之T1 :W，可以是大于或等于約0. 2,例如大于或等于約0. 3,例如大于或等于 約0. 5,例如大于或等于約0. 6,例如大于或等于約0. 8,例如大于或等于約0. 9,例如在從約 0. 9至約3的范圍內(nèi)，例如在從約0. 9至約2. 8的范圍內(nèi)，例如在從約0. 9至約2. 5的范圍 內(nèi)，例如在從約0. 9至約2的范圍內(nèi)，例如約1. 5,但是根據(jù)其它實(shí)施例其它數(shù)值也是可能 的。
[0094] 至少一個(gè)鍵合焊盤306的厚度T1與多個(gè)柱306的柱寬度W的比例等于或等于約 〇. 2的效果可以是鍵合焊盤306可以用作用于多個(gè)柱306中的柱的墊層。換言之，至少一個(gè) 鍵合焊盤306可以吸收施加在多個(gè)柱306上的壓縮力F2。在一個(gè)或多個(gè)實(shí)施例中，壓縮力 F2可以施加在多個(gè)柱306的基部306b上。一個(gè)或多個(gè)實(shí)施例的效果可以減小多個(gè)柱306 的應(yīng)力和/或應(yīng)變。一個(gè)或多個(gè)實(shí)施例的效果可以減小芯片302與芯片外部的連接區(qū)域 (例如其它芯片的鍵合焊盤和/或襯底上的跡線）之間連接的破損。一個(gè)或多個(gè)實(shí)施例的 效果可以是提高芯片302與芯片外部的連接區(qū)域（例如其它芯片的鍵合焊盤和/或襯底上 的跡線）之間連接的可靠性。
[0095] 在一個(gè)或多個(gè)實(shí)施例中，芯片裝置可以包括形成在多個(gè)柱306上的鍵合材料308。 在一個(gè)或多個(gè)實(shí)施例中，鍵合材料308可以被配置為插入在多個(gè)柱306與芯片外部的連接 區(qū)域（例如其它芯片的鍵合焊盤和/或襯底上的跡線和/或載體上的焊盤）之間。在其它 實(shí)施例中，鍵合材料308可以放置在芯片外部的連接區(qū)域（例如其它芯片的鍵合焊盤和/ 或襯底上的跡線和/或載體上的焊盤）上，并且可以不包括在如圖3A所示的芯片裝置中。
[0096] 在一個(gè)或多個(gè)實(shí)施例中，鍵合材料308可以借由熱壓工藝、擴(kuò)散焊接工藝、印刷工 藝、或其它合適工藝的至少一個(gè)而形成在多個(gè)柱306上和/或在芯片外部的連接區(qū)域上。
[0097] 在一個(gè)或多個(gè)實(shí)施例中，鍵合材料308的直徑可以至少基本上等于多個(gè)柱306的 柱寬度W。
[0098] 在一個(gè)或多個(gè)實(shí)施例中，鍵合材料308可以包括或者可以由選自以下材料組的至 少一種材料構(gòu)成，材料組包括：鉍、銅、銻、銦、錫、金、銀和鋅，但是根據(jù)其它實(shí)施例其它材料 也是可能的。
[0099] 圖3B示出了根據(jù)多個(gè)實(shí)施例的芯片裝置的截面圖。
[0100] 如圖3B所示，在視圖301中，芯片302可以包括形成在芯片302的表面302a的至 少一部分上的芯片襯墊310。在一個(gè)或多個(gè)實(shí)施例中，芯片襯墊310可以插入在芯片302與 至少一個(gè)鍵合焊盤304之間（如圖3B所示）。在該實(shí)施例中，在芯片302的表面302a上形 成至少一個(gè)鍵合焊盤304可以包括在芯片襯墊310上形成至少一個(gè)鍵合焊盤304。
[0101] 在一個(gè)或多個(gè)實(shí)施例中，可以借由沉積工藝形成芯片襯墊310,諸如例如電鍍工 藝、化學(xué)氣相沉積（CVD)工藝、低壓CVD(LPCVD)工藝、等離子體增強(qiáng)化學(xué)氣相沉積（PECVD) 工藝、高密度等離子體化學(xué)氣相沉積（HDP-CVD)工藝、物理氣相沉積（PVD)工藝、和濺射工 藝的至少一種，或者其它合適的沉積工藝。
[0102] 在一個(gè)或多個(gè)實(shí)施例中，可以根據(jù)圖案化的沉積掩模來(lái)執(zhí)行沉積工藝，圖案化的 沉積掩?？梢孕纬稍谛酒?02的表面302a的一部分之上。根據(jù)實(shí)施例，可以通過(guò)在芯片 302的表面302a之上沉積掩模材料、以及對(duì)掩模材料進(jìn)行圖案化以形成圖案化的沉積掩模 來(lái)形成圖案化的沉積掩模。在一個(gè)或多個(gè)實(shí)施例中，對(duì)掩模材料進(jìn)行圖案化可以包括或者 可以由平版印刷工藝（例如光刻工藝）構(gòu)成。在一個(gè)或多個(gè)實(shí)施例中，可以在形成芯片襯 墊310之后移除圖案化的沉積掩模。
[0103] 在一個(gè)或多個(gè)實(shí)施例中，芯片襯墊310可以被配置為將包括在芯片302中的至少 一個(gè)電路連接（例如電連接和/或物理連接）至至少一個(gè)鍵合焊盤304。因此，在一個(gè)或多 個(gè)實(shí)施例中，形成芯片襯墊310可以包括在芯片的表面302a中形成開(kāi)口（例如開(kāi)孔、過(guò)孔 (例如硅通孔）、溝槽、空腔、深槽），以及在開(kāi)口內(nèi)和芯片302的表面302a的一部分之上沉 積芯片襯墊310。在一個(gè)或多個(gè)實(shí)施例中，形成在開(kāi)口內(nèi)的芯片襯墊310可以將包括在芯片 302中至少一個(gè)電路連接（例如電連接和/或物理連接）至至少一個(gè)鍵合焊盤304。在一 個(gè)或多個(gè)實(shí)施例中，可以借由刻蝕工藝（例如濕法刻蝕工藝和/或干法刻蝕工藝，例如等離 子體刻蝕工藝）形成開(kāi)口。在一個(gè)或多個(gè)實(shí)施例中，可以在形成芯片襯墊310之后在芯片 302上形成至少一個(gè)鍵合焊盤304。
[0104] 在一個(gè)或多個(gè)實(shí)施例中，芯片襯墊310可以包括或者可以由金屬或金屬合金構(gòu) 成。在一個(gè)或多個(gè)實(shí)施例中，金屬可以包括選自金屬組的至少一種金屬，金屬組包括：銅、 鈦、鎢、鋁、鉻和金，或者包含至少一種前述金屬的合金。
[0105] 圖3C示出了根據(jù)多個(gè)實(shí)施例的芯片裝置的截面圖。
[0106] 如圖3C所示，在視圖303中，芯片裝置可以包括柱襯墊312,形成在至少一個(gè)鍵合 焊盤304的背離芯片302的至少一部分表面304a上。在一個(gè)或多個(gè)實(shí)施例中，柱襯墊312 可以插入在至少一個(gè)鍵合焊盤304與多個(gè)柱306中的至少一個(gè)柱之間（如圖3C所示）。在 一個(gè)或多個(gè)實(shí)施例中，柱襯墊312可以在至少一個(gè)鍵合焊盤304上形成至少一個(gè)柱306之 前形成在至少一個(gè)鍵合焊盤304 (例如在至少一個(gè)鍵合焊盤304的至少一部分表面304a 上）上。
[0107] 在一個(gè)或多個(gè)實(shí)施例中，可以借由沉積工藝形成柱襯墊312,諸如例如電鍍工藝、 化學(xué)氣相沉積（CVD)工藝、低壓CVD(LPCVD)工藝、等離子體增強(qiáng)化學(xué)氣相沉積（PECVD)工 藝、高密度等離子體化學(xué)氣相沉積（HDP-CVD)、物理氣相沉積（PVD)工藝、和濺射工藝的至 少一個(gè)，或者其它合適的沉積工藝。
[0108] 在一個(gè)或多個(gè)實(shí)施例中，可以根據(jù)圖案化的沉積掩模來(lái)執(zhí)行沉積工藝，圖案化的 沉積掩模可以形成在至少一個(gè)鍵合焊盤304的背離芯片302的表面304a的至少一部分之 上。根據(jù)實(shí)施例，可以通過(guò)在至少一個(gè)鍵合焊盤304的表面304a之上以及芯片302的表面 302a之上沉積掩模材料、以及對(duì)掩模材料進(jìn)行圖案化以形成圖案化的沉積掩模來(lái)形成圖案 化的沉積掩模。在一個(gè)或多個(gè)實(shí)施例中，對(duì)掩模材料進(jìn)行圖案化可以包括或者可以由平版 印刷工藝（例如光刻工藝）構(gòu)成。在一個(gè)或多個(gè)實(shí)施例中，可以在形成柱襯墊312之后移 除圖案化的沉積掩模。
[0109] 在一個(gè)或多個(gè)實(shí)施例中，柱襯墊312可以包括或者可以由金屬或金屬合金構(gòu)成。 在一個(gè)或多個(gè)實(shí)施例中，金屬可以包括選自金屬組的至少一種金屬，金屬組包括：銅、鈦、 鎢、鋁、鉻和金，或者包含至少一種前述金屬的合金。
[0110] 圖4示出了根據(jù)各個(gè)實(shí)施例的芯片裝置的截面圖。
[0111] 與圖3A至圖3C中相同的圖4中的附圖標(biāo)記標(biāo)識(shí)了與圖3A至圖3C中相同或相似 的元件。因此，此處不再贅述那些元件；參照以上說(shuō)明書。以下描述圖4與圖3A至圖3C之 間的差異。
[0112] 在一個(gè)或多個(gè)實(shí)施例中，芯片302可以包括多個(gè)鍵合焊盤304-1、304-2。在一個(gè)或 多個(gè)實(shí)施例中，多個(gè)柱306-1、306-2可以形成在多個(gè)鍵合焊盤304-1、304-2上。例如，在如 圖4所示實(shí)施例中，包括多個(gè)柱306-1的一組柱可以形成在鍵合焊盤304-1上，而包括多個(gè) 柱306-2的另一組柱可以形成在鍵合焊盤304-2上。
[0113] 作為示例僅示出了兩個(gè)鍵合焊盤304-1、304_2,然而鍵合焊盤的數(shù)目可以大于等 于兩個(gè)，例如三個(gè)、四個(gè)、五個(gè)、六個(gè)、七個(gè)、八個(gè)、九個(gè)，或者數(shù)十、數(shù)百、數(shù)千的量級(jí)，或者在 一些實(shí)施例中甚至更多鍵合焊盤。同樣地，作為示例在多個(gè)鍵合焊盤304-U304-2中的每 個(gè)鍵合焊盤上僅示出了兩個(gè)柱（例如在鍵合焊盤304-1上兩個(gè)柱306-1，以及在鍵合焊盤 304-2上兩個(gè)柱306-2)，然而形成在多個(gè)鍵合焊盤中的鍵合焊盤上的柱的數(shù)目可以大于等 于兩個(gè)，并且可以例如是三個(gè)、四個(gè)、五個(gè)、六個(gè)、七個(gè)、八個(gè)、九個(gè)，或者以數(shù)十、數(shù)百、數(shù)千 的量級(jí)，或者在一些實(shí)施例中甚至更多柱。
[0114] 如上結(jié)合圖3A所述，多個(gè)柱中的柱寬度W可以在從約5 μ m至約25 μ m的范圍內(nèi)， 例如在從約8 μ m至約25 μ m的范圍內(nèi)，例如在從約10 μ m至約25 μ m的范圍內(nèi)，例如在從 約12 μ m至約22 μ m的范圍內(nèi)，例如在從約12 μ m至約20 μ m的范圍內(nèi)，例如在從約12 μ m 至約18 μ m的范圍內(nèi)，例如在從約12 μ m至約17 μ m的范圍內(nèi)，例如約15 μ m，但是根據(jù)其它 實(shí)施例其它數(shù)值也是可能的。
[0115] 多個(gè)柱中的柱寬度W在從約5μπι至約25μπι的范圍內(nèi)的效果可以是鍵合焊盤 304-1可以放置為更靠近其它鍵合焊盤304-2,例如與鍵合焊盤304-1相鄰的鍵合焊盤?？?以減小鍵合焊盤304-1與另一個(gè)鍵合焊盤304-2 (例如相鄰的鍵合焊盤304-1)之間的距 離。該距離可以稱作"焊盤節(jié)距Ρ"。一個(gè)或多個(gè)實(shí)施例的效果可以是減小焊盤節(jié)距Ρ。一 個(gè)或多個(gè)實(shí)施例的效果可以是提高焊盤密度，也即芯片302的表面302a的每單位面積的焊 盤數(shù)目。
[0116] 如上結(jié)合圖3A所述，鍵合焊盤304-1與304-2可以包括或者可以是輸入/輸出 (I/O)焊盤，但是根據(jù)其它實(shí)施例其它類型的芯片302的焊盤（例如測(cè)試焊盤、電源焊盤和 接地焊盤）也是可能的。類似地，如上結(jié)合圖3A所述，鍵合焊盤304-1和304-2可以包括 或者可以是輸入/輸出（I/O)信號(hào)線，但是根據(jù)其它實(shí)施例其它類型線（測(cè)試信號(hào)線、電源 線和接地線）也是可能的。
[0117] 在一個(gè)或多個(gè)實(shí)施例中，鍵合焊盤304-1可以是信號(hào)供應(yīng)網(wǎng)絡(luò)（例如提供第一 1/ 〇信號(hào)的網(wǎng)絡(luò)）的一部分。在實(shí)施例中，鍵合焊盤304-2可以是與鍵合焊盤304-1相同的信 號(hào)供應(yīng)網(wǎng)絡(luò)的一部分。換言之，鍵合焊盤304-1和鍵合焊盤304-2可以屬于相同的I/O網(wǎng) 絡(luò)。再換言之，鍵合焊盤304-1和鍵合焊盤304-2可以被配置為承載相同的I/O信號(hào)。
[0118] 在其它實(shí)施例中，鍵合焊盤304-1和鍵合焊盤304-2可以是不同信號(hào)供應(yīng)網(wǎng)絡(luò)的 一部分。換言之，鍵合焊盤304-1和鍵合焊盤304-2可以屬于不同的I/O網(wǎng)絡(luò)。又換言之， 鍵合焊盤304-1和鍵合焊盤304-2可以被配置為承載不同的I/O信號(hào)。
[0119] 在一個(gè)或多個(gè)實(shí)施例中，屬于不同信號(hào)網(wǎng)絡(luò)的鍵合焊盤304-1、304-2的焊盤節(jié)距 P可以大于或等于約40μπι，例如在從約40μπι至約80μπι的范圍內(nèi)，例如在從約40μπι至 約70 μ m的范圍內(nèi)，例如在從約40 μ m至約65 μ m的范圍內(nèi)，例如在從約40 μ m至約60 μ m 的范圍內(nèi)，例如約50 μ m，但是根據(jù)其它實(shí)施例其它數(shù)值也是可能的。
[0120] 在一個(gè)或多個(gè)實(shí)施例中，屬于相同信號(hào)網(wǎng)絡(luò)的鍵合焊盤304-U304-2的焊盤節(jié)距 P可以小于或等于約50 μ m，例如小于或等于約40 μ m，例如在從約15 μ m至約40 μ m的范圍 內(nèi)，例如在從約20 μ m至約40 μ m的范圍內(nèi)，例如在從約30 μ m至約40 μ m的范圍內(nèi)，例如 約35 μ m，但是根據(jù)其它實(shí)施例其它數(shù)值也是可能的。
[0121] 圖5A至圖?示出了根據(jù)各個(gè)實(shí)施例的芯片裝置的截面圖。
[0122] 圖5A至圖ro中與圖3A至圖3C中相同的附圖標(biāo)記標(biāo)識(shí)與圖3A至圖3C中相同的 或者相似的元件。因此，在本文中不再贅述那些元件；參考以上說(shuō)明。以下描述圖5A至圖 與圖3A至圖3C之間的差異。
[0123] 如圖5A所示，在視圖500中，芯片裝置可以包括芯片302芯片302包括至少一個(gè) 鍵合焊盤304,以及形成在至少一個(gè)鍵合焊盤304上的多個(gè)柱306。
[0124] 作為示例僅示出了一個(gè)鍵合焊盤304,然而鍵合焊盤的數(shù)目可以大于一個(gè)，并且可 以例如是兩個(gè)、三個(gè)、四個(gè)、五個(gè)、六個(gè)、七個(gè)、八個(gè)、九個(gè)，或者數(shù)十、數(shù)百、數(shù)千的量級(jí)，或者 在一些實(shí)施例中甚至更多鍵合焊盤。作為示例僅示出了形成在至少一個(gè)鍵合焊盤304上的 多個(gè)柱的一個(gè)柱306,然而柱的數(shù)目可以大于一個(gè)，并且可以例如是兩個(gè)、三個(gè)、四個(gè)、五個(gè)、 六個(gè)、七個(gè)、八個(gè)、九個(gè)，或者數(shù)十、數(shù)百、數(shù)千的量級(jí)，或者在一些實(shí)施例中甚至更多柱。
[0125] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱306的柱可以包括相互層疊布置的多個(gè)片段 506-1、506-2。作為示例僅示出了兩個(gè)片段506-1、506-2,然而片段的數(shù)目可以大于兩個(gè)，并 且可以例如是三個(gè)、四個(gè)、五個(gè)、六個(gè)、七個(gè)、八個(gè)、九個(gè)，或者數(shù)十、數(shù)百、數(shù)千的量級(jí)，或者 在一些實(shí)施例中甚至更多片段。
[0126] 在一個(gè)或多個(gè)實(shí)施例中，可以借由沉積工藝形成多個(gè)片段506-1、506-2中的每一 個(gè)片段，沉積工藝諸如例如電鍍工藝、化學(xué)氣相沉積（CVD)工藝、低壓CVD(LPCVD)工藝、等 離子體增強(qiáng)化學(xué)氣相沉積（PECVD)工藝、高密度等離子體化學(xué)氣相沉積（HDP-CVD)工藝、物 理氣相沉積（PVD)工藝、和濺射工藝的至少一種，或者其它合適的沉積工藝。
[0127] 在一個(gè)或多個(gè)實(shí)施例中，可以根據(jù)圖案化的沉積掩模來(lái)執(zhí)行沉積工藝。
[0128] 例如，可以采用形成在至少一個(gè)鍵合焊盤304的背離芯片302的表面304a的至少 一部分之上的第一圖案化的沉積掩模來(lái)形成第一片段506-1。根據(jù)實(shí)施例，可以通過(guò)在至少 一個(gè)鍵合焊盤304的背離芯片302的表面304a之上以及在芯片302的表面302a之上沉積 掩模材料、以及對(duì)掩模材料進(jìn)行圖案化以形成第一圖案化的沉積掩模來(lái)形成第一圖案化的 沉積掩模。在一個(gè)或多個(gè)實(shí)施例中，對(duì)掩模材料進(jìn)行圖案化可以包括或者可以由平版印刷 工藝（例如光刻工藝）構(gòu)成。在一個(gè)或多個(gè)實(shí)施例中，可以在形成第一片段506-1之后移 除第一圖案化的沉積掩模。
[0129] 在實(shí)施例中，可以采用形成在第一片段506-1的背離芯片302的表面506-la的至 少一部分之上的第二圖案化的沉積掩模來(lái)形成多個(gè)柱306中的柱的第二片段506-2。根據(jù) 實(shí)施例，可以通過(guò)在第一片段506-1的表面506-la之上、在至少一個(gè)鍵合焊盤304的背離 芯片302的表面304a之上、以及在芯片302的表面302a之上沉積掩模材料，并且對(duì)掩模材 料進(jìn)行圖案化以形成第二圖案化的沉積掩模來(lái)形成第二圖案化的沉積掩模。在一個(gè)或多個(gè) 實(shí)施例中，對(duì)掩模材料進(jìn)行圖案化可以包括或者可以由平版印刷工藝（例如光刻工藝）構(gòu) 成。在一個(gè)或多個(gè)實(shí)施例中，可以在形成第二片段506-a之后移除第二圖案化的沉積掩模。
[0130] 如上所述，可以沿垂直于芯片302的表面302a的方向測(cè)量多個(gè)柱306中的柱的高 度H。在一個(gè)或多個(gè)實(shí)施例中，高度Η可以是相互層疊布置的多個(gè)片段506-1、506-2的總高 度。例如，在圖5Α中，第一片段506-1可以具有高度Η1，而第二片段506-2可以具有高度 Η2。因此，如圖5Α中所示柱306的高度Η可以被計(jì)算為相互層疊布置的多個(gè)片段506-1、 506-2的總高度，也即Η = Η1+Η2。
[0131] 如上所述，高度Η可以大于或等于約10 μ m，例如大于或等于約20 μ m，例如大于或 等于約30 μ m，例如大于或等于約40 μ m，例如在從約40 μ m至約100 μ m的范圍內(nèi)，例如在 從約40 μ m至約80 μ m的范圍內(nèi)，例如在從約40 μ m至約60 μ m的范圍內(nèi)，例如約50 μ m，但 是根據(jù)其它實(shí)施例其它數(shù)值也是可能的。
[0132] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)片段506-1、506_2中的每一個(gè)片段可以具有不同寬 度。例如，在圖5A中，第一片段506-1可以具有寬度W1，而第二片段506-2可以具有寬度 W2〇
[0133] 如上結(jié)合圖3A所述，多個(gè)柱306的柱寬度W可以被測(cè)量為沿垂直于高度Η的方向 的柱的最寬橫向范圍。在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱306的柱寬度W可以指代柱的最寬 部分的寬度，也即W = W1。
[0134] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱306的柱寬度W可以在從約5 μ m至約25 μ m的范 圍內(nèi)，例如在從約8 μ m至約25 μ m的范圍內(nèi)，例如在從約10 μ m至約25 μ m的范圍內(nèi)，例如 在從約12 μ m至約22 μ m的范圍內(nèi)，例如在從約12 μ m至約20 μ m的范圍內(nèi)，例如在從約 12 μ m至約18 μ m的范圍內(nèi)，例如在從約12 μ m至約17 μ m的范圍內(nèi)，例如約15 μ m，但是根 據(jù)其它實(shí)施例其它數(shù)值也是可能的。
[0135] 如上結(jié)合圖3A所述，多個(gè)柱中的柱縱橫比可以被計(jì)算為柱高度Η與柱寬度W的比 例，換言之H:W。根據(jù)實(shí)施例，如圖5Α中所示包括多個(gè)片段506-U506-2的柱306的縱橫比 (H:W)可以大于或等于約2,例如大于或等于約2. 5,例如大于或等于約3,例如大于或等于 約5,但是根據(jù)其它實(shí)施例其它數(shù)值也是可能的。
[0136] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱306中的柱的具有較小寬度的片段可以被布置為 比具有較大寬度的其它片段更遠(yuǎn)離芯片302。例如，如圖5A中所示柱306的第一片段506-1 可以具有比至少一個(gè)柱306的第二片段506-2更大的寬度W1。因此，第二片段506-2可以 比第一片段506-1被布置為更遠(yuǎn)離芯片302。
[0137] 該裝置的效果可以是分配了在多個(gè)柱306中橫向力F1與壓縮力F2的至少一個(gè)。 因此，一個(gè)或多個(gè)實(shí)施例的效果可以是減少芯片302與芯片外部的連接區(qū)域（例如其它芯 片的鍵合焊盤和/或襯底上的跡線，襯底例如芯片封裝的襯底）之間互連的破損。一個(gè)或 多個(gè)實(shí)施例的效果可以是提高了芯片302與芯片外部的連接區(qū)域（例如其它芯片的鍵合焊 盤和/或襯底上的跡線，襯底例如芯片封裝的襯底）之間互連的可靠性。
[0138] 圖5B示出了根據(jù)各個(gè)實(shí)施例的芯片裝置的截面圖。
[0139] 如圖5B所示，在視圖501中，芯片302可以包括至少一個(gè)片段襯墊502,該片段襯 墊502形成在多個(gè)柱306中的柱的至少一對(duì)相鄰片段506-U506-2之間（如圖5B所示）。
[0140] 在一個(gè)或多個(gè)實(shí)施例中，可以借由沉積工藝形成片段襯墊502,沉積工藝諸如例如 電鍍工藝、化學(xué)氣相沉積（CVD)工藝、低壓CVD(LPCVD)工藝、等離子體增強(qiáng)化學(xué)氣相沉積 (PECVD)工藝、高密度等離子體化學(xué)氣相沉積（HDP-CVD)工藝、物理氣相沉積（PVD)工藝、和 濺射工藝的至少一種，或者其它合適的沉積工藝。
[0141] 在一個(gè)或多個(gè)實(shí)施例中，片段襯墊502可以包括或者可以由金屬或金屬合金構(gòu) 成。在一個(gè)或多個(gè)實(shí)施例中，金屬可以包括選自金屬組的至少一種金屬，金屬組包括：銅、 鈦、鎢、鋁、鉻和金，或者包含至少一種前述金屬的合金。
[0142] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱306中的柱的高度Η可以包括片段襯墊502的厚 度（如圖5Β所示）。
[0143] 如圖5C所示，在視圖503中，芯片302可以包括形成在芯片302的表面302a的至 少一部分上的芯片襯墊310。在一個(gè)或多個(gè)實(shí)施例中，芯片襯墊310可以插入在芯片302與 至少一個(gè)鍵合焊盤304之間（如圖5C所示）。在該實(shí)施例中，在芯片302的表面302a上形 成至少一個(gè)鍵合焊盤304可以包括在芯片襯墊310上形成至少一個(gè)鍵合焊盤304。
[0144] 如上結(jié)合圖5B所述，可以借由沉積工藝形成芯片襯墊310,沉積工藝諸如例如 電鍍工藝、化學(xué)氣相沉積（CVD)工藝、低壓CVD(LPCVD)工藝、等離子體增強(qiáng)化學(xué)氣相沉積 (PECVD)工藝、高密度等離子體化學(xué)氣相沉積（HDP-CVD)工藝、物理氣相沉積（PVD)工藝、和 濺射工藝的至少一種，或者其它合適的沉積工藝。
[0145] 如圖?所示，在視圖505中，芯片裝置可以包括柱襯墊312,該柱襯墊312形成在 至少一個(gè)鍵合焊盤304的背離芯片302的表面304a的至少一部分上。在一個(gè)或多個(gè)實(shí)施例 中，柱襯墊312可以插入在至少一個(gè)鍵合焊盤304與多個(gè)柱306的柱之間（如圖?所示）。 在一個(gè)或多個(gè)實(shí)施例中，可以在至少一個(gè)鍵合焊盤304上形成多個(gè)柱306之前在至少一個(gè) 鍵合焊盤304上（例如在至少一個(gè)鍵合焊盤304的表面304a的至少一部分上）形成柱襯 墊。
[0146] 如上結(jié)合圖3C所示，可以借由沉積工藝形成柱襯墊312,沉積工藝諸如例如電 鍍工藝、化學(xué)氣相沉積（CVD)工藝、低壓CVD(LPCVD)工藝、等離子體增強(qiáng)化學(xué)氣相沉積 (PECVD)工藝、高密度等離子體化學(xué)氣相沉積（HDP-CVD)工藝、物理氣相沉積（PVD)工藝、和 濺射工藝的至少一種，或者其它合適的沉積工藝。
[0147] 圖6示出了根據(jù)各個(gè)實(shí)施例的用于形成芯片裝置的方法600。
[0148] 在一個(gè)或多個(gè)實(shí)施例中，用于形成芯片裝置的方法600可以例如用于形成如圖3A 至圖3C、圖4、以及圖5A至圖ro的至少一個(gè)中所示的芯片裝置。
[0149] 在一個(gè)或多個(gè)實(shí)施例中，用于形成芯片裝置的方法600可以包括：提供包括多個(gè) 電網(wǎng)的芯片，其中每個(gè)電網(wǎng)包括至少一個(gè)鍵合焊盤（在步驟602中）；以及在多個(gè)電網(wǎng)中的 大多數(shù)電網(wǎng)的至少一個(gè)鍵合焊盤上形成多個(gè)柱，其中多個(gè)柱可以被配置為將至少一個(gè)鍵合 焊盤連接至芯片外部的連接區(qū)域（在步驟604)中。
[0150] 方法600可以進(jìn)一步包括將芯片組裝至芯片外部的連接區(qū)域，其中多個(gè)電網(wǎng)中的 大多數(shù)電網(wǎng)可以包括芯片的電源網(wǎng)和信號(hào)網(wǎng)的中的大多數(shù)，以及其中多個(gè)柱可以形成在芯 片與芯片外部的連接區(qū)域之間的互連（在步驟606中）。換言之，電網(wǎng)可以包括芯片的電源 網(wǎng)和?目號(hào)網(wǎng)。
[0151] 應(yīng)該注意的是在將芯片組裝至芯片外部的連接區(qū)域（在步驟606中）之前以及在 形成多個(gè)柱之后（在步驟604中），可以執(zhí)行光學(xué)測(cè)試和/或光學(xué)檢測(cè)，例如以確保在多個(gè) 電網(wǎng)中的大多數(shù)電網(wǎng)的至少一個(gè)鍵合焊盤上形成所需尺寸的柱。
[0152] 圖7示出了根據(jù)各個(gè)實(shí)施例的用于形成芯片裝置的方法700。
[0153] 在一個(gè)或多個(gè)實(shí)施例中，用于形成芯片裝置的方法700可以例如用于形成圖3Α至 圖3C、圖4、以及圖5Α至圖?的至少一個(gè)中所示的芯片裝置。
[0154] 在一個(gè)或多個(gè)實(shí)施例中，用于形成芯片裝置的方法700可以包括：提供包括至少 一個(gè)鍵合焊盤的芯片（在步驟702中）；以及在至少一個(gè)鍵合焊盤上形成多個(gè)柱，其中多 個(gè)柱可以被配置為將至少一個(gè)鍵合焊盤連接至芯片外部的連接區(qū)域，以及其中多個(gè)柱中的 柱的高度與多個(gè)柱中的柱的最寬橫向范圍的寬度的比例可以大于或等于約2(在步驟704 中）。
[0155] 圖8示出了根據(jù)各個(gè)實(shí)施例的芯片裝置的截面圖800。
[0156] 在圖8中與圖3A至圖3C中相同的附圖標(biāo)記標(biāo)識(shí)與圖3A至圖3C中相同或者相似 的元件。因此，在本文中不再贅述那些元件；參照以上描述。以下描述圖8與圖3A至圖3C 之間的差異。
[0157] 如圖8所示，芯片裝置可以包括芯片302芯片302包括至少一個(gè)鍵合焊盤304,以 及形成在至少一個(gè)鍵合焊盤304上的多個(gè)柱306 ;芯片外部的連接區(qū)域828,包括形成在芯 片外部的連接區(qū)域828的背離芯片302的表面828b上的至少一個(gè)跡線832 ;以及形成在至 少一個(gè)跡線832的跡線上的多個(gè)導(dǎo)電互連837。
[0158] 如圖8中所示的芯片外部的連接區(qū)域828可以例如等同于如圖2中所示的芯片外 部的連接區(qū)域228。同樣地，圖8中所示的至少一個(gè)跡線832可以例如等同于圖2中所示的 至少一個(gè)跡線232。類似地，圖8中所示的多個(gè)導(dǎo)電互連834可以例如等同于圖2中所示的 多個(gè)導(dǎo)電互連234。至少一個(gè)跡線832可以連接（例如借由至少一個(gè)過(guò)孔804)至形成在芯 片外部的連接區(qū)域828的面向芯片302的表面828a上的跡線802,如圖8所示。
[0159] 如上所述，多個(gè)柱306中的柱的高度Η可以指代在芯片302與芯片外部的連接區(qū) 域828之間的互連的有效高度。例如，有效高度Η可以是形成在芯片302上柱306的高度 Η1與形成在芯片外部的連接區(qū)域上的互連（例如柱）的高度Η2的和。例如，Η = Η1+Η2。 換言之，可以通過(guò)在芯片外部的連接區(qū)域828的跡線802(例如焊區(qū)焊盤，例如暴露的焊區(qū) 焊盤）上引入互連830 (例如柱）而達(dá)到或者擴(kuò)展多個(gè)柱306中的柱的有效高度H。在一些 示例中，形成在芯片302上的柱306的有效高度Η可以包括互連（例如焊料接合點(diǎn)）的高 度Hx，其中該互連可以例如設(shè)置在形成在芯片302上的柱306與形成在芯片外部的連接區(qū) 域上互連830(例如柱）之間。例如，Η = Η1+Η1+Ηχ。因此，可以使用芯片302與芯片外部 的連接區(qū)域828之間的互連的有效高度Η來(lái)計(jì)算數(shù)值與多個(gè)柱306中的柱的高度Η的比例， 也即Η = Η1+Η2或者H = Hl+Hl+Hx。在一個(gè)或多個(gè)實(shí)施例中，在芯片302與芯片外部的連 接區(qū)域828之間的互連的有效高度Η可以在大于或等于約30 μ m的范圍內(nèi)，例如大于或等 于約40 μ m，例如大于或等于約60 μ m，例如大于或等于約80 μ m，例如大于或等于約90 μ m， 例如約100 μ m。
[0160] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)導(dǎo)電互連834可以包括或者可以是選自互連的組的 至少一個(gè)互連，互連的組包括：焊料球，柱（例如電鍍柱），凸塊（例如柱頭凸塊），接線鍵 合，以及導(dǎo)電膠沉積物，但是根據(jù)其它實(shí)施例其它互連也是可能的。多個(gè)工藝可以使用焊料 沉積物，該焊料沉積物或者放置在柱上，在芯片外部區(qū)域上，或者在互連的兩側(cè)上。
[0161] 在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)跡線832的設(shè)計(jì)以及多個(gè)導(dǎo)電互連834中的導(dǎo) 電互連的設(shè)計(jì)可以分別類似于至少一個(gè)鍵合焊盤304的設(shè)計(jì)以及多個(gè)柱306中的至少一個(gè) 柱的設(shè)計(jì)。因此，由如圖3A至圖3C、圖4、以及圖5A至圖?所示實(shí)施例所提供的效果可以 同樣地適用于如圖8所示的實(shí)施例。
[0162] 根據(jù)一個(gè)或多個(gè)實(shí)施例，可以提供一種芯片裝置。在一個(gè)或多個(gè)實(shí)施例中，芯片裝 置可以包括：包括至少一個(gè)鍵合焊盤的芯片；以及形成在至少一個(gè)鍵合焊盤上的多個(gè)柱， 其中多個(gè)柱可以被配置為將至少一個(gè)鍵合焊盤連接至芯片外部的連接區(qū)域。
[0163] 在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)鍵合焊盤可以包括輸入/輸出焊盤。
[0164] 在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)鍵合焊盤可以包括輸入/輸出信號(hào)線。
[0165] 在一個(gè)或多個(gè)實(shí)施例中，芯片可以包括或者可以是具有高引腳數(shù)目的芯片。
[0166] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱中的至少一個(gè)柱的高度與至少一個(gè)柱的最寬橫向 范圍的寬度之間的比例可以大于或等于約2。
[0167] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱中的至少一個(gè)柱的最寬橫向范圍的寬度可以在從 約5 μ m至約25 μ m的范圍內(nèi)。
[0168] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱中的至少一個(gè)柱的高度可以大于或等于約10 μ m。
[0169] 在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)鍵合焊盤的厚度可以在從約3μπι至約8μπι的 范圍內(nèi)。
[0170] 在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)鍵合焊盤的厚度與多個(gè)柱中的至少一個(gè)柱的最 寬橫向范圍的寬度之間的比例可以大于或等于約2。
[0171] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱中的至少一個(gè)柱可以包括相互層疊布置的多個(gè)片 段，其中多個(gè)片段中的每一個(gè)片段可以具有不同寬度。
[0172] 在一個(gè)或多個(gè)實(shí)施例中，具有至少一個(gè)柱的較小寬度的片段可以被布置為比至少 一個(gè)柱的具有較大寬度的其它片段更加遠(yuǎn)離芯片。
[0173] 在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)柱可以進(jìn)一步包括形成在至少一個(gè)柱的至少一 對(duì)相鄰片段之間的片段襯墊。
[0174] 在一個(gè)或多個(gè)實(shí)施例中，芯片可以進(jìn)一步包括形成在芯片的表面上的芯片襯墊， 其中芯片的表面可以被配置為面向芯片外部的連接區(qū)域，以及其中芯片襯墊可以插入在芯 片與至少一個(gè)鍵合焊盤之間。
[0175] 在一個(gè)或多個(gè)實(shí)施例中，芯片布置可以進(jìn)一步包括形成在至少一個(gè)鍵合焊盤的背 離芯片的表面的至少一部分上的柱襯墊，柱襯墊插入在至少一個(gè)鍵合焊盤與多個(gè)柱中的至 少一個(gè)柱之間。
[0176] 在一個(gè)或多個(gè)實(shí)施例中，芯片可以包括多個(gè)鍵合焊盤，其中多個(gè)柱可以形成在多 個(gè)鍵合焊盤上。
[0177] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)鍵合焊盤可以包括第一組鍵合焊盤以及第二組鍵合 焊盤，其中第一組鍵合焊盤可以包括被配置為承載輸入/輸出信號(hào)的至少一個(gè)鍵合焊盤， 以及其中第二組鍵合焊盤可以包括被配置為承載另一輸入/輸入信號(hào)的至少一個(gè)鍵合焊 盤。
[0178] 在一個(gè)或多個(gè)實(shí)施例中，第一組鍵合焊盤與第二組鍵合焊盤之間的焊盤節(jié)距可以 大于或等于約40 μ m。
[0179] 在一個(gè)或多個(gè)實(shí)施例中，第一組鍵合焊盤可以進(jìn)一步包括多個(gè)鍵合焊盤。
[0180] 在一個(gè)或多個(gè)實(shí)施例中，在第一組鍵合焊盤中的一個(gè)鍵合焊盤與第一組鍵合焊盤 中的另一鍵合焊盤之間的焊盤節(jié)距可以小于或等于約50 μ m。
[0181] 在一個(gè)或多個(gè)實(shí)施例中，芯片裝置可以進(jìn)一步包括：芯片外部的連接區(qū)域，包括形 成在芯片外部的連接區(qū)域的背離芯片的表面上的至少一個(gè)跡線；以及多個(gè)導(dǎo)電互連，形成 在至少一個(gè)跡線上。
[0182] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)導(dǎo)電互連可以包括選自互連的組的至少一個(gè)互連， 互連的組包括：焊料球，柱，凸塊，接線鍵合，以及導(dǎo)電膠沉積物。
[0183] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)導(dǎo)電互連中的至少一個(gè)導(dǎo)電互連的高度與至少一個(gè) 導(dǎo)電互連的最寬橫向范圍的寬度的比例可以大于或等于約2。
[0184] 在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)跡線的厚度與多個(gè)導(dǎo)電互連中的至少一個(gè)導(dǎo)電 互連的最寬橫向范圍的寬度的比例可以大于或等于約〇. 2。
[0185] 根據(jù)一個(gè)或多個(gè)實(shí)施例，可以提供一種芯片裝置。在一個(gè)或多個(gè)實(shí)施例中，芯片裝 置可以包括：包括至少一個(gè)輸入/輸出焊盤的芯片；以及形成在至少一個(gè)輸入/輸出焊盤 上的多個(gè)柱，其中多個(gè)柱可以被配置為將至少一個(gè)輸入/輸出焊盤連接至芯片外部的連接 區(qū)域。
[0186] 在一個(gè)或多個(gè)實(shí)施例中，多個(gè)柱中的柱的高度與多個(gè)柱中的柱的最寬橫向范圍的 寬度的比例可以大于或等于約2。
[0187] 在一個(gè)或多個(gè)實(shí)施例中，至少一個(gè)輸入/輸出焊盤的厚度與多個(gè)柱中的柱的最寬 橫向范圍的寬度的比例可以大于或等于約0. 2。
[0188] 根據(jù)一個(gè)或多個(gè)實(shí)施例，可以提供一種用于形成芯片裝置的方法。在一個(gè)或多個(gè) 實(shí)施例中，方法可以包括：提供包括至少一個(gè)鍵合焊盤的芯片；以及在至少一個(gè)鍵合焊盤 上形成多個(gè)柱，其中多個(gè)柱可以被配置為將至少一個(gè)鍵合焊盤連接至芯片外部的連接區(qū) 域。
[0189] 根據(jù)一個(gè)或多個(gè)實(shí)施例，可以提供一種用于形成芯片裝置的方法。在一個(gè)或多個(gè) 實(shí)施例中，方法可以包括：提供包括至少一個(gè)鍵合焊盤的芯片；以及在至少一個(gè)鍵合焊盤 上形成多個(gè)柱，其中多個(gè)柱可以被配置為將至少一個(gè)鍵合焊盤連接至芯片外部的連接區(qū) 域，以及其中多個(gè)柱中的柱的高度與多個(gè)柱中的柱的最寬橫向范圍的寬度的比例可以大于 或等于約2。
[0190] 在本文中所述的芯片裝置或方法的一個(gè)的上下文中所述的各個(gè)示例和特征方面 可以類似地適用于在本文中所述的其它芯片裝置或方法。
[0191] 盡管已經(jīng)參照本公開(kāi)的這些特征方面具體示出和描述了本公開(kāi)的各個(gè)特征方面， 但是本領(lǐng)域技術(shù)人員應(yīng)該理解的是可以不脫離由所附權(quán)利要求所限定的公開(kāi)的精神和范 圍而做出形式上和細(xì)節(jié)上的各種改變。公開(kāi)的范圍由此由所附權(quán)利要求所限定，并且因此 意在包括落入權(quán)利要求的等價(jià)形式的意義和范圍內(nèi)的所有改變。
【權(quán)利要求】
1. 一種芯片裝置，包括： 芯片，包括多個(gè)電網(wǎng)，其中每個(gè)電網(wǎng)包括至少一個(gè)鍵合焊盤；以及 多個(gè)柱，形成在所述多個(gè)電網(wǎng)中的大多數(shù)電網(wǎng)的所述至少一個(gè)鍵合焊盤上， 其中，所述多個(gè)柱被配置用于將所述多個(gè)電網(wǎng)中的所述大多數(shù)電網(wǎng)的所述至少一個(gè)鍵 合焊盤連接至芯片外部的連接區(qū)域。
2. 根據(jù)權(quán)利要求1所述的芯片裝置，其中，所述多個(gè)電網(wǎng)包括輸入網(wǎng)或輸出網(wǎng)以及電 源網(wǎng)。
3. 根據(jù)權(quán)利要求1所述的芯片裝置，其中，所述芯片包括具有多個(gè)引腳的高引腳數(shù)目 芯片，其中所述多個(gè)引腳包括多個(gè)數(shù)字信號(hào)引腳或多個(gè)模擬信號(hào)引腳，并且其中所述高引 腳數(shù)目芯片包括至少一個(gè)電源網(wǎng)。
4. 根據(jù)權(quán)利要求1所述的芯片裝置，其中，所述多個(gè)柱中的至少一個(gè)柱的高度與所述 至少一個(gè)柱的最寬橫向范圍的寬度的比大于或等于約2。
5. 根據(jù)權(quán)利要求1所述的芯片裝置，其中，所述多個(gè)柱中的至少一個(gè)柱的最寬橫向范 圍的寬度在從約5μπι至約25μπι的范圍內(nèi)。
6. 根據(jù)權(quán)利要求1所述的芯片裝置，其中，所述多個(gè)柱中的至少一個(gè)柱的高度大于或 等于約10 μ m。
7. 根據(jù)權(quán)利要求1所述的芯片裝置，其中，所述至少一個(gè)鍵合焊盤的厚度在從約3μπι 至約8μπι的范圍內(nèi)。
8. 根據(jù)權(quán)利要求1所述的芯片裝置，其中，所述至少一個(gè)鍵合焊盤的厚度與所述多個(gè) 柱中的至少一個(gè)柱的最寬橫向范圍的寬度的比大于或等于約0. 2。
9. 根據(jù)權(quán)利要求1所述的芯片裝置，其中，所述多個(gè)柱中的至少一個(gè)柱包括相互層疊 布置的多個(gè)片段，并且其中所述多個(gè)片段中的每個(gè)片段具有不同寬度。
10. 根據(jù)權(quán)利要求9所述的芯片裝置，其中，所述至少一個(gè)柱中的具有較小寬度的片段 被布置為比所述至少一個(gè)柱中的具有較大寬度的另一片段更加遠(yuǎn)離所述芯片。
11. 根據(jù)權(quán)利要求9所述的芯片裝置，其中，所述至少一個(gè)柱進(jìn)一步包括形成在所述至 少一個(gè)柱的至少一對(duì)相鄰片段之間的片段襯墊。
12. 根據(jù)權(quán)利要求1所述的芯片裝置，其中，所述芯片包括： 多個(gè)鍵合焊盤，其中所述多個(gè)柱形成在所述多個(gè)鍵合焊盤上，以及其中所述芯片外部 的連接區(qū)域是另一芯片。
13. 根據(jù)權(quán)利要求12所述的芯片裝置，其中，所述多個(gè)鍵合焊盤包括第一組鍵合焊盤 以及第二組鍵合焊盤，其中所述第一組鍵合焊盤包括被配置用于承載一個(gè)輸入/輸出信號(hào) 的至少一個(gè)鍵合焊盤，并且其中所述第二組鍵合焊盤包括被配置用于承載另一輸入/輸出 信號(hào)的至少一個(gè)鍵合焊盤。
14. 根據(jù)權(quán)利要求13所述的芯片裝置，其中，所述第一組中的鍵合焊盤與所述第二組 中的鍵合焊盤之間的焊盤節(jié)距大于或等于約40 μ m。
15. 根據(jù)權(quán)利要求13所述的芯片裝置，其中，所述第一組鍵合焊盤進(jìn)一步包括多個(gè)鍵 合焊盤。
16. 根據(jù)權(quán)利要求15所述的芯片裝置，其中，所述第一組中的一個(gè)鍵合焊盤與所述第 一組中的另一鍵合焊盤之間的焊盤節(jié)距小于或等于約50 μ m。
17. 根據(jù)權(quán)利要求1所述的芯片裝置，進(jìn)一步包括： 芯片外部的連接區(qū)域，包括形成在所述芯片外部的連接區(qū)域的背離所述芯片的表面上 的至少一個(gè)跡線；以及 多個(gè)導(dǎo)電互連，形成在所述至少一個(gè)跡線上。
18. 根據(jù)權(quán)利要求17所述的芯片裝置，其中，所述多個(gè)導(dǎo)電互連包括選自互連的組的 至少一個(gè)互連，所述組由以下項(xiàng)構(gòu)成：焊料球、柱、凸塊、接線鍵合以及導(dǎo)電膠沉積物。
19. 根據(jù)權(quán)利要求17所述的芯片裝置，其中，所述多個(gè)導(dǎo)電互連中的至少一個(gè)導(dǎo)電互 連的高度與所述至少一個(gè)導(dǎo)電互連的最寬橫向范圍的寬度的比大于或等于約2。
20. 根據(jù)權(quán)利要求17所述的芯片裝置，其中，所述至少一個(gè)跡線的厚度與所述多個(gè)導(dǎo) 電互連中的至少一個(gè)導(dǎo)電互連的最寬橫向范圍的寬度的比大于或等于約0. 2。
21. -種芯片裝置，包括： 芯片，包括至少一個(gè)輸入/輸出焊盤；以及 多個(gè)柱，形成在所述至少一個(gè)輸入/輸出焊盤上， 其中，所述多個(gè)柱被配置用于將所述至少一個(gè)輸入/輸出焊盤連接至芯片外部的連接 區(qū)域。
22. 根據(jù)權(quán)利要求21所述的芯片裝置，其中，所述多個(gè)柱中中的柱的高度與所述多個(gè) 柱中的柱的最寬橫向范圍的寬度的比大于或等于約2。
23. 根據(jù)權(quán)利要求22所述的芯片裝置，其中，所述至少一個(gè)輸入/輸出焊盤的厚度與所 述多個(gè)柱中的柱的最寬橫向范圍的寬度的比大于或等于約〇. 2。
24. -種芯片裝置，包括： 芯片，包括多個(gè)電網(wǎng)，其中每個(gè)電網(wǎng)包括至少一個(gè)鍵合焊盤； 多個(gè)柱，形成在所述多個(gè)電網(wǎng)中的大多數(shù)電網(wǎng)的所述至少一個(gè)鍵合焊盤上， 其中，所述至少一個(gè)鍵合焊盤的厚度與所述多個(gè)柱中的至少一個(gè)柱的最寬橫向范圍的 寬度的比大于或等于約0.2， 并且其中所述多個(gè)柱中的所述至少一個(gè)柱的高度與所述至少一個(gè)柱的最寬橫向范圍 的寬度的比大于或等于約2。
25. -種芯片裝置，包括： 芯片，包括多個(gè)電網(wǎng)，其中每個(gè)電網(wǎng)包括至少一個(gè)鍵合焊盤； 至少一個(gè)柱，形成在所述至少一個(gè)鍵合焊盤上；以及 芯片外部的連接區(qū)域，包括電耦合至所述至少一個(gè)柱的接觸焊盤， 其中，所述芯片的所述至少一個(gè)柱與所述芯片外部的連接區(qū)域的所述接觸焊盤的總 高度與所述至少一個(gè)柱的寬度和所述接觸焊盤的寬度中的較小者之間的比大于或等于約 2. 5〇
26. 根據(jù)權(quán)利要求25所述的芯片裝置，其中，多個(gè)柱形成在所述至少一個(gè)鍵合焊盤上， 其中所述芯片外部的連接區(qū)域包括多個(gè)接觸焊盤，以及其中所述多個(gè)接觸焊盤中的大多數(shù) 接觸焊盤電耦合至所述多個(gè)柱。
27. 根據(jù)權(quán)利要求25所述的芯片裝置，其中，所述接觸焊盤的高度與所述接觸焊盤的 寬度的比大于或等于約1。
28. 根據(jù)權(quán)利要求25所述的芯片裝置，其中，所述芯片外部的連接區(qū)域是另一芯片的 至少一部分。
29. 根據(jù)權(quán)利要求25所述的芯片裝置，其中，所述芯片外部的連接區(qū)域是包括玻璃或 半導(dǎo)體材料的載體或插入件。
30. -種用于形成芯片裝置的方法，包括： 提供包括多個(gè)電網(wǎng)的芯片，其中每個(gè)電網(wǎng)包括至少一個(gè)鍵合焊盤；以及 在所述多個(gè)電網(wǎng)中的大多數(shù)電網(wǎng)的至少一個(gè)鍵合焊盤上形成多個(gè)柱，其中所述多個(gè)電 網(wǎng)中的所述大多數(shù)電網(wǎng)的所述多個(gè)柱被配置用于將所述至少一個(gè)鍵合焊盤連接至芯片外 部的連接區(qū)域。
31. -種用于形成芯片裝置的方法，包括： 提供包括至少一個(gè)鍵合焊盤的芯片；以及 在所述至少一個(gè)鍵合焊盤上形成多個(gè)柱，其中所述多個(gè)柱被配置用于將所述至少一個(gè) 鍵合焊盤連接至芯片外部的連接區(qū)域，并且其中所述多個(gè)柱中的柱的高度與所述多個(gè)柱中 的柱的最寬橫向范圍的寬度的比大于或等于約2。
【文檔編號(hào)】H01L21/60GK104157623SQ201410198698
【公開(kāi)日】2014年11月19日 申請(qǐng)日期:2014年5月12日 優(yōu)先權(quán)日:2013年5月13日
【發(fā)明者】P·奧斯米茨, R·鮑爾, T·雅各布斯 申請(qǐng)人:英飛凌科技股份有限公司