具有緩沖材料和加強(qiáng)層的半導(dǎo)體器件的制作方法
【專利摘要】所描述的半導(dǎo)體器件包括：具有在襯底（例如半導(dǎo)體晶片）上的多個堆疊的裸片的半導(dǎo)體器件。在一個或多個實施方式中，采用根據(jù)本公開的示例技術(shù)的晶片級封裝器件包括：晶片中形成有鍍金屬和通孔以及晶片的表面上具有氧化層的超薄半導(dǎo)體晶片，放置在該半導(dǎo)體晶片上的集成電路芯片，介于該集成電路芯片和該半導(dǎo)體晶片之間的底部填充層，形成在該半導(dǎo)體晶片、該底部填充層和該集成電路芯片的至少一側(cè)上的緩沖材料，放置在該緩沖層和該集成電路芯片上的粘結(jié)層以及放置在該粘結(jié)層上的加強(qiáng)層。然后，可以將半導(dǎo)體器件分割成單個半導(dǎo)體芯片封裝。
【專利說明】具有緩沖材料和加強(qiáng)層的半導(dǎo)體器件
[0001] 相關(guān)申請的交叉引用
[0002] 本申請要求2013年4月12日提交的題目為"SEMICONDUCTOR DEVICE HAVING A BUFFER MATERIAL AND STIFFENER" 的美國臨時專利申請 No. 61/811，352 在 35U. S.C. § 119(e)下的優(yōu)先權(quán)。在此援引美國臨時專利申請No. 61/811352的全部內(nèi)容作為參 考。

【背景技術(shù)】
[0003] 消費類電子設(shè)備，特別是諸如智能手機(jī)、平板電腦等移動電子設(shè)備，日趨采用更 小、更緊湊的部件以給其用戶提供期望的特性。這些設(shè)備通常采用三維集成電路器件（3D 1C)。三維集成電路器件是采用兩層或更多層有源電子部件的半導(dǎo)體器件。硅穿孔（TSV) 互連在器件的不同層（例如，不同襯底）上的電子部件，使得器件可以堅直及水平地集成。 因此，與傳統(tǒng)的二維集成電路器件相比，三維集成電路器件可以在更小、更緊湊的占用面積 中提供更多的功能。


【發(fā)明內(nèi)容】

[0004] 所描述的半導(dǎo)體器件包括如下半導(dǎo)體器件，其具有在包括去除了劃片道上的氧化 物的襯底（例如半導(dǎo)體晶片）上的多個堆疊的裸片、介于該半導(dǎo)體晶片和粘結(jié)層之間的緩 沖材料并且包括具有與該緩沖材料的熱膨脹系數(shù)（CTE)匹配的熱膨脹系數(shù)的底部填充層。 在一個或多個實施方式中，采用根據(jù)本公開的示例技術(shù)的晶片級封裝器件包括：晶片中形 成有鍍金屬（metallization)和通孔以及晶片的表面上具有氧化層的超薄半導(dǎo)體晶片，放 置在該半導(dǎo)體晶片上的集成電路芯片，介于該集成電路芯片和該半導(dǎo)體晶片之間的底部填 充層，形成在該半導(dǎo)體晶片、該底部填充層和該集成電路芯片的至少一側(cè)上的緩沖材料，放 置在該緩沖層和該集成電路芯片上的粘結(jié)層以及放置在該粘結(jié)層上的加強(qiáng)層。然后，可以 將半導(dǎo)體器件分割成單個半導(dǎo)體芯片封裝。
[0005] 提供了本
【發(fā)明內(nèi)容】
來以簡化的形式介紹以下在【具體實施方式】部分中會進(jìn)一步描 述的概念的選擇。本
【發(fā)明內(nèi)容】
既不旨在確定所要求的主題的關(guān)鍵特征或者必要特征，也不 旨在用于輔助確定所要求保護(hù)的主題的范圍。

【專利附圖】

【附圖說明】
[0006] 參照附圖描述【具體實施方式】部分。在說明書和附圖中的不同實例中使用相同的附 圖標(biāo)記可以表示相似或相同的項。
[0007] 圖1是示出根據(jù)本公開的示例實施方式的晶片級半導(dǎo)體器件（例如，器件分割前） 的圖解部分截面圖。
[0008] 圖2是示出用于制造諸如圖1中所示的器件的半導(dǎo)體器件的示例實施方式的方法 的流程圖。
[0009] 圖3A到3E是示出根據(jù)圖2中示出的示例實施方式的方法制造諸如圖1中所示的 半導(dǎo)體器件的晶片級封裝的半導(dǎo)體器件的圖解部分截面圖。

【具體實施方式】
[0010] 鐘述
[0011] 通常使用晶片上裸片技術(shù)制造三維集成電路器件，其中電子部件（例如，電路）首 先制造在兩個或更多個半導(dǎo)體晶片上。然后，將單個裸片對準(zhǔn)、附接到半導(dǎo)體晶片并進(jìn)行分 害I]，以提供單個器件。硅穿孔（TSV)可在附接之前形成在晶片中，或者可在附接之后形成在 晶片堆疊體中。然而，制造三維集成電路器件期間可發(fā)生半導(dǎo)體晶片的晶片翹曲和彎曲。 這種晶片翹曲可妨礙有效的晶片處理且導(dǎo)致器件中的機(jī)械失效，例如導(dǎo)致器件中的層的脫 層。而且，包括具有薄硅的硅穿孔（TSV)、使用塑封材料接合的芯片-到-晶片的器件封裝 高度敏感于熱機(jī)械失效。此外，在分割處理期間，半導(dǎo)體晶片可被分割成單個裸片并可在背 面切片和沿著裸片邊緣裂開。進(jìn)一步的，具有不同熱膨脹系數(shù)的材料可導(dǎo)致器件失效，例 如，芯片-到-晶片焊點裂開。這些問題增加了器件的成本并降低器件的產(chǎn)量。
[0012] 因此，所描述的技術(shù)用于制造如下半導(dǎo)體器件，其具有在包括去除了劃片道上的 氧化物的襯底（例如半導(dǎo)體晶片）上的多個堆疊的裸片、介于該半導(dǎo)體晶片和粘結(jié)層之間 的緩沖材料，并且包括具有與該緩沖材料的熱膨脹系數(shù)（CTE)匹配的熱膨脹系數(shù)的底部填 充層。在一個或多個實施方式中，采用根據(jù)本公開的示例技術(shù)的晶片級封裝器件包括：晶片 中形成有鍍金屬和通孔以及晶片的表面上具有氧化層的超薄半導(dǎo)體晶片；放置在該半導(dǎo)體 晶片上的集成電路芯片；介于該集成電路芯片和該半導(dǎo)體晶片之間的底部填充層；形成在 該半導(dǎo)體晶片、該底部填充層和該集成電路芯片的至少一側(cè)上的緩沖材料；放置在該緩沖 層和該集成電路芯片上的粘結(jié)層；以及放置在該粘結(jié)層上的加強(qiáng)層。
[0013] 在實施方式中，根據(jù)本公開的示例技術(shù)包括：在加工過的半導(dǎo)體晶片上放置集成 電路芯片，其中該半導(dǎo)體晶片包括至少一個通孔和至少一個介電層；在該集成電路芯片和 該半導(dǎo)體晶片之間形成底膠材料層；在該底膠材料層的一部分、該介電層、該半導(dǎo)體晶片上 以及鄰近于該集成電路芯片的至少一側(cè)形成緩沖材料層；在該緩沖材料層和該集成電路芯 片的一部分上形成粘結(jié)層；在該粘結(jié)層上放置加強(qiáng)層；以及在該半導(dǎo)體晶片上形成至少一 個焊料塊。然后，可以將該加工過的半導(dǎo)體晶片分割成單個半導(dǎo)體器件。
[0014] 示例實施方式
[0015] 圖1示出了根據(jù)本公開的示例實施方式的半導(dǎo)體器件100。如所示，示出了在分 割之前的晶片級半導(dǎo)體器件100。該半導(dǎo)體器件100可包括半導(dǎo)體晶片102。該半導(dǎo)體晶 片102包括一個或多個集成電路（未示出），其形成在該半導(dǎo)體晶片102中。該半導(dǎo)體晶 片102包括第一（例如頂或前）表面和第二（例如底或背）表面。集成電路形成（例如， 制造）在該半導(dǎo)體晶片102的第一表面附近。該半導(dǎo)體晶片102的該第二表面可被配置為 具有形成于其上或附接于其上的至少一個焊料塊120?？梢灶A(yù)見的是，可以對該半導(dǎo)體晶片 102的第一和/或第二表面平坦化或者可以不對其進(jìn)行平坦化。
[0016] 該半導(dǎo)體晶片102包括基材，該基材用于通過諸如光刻、離子注入、沉積、蝕刻等 各種制造技術(shù)來形成一個或多個集成電路器件?？梢砸愿鞣N方式配置該半導(dǎo)體晶片102。 例如，該半導(dǎo)體晶片102可以包括η-型硅晶片或者p-型硅晶片。在一個實施方式中，該半 導(dǎo)體晶片102可以包括配置為提供η-型電荷載流子元素的V族元素（例如磷、砷、銻等）。 在另一實施方式中，該半導(dǎo)體晶片102可以包括配置為提供p-型電荷載流子元素的ΙΙΙΑ 族元素（例如硼等）。在一些實施例中，該半導(dǎo)體晶片102包括具有小于約100 μ m厚度的 超薄半導(dǎo)體晶片。進(jìn)一步，可以以各種方式配置該集成電路。例如，該集成電路可以包括數(shù) 字集成電路、模擬集成電路、混合信號電路等。在一個或多個實施方式中，該集成電路可以 包括數(shù)字邏輯器件、模擬器件（例如，放大器等）、其組合等。如上所述，該集成電路可以利 用各種制造技術(shù)制造。例如，該集成電路可以通過互補(bǔ)金屬氧化物半導(dǎo)體（CMOS)技術(shù)、雙 極型半導(dǎo)體技術(shù)等制造。
[0017] 如圖1中所示，該半導(dǎo)體器件100還包括形成在該半導(dǎo)體晶片102中的至少一個 硅穿孔104。每個硅穿孔104 ( "TSV"）在第一側(cè)上的觸墊106到第二側(cè)上的觸墊106之間 延伸穿過半導(dǎo)體晶片102。如圖1中所示，該硅穿孔104包括為在該半導(dǎo)體晶片102的該第 一側(cè)和該第二側(cè)之間提供電互連的導(dǎo)電材料。在一個或多個實施方式中，包括在該硅穿孔 104中的該導(dǎo)電材料可包括金屬材料（例如銅、鋁等）。在實施例中，觸墊106可包括配置 為在兩個元件（例如焊料塊、再分布層等）之間提供電互連的金屬墊或表面。在某些實施 方式中，該觸墊106沒有直接放置在該硅穿孔104上。在這些實施方式中，該觸墊106和硅 穿孔104彼此偏移并使用背面再分布層（BRDL)電耦接。
[0018] 此外，該半導(dǎo)體晶片102包括介電層122。在某些實施方式中，該介電層122包括 氧化層。該介電層122可被放置在該半導(dǎo)體晶片102的至少一側(cè)上而不覆蓋半導(dǎo)體上放置 劃片道124的部分。劃片道124可包括一個區(qū)域，在該區(qū)域處晶片級封裝的一部分（例如 介于形成在晶片中的集成電路之間）被切掉以便于分割該芯片封裝。在實施例中，該劃片 道124放置在該半導(dǎo)體晶片102的邊緣，在該邊緣處半導(dǎo)體器件100將被分割成單個芯片 封裝。通過去除該（多個）劃片道124上的介電層122和/或不在劃片道124上形成介電 層122,在分割處理期間的晶片碎裂和潛在的氧化層脫層被阻止。
[0019] 該半導(dǎo)體器件100包括附接到該半導(dǎo)體晶片102的一側(cè)上的集成電路芯片108。 在實施例中，該集成電路芯片108包括用作該集成電路芯片108和該半導(dǎo)體晶片102的電 互連件之間的電連接件的至少一個焊料塊11〇(例如芯片-到-晶片焊球）。在其它實施 例中，該集成電路芯片108可使用其它方法附接到該半導(dǎo)體晶片102,諸如使用粘結(jié)劑。另 夕卜，該集成電路芯片108可被電連接到該半導(dǎo)體晶片102,例如使用接合線。在一些實施方 式中，該集成電路芯片108可包括倒裝芯片，其中焊料塊被沉積在該集成電路芯片108上并 且該集成電路芯片108被翻轉(zhuǎn)以使其頂面朝下并與該半導(dǎo)體晶片102接觸。
[0020] 該半導(dǎo)體器件100包括放置在該集成電路芯片108和該半導(dǎo)體晶片102上的該介 電層122之間的底部填充層112。該底部填充層112可包括用于保護(hù)焊料塊110和集成電 路芯片108的一部分使之免于壓力、濕氣、污染物和其它環(huán)境危害的非導(dǎo)電材料（例如環(huán)氧 基樹脂等）。在實施例中，該底部填充層112的熱膨脹系數(shù)（CTE)被匹配于與在該集成電路 芯片108上的焊料塊110的CTE和該緩沖材料114的CTE類似。具有匹配的CTE的該底部 填充層112用于消除焊點老化和/或開裂。
[0021] 如圖1中所示，半導(dǎo)體器件100包括緩沖材料114。在實施例中，該緩沖材料114 包括在該半導(dǎo)體晶片102和該粘結(jié)劑116之間提供熱機(jī)械緩沖的環(huán)氧基材料。該緩沖材料 114形成在該半導(dǎo)體晶片102的一部分、該介電層122、該底部填充層112和該集成電路芯 片108的至少一側(cè)上，如圖1所示。在實施方式中，該緩沖材料114包括具有中間CTE(例 如介于該焊料塊110和該粘結(jié)劑116的CTE之間的CTE)的材料。在一個實施例中，該緩沖 材料114包括液體環(huán)氧基材料。具有中間CTE的緩沖材料114提供熱機(jī)械緩沖和良好的劃 片和溫度循環(huán)性能。
[0022] 該半導(dǎo)體器件100包括粘結(jié)劑116,如圖1所示。該粘結(jié)劑形成在緩沖材料114和 集成電路芯片108上。該粘結(jié)劑材料128配置為將加強(qiáng)層118接合到該半導(dǎo)體器件100。 在實施方式中，該粘結(jié)劑材料128具有高CTE (例如大于約100ppm/C)、低玻璃轉(zhuǎn)變溫度（例 如小于約l〇〇°C )以及低彎曲模量（例如小于約lGPa)。
[0023] 另外，加強(qiáng)層118可被附接到粘結(jié)劑116,如圖1中所示。該加強(qiáng)層118可用于在 結(jié)構(gòu)和環(huán)境方面保護(hù)該半導(dǎo)體器件1〇〇。在實施例中，該加強(qiáng)層118可包括硅層（例如硅晶 片）。在其它實施例中，加強(qiáng)層118可包括其它合金或支撐材料。在實施例中，加強(qiáng)層118 包括具有高模量或機(jī)械強(qiáng)度以阻止晶片翹曲（例如小于約1mm)的材料。
[0024] 半導(dǎo)體器件100包括形成在半導(dǎo)體晶片102的一側(cè)上的至少一個焊料塊120。焊 料塊120被設(shè)置為在該半導(dǎo)體晶片102和形成在印刷電路板（未示出）或其它半導(dǎo)體器件 的表面上的對應(yīng)墊（未不出）之間提供機(jī)械和/或電互連。在一個或多個實施方式中，該 焊料塊120可以由諸如錫-銀-銅（Sn-Ag-Cu)合金焊料（即，SAC)、錫-銀（Sn-Ag)合金 焊料、錫-銅（Sn-Cu)合金焊料等無鉛焊料制成。在一個【具體實施方式】中，至少一個焊料塊 120通過再分布層（例如前側(cè)再分布層）的方式電耦接到該硅穿孔104。
[0025] -旦制造完成，可以采用適當(dāng)?shù)木壏庋b方法來分割并封裝半導(dǎo)體器件100。在 一個或多個實施方式中，分割的半導(dǎo)體器件可以包括晶片芯片尺寸封裝器件，其可進(jìn)一步 附接到另一個器件（例如印刷電路板）以形成電子裝置。
[0026] 示例制誥方法
[0027] 圖2示出了采用晶片級封裝技術(shù)制造諸如圖1中所示的半導(dǎo)體器件100的三維 半導(dǎo)體器件的示例方法200。圖3A至圖3E示出了可以用于制造圖1中所示的半導(dǎo)體器件 300 (諸如半導(dǎo)體器件100)的示例晶片的截面。如圖3A中所示，半導(dǎo)體晶片302包括第一 表面（例如頂或前面）和第二表面（例如底或背面）。半導(dǎo)體晶片302包括形成在第一表 面附近的一個或多個集成電路（未示出）。該集成電路連接至一個或多個配置為提供電接 觸部的觸墊306 (例如，金屬墊等），通過所述電接觸部將集成電路互連至與半導(dǎo)體器件300 關(guān)聯(lián)的其它部件（例如，其它集成電路、印刷電路板、其它集成電路裸片等）。此外，半導(dǎo)體 晶片302包括形成在其中的至少一個硅穿孔304和形成在半導(dǎo)體晶片302的至少一個表面 上的介電層322 (例如氧化層）。
[0028] 如圖3A中所示，在半導(dǎo)體晶片上放置集成電路芯片（方框202)。在某些實施方 式中，將集成電路芯片308放置到半導(dǎo)體晶片302上可包括利用取放（pick and place)方 法。取放技術(shù)可包括使用自動化機(jī)器將表面安裝器件（例如集成電路芯片器件308)放置 到襯底（例如半導(dǎo)體晶片302)上去。取放方法可放置集成電路芯片308并將其與半導(dǎo)體 晶片302上的電互連件（例如觸墊306)對準(zhǔn)。
[0029] 如圖3B中所示，形成底膠（方塊204)。在實施例中，形成底膠312包括在集成電 路芯片308和半導(dǎo)體晶片302之間形成底膠312。在實施方式中，形成底膠312可包括使 用利用毛細(xì)作用填充介于半導(dǎo)體晶片302和集成電路芯片308之間的剩余開口的方法。在 實施例中，底膠312被分散器以液體形式施加在集成電路芯片308的邊緣。在這個實施例 中，底膠312進(jìn)而因為毛細(xì)作用流入焊料塊310之間的狹窄間隙，并擴(kuò)散越過集成電路芯片 308直到集成電路芯片308和半導(dǎo)體晶片302之間的空間被填滿。
[0030] 在半導(dǎo)體器件上形成緩沖材料（方框206)。如圖3中所示，緩沖材料314形成在 半導(dǎo)體晶片302、介電層322、底膠312的一部分以及集成電路芯片308的至少一側(cè)上。在 實施方式中，形成緩沖材料314可包括在半導(dǎo)體晶片302、介電層322、底膠312的一部分以 及集成電路芯片308的至少一側(cè)上模塑環(huán)氧基材料并固化該環(huán)氧基材料。在一實施例中， 形成緩沖材料314可包括使用轉(zhuǎn)移模塑，因為其能夠模塑具有復(fù)雜特征的小元件。
[0031] 在集成電路芯片和緩沖材料上形成粘結(jié)層（方框208)。如圖3D所示，粘結(jié)劑316 形成在集成電路芯片308和緩沖材料314上以用作半導(dǎo)體器件100和加強(qiáng)層318之間的接 合材料。形成粘結(jié)劑316可包括形成配置為粘結(jié)劑電介質(zhì)（例如苯并環(huán)丁烯（BCB)、聚酰亞 胺（PI)、聚苯并惡唑（ΡΒ0)等）的粘結(jié)劑材料。
[0032] 接著，在粘結(jié)劑上放置加強(qiáng)層（方塊210)。正如圖3E所示，放置加強(qiáng)層318包括 在粘結(jié)劑316上放置加強(qiáng)層318。在實施方式中，放置加強(qiáng)層318包括在粘結(jié)劑上放置硅晶 片。在另一個實施方式中，放置加強(qiáng)層318包括在粘結(jié)劑316上放置合金層?？梢灶A(yù)見的 是，一旦加強(qiáng)層318附接到粘結(jié)劑316,就可以利用固化方法來進(jìn)一步硬化和/固化粘結(jié)劑 316。
[0033] 在半導(dǎo)體晶片上形成至少一個焊料塊（方塊212)。可使用各種方法形成焊料塊 320。在一實施方式中，使用球滴（ball drop)方法形成焊料塊320。可以預(yù)見的是，諸如焊 膏印刷、蒸發(fā)、電鍍、噴射、柱形凸起（stud bumping)等其它技術(shù)可被用于形成焊料塊320。 在一實施方式中，形成焊料塊320包括將焊膏施加到半導(dǎo)體晶片302上的預(yù)定位置，焊料塊 320配置為隨后回流并在晶片級封裝器件和另一元件（例如印刷電路板、其它集成電路芯 片等）之間形成最終連接。在另一個實施例中，形成至少一個焊料塊包括使用球滴方法滴 下至少一滴固體的、預(yù)形成的焊球。在另一個實施例中，在半導(dǎo)體晶片302上形成至少一個 焊料塊320包括將液體或熔融形態(tài)的焊球放置在半導(dǎo)體晶片302上。在這些實施例中，通 過加熱焊球和接觸材料，焊球可被接合到半導(dǎo)體晶片302以形成焊料塊320。
[0034] 一旦晶片制造過程完成，就可以采用適當(dāng)?shù)木壏庋b方法來分割并封裝單個半 導(dǎo)體器件。在一個或多個實施方式中，經(jīng)過分割的半導(dǎo)體器件可以包括晶片芯片尺寸封裝 器件。
[0035] 總結(jié)
[0036] 雖然以針對結(jié)構(gòu)特征和/或方法操作的語言描述了該主題，但是應(yīng)當(dāng)理解，所附 權(quán)利要求中所定義的主題無需受限于以上所描述的具體特征或動作。相反，以上所描述的 具體特征和動作僅作為實施權(quán)利要求的示例形式而公開。
【權(quán)利要求】
1. 一種半導(dǎo)體器件，包括： 加工過的半導(dǎo)體晶片，其中該半導(dǎo)體晶片包括至少一個通孔； 放置在該半導(dǎo)體晶片的至少一部分上的介電層； 耦接到該半導(dǎo)體晶片的集成電路芯片； 放置在該半導(dǎo)體晶片和該集成電路芯片之間的底部填充層； 放置在氧化層的至少一部分、該底部填充層和該半導(dǎo)體晶片上的緩沖材料層，并且該 緩沖材料層覆蓋該集成電路芯片的至少一部分； 放置在該緩沖材料層和該集成電路芯片上的粘結(jié)材料； 放置在該粘結(jié)材料上的加強(qiáng)層；以及 形成在該加工過的半導(dǎo)體晶片上的至少一個焊料塊。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中該加工過的半導(dǎo)體晶片包括加工過的超薄 半導(dǎo)體晶片。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中該加工過的半導(dǎo)體晶片包括小于大約 100 μ m厚度的晶片。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中該介電層包括氧化層。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中該緩沖材料層包括環(huán)氧基材料。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中該緩沖材料層包括覆蓋該集成電路芯片的 至少一側(cè)而露出該集成電路芯片遠(yuǎn)離底部填充層的一側(cè)的緩沖材料層。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中該加強(qiáng)層包括硅晶片。
8. -種電子裝置，包括： 印刷電路板；以及 耦接到該印刷電路板的半導(dǎo)體器件，該半導(dǎo)體器件包括： 加工過的半導(dǎo)體晶片，其中該半導(dǎo)體晶片包括至少一個通孔； 放置在該半導(dǎo)體晶片的至少一部分上的介電層； 耦接到該半導(dǎo)體晶片的集成電路芯片； 放置在該半導(dǎo)體晶片和該集成電路芯片之間的底部填充層； 放置在氧化層的至少一部分、該底部填充層和該半導(dǎo)體晶片上的緩沖材料層，并且該 緩沖材料層覆蓋該集成電路芯片的至少一部分； 放置在該緩沖材料層和該集成電路芯片上的粘結(jié)材料； 放置在該粘結(jié)材料上的加強(qiáng)層；以及 形成在該加工過的半導(dǎo)體晶片上的至少一個焊料塊。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中該加工過的半導(dǎo)體晶片包括加工過的超薄 半導(dǎo)體晶片。
10. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中該加工過的半導(dǎo)體晶片包括小于大約 100 μ m厚度的晶片。
11. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中該介電層包括氧化層。
12. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中該緩沖材料層包括環(huán)氧基材料。
13. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中該緩沖材料層包括覆蓋該集成電路芯片 的至少一側(cè)而露出該集成電路芯片遠(yuǎn)離底部填充層的一側(cè)的緩沖材料層。
14. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中該加強(qiáng)層包括硅晶片。
15. -種方法，包括： 在加工過的半導(dǎo)體晶片上放置集成電路芯片，其中該半導(dǎo)體晶片包括至少一個通孔和 至少一個介電層； 在該集成電路芯片和該半導(dǎo)體晶片之間形成底膠材料層； 在該底膠材料層的一部分、該介電層、該半導(dǎo)體晶片上且鄰近于該集成電路芯片的至 少一側(cè)形成緩沖材料層， 在該緩沖材料層上和該集成電路芯片的一部分上形成粘結(jié)層； 在該粘結(jié)層上放置加強(qiáng)層；以及 在該半導(dǎo)體晶片上形成至少一個焊料塊。
16. 根據(jù)權(quán)利要求15所述的方法，其中在加工過的半導(dǎo)體晶片上放置集成電路芯片包 括在超薄半導(dǎo)體晶片上放置該集成電路芯片。
17. 根據(jù)權(quán)利要求15所述的方法，其中在加工過的半導(dǎo)體晶片上放置集成電路芯片包 括在小于大約100 μ m厚度的晶片上放置該集成電路芯片。
18. 根據(jù)權(quán)利要求15所述的方法，其中在加工過的半導(dǎo)體晶片上放置集成電路芯片包 括采用在半導(dǎo)體的表面上具有至少一個氧化層的半導(dǎo)體晶片，并且該氧化層不延伸到該半 導(dǎo)體器件的邊緣。
19. 根據(jù)權(quán)利要求15所述的方法，其中在該底膠材料層的一部分上形成緩沖材料層包 括形成環(huán)氧基材料的緩沖材料層。
20. 根據(jù)權(quán)利要求15所述的方法，其中在該粘結(jié)層上放置加強(qiáng)層包括在該粘結(jié)層上放 置娃晶片。
【文檔編號】H01L23/18GK104218003SQ201410198377
【公開日】2014年12月17日 申請日期:2014年4月11日 優(yōu)先權(quán)日:2013年4月12日
【發(fā)明者】V·S·斯里達(dá)拉恩, A·S·科爾卡, P·R·哈珀 申請人:馬克西姆綜合產(chǎn)品公司