具有積體被動(dòng)組件的設(shè)備的制作方法
【專利摘要】本發(fā)明涉及具有積體被動(dòng)組件的設(shè)備，提出多種半導(dǎo)體設(shè)備及形成半導(dǎo)體設(shè)備的方法。該半導(dǎo)體設(shè)備含有包含晶粒襯底的晶粒，該晶粒襯底具有第一及第二主表面。該半導(dǎo)體設(shè)備包含配置于該晶粒襯底的該第二主表面下的被動(dòng)組件。該被動(dòng)組件通過(guò)多個(gè)硅通孔(TSV)接觸件電性耦合至該晶粒。
【專利說(shuō)明】具有積體被動(dòng)組件的設(shè)備
[0001]相關(guān)申請(qǐng)案的交互參照
[0002]本申請(qǐng)交互參照申請(qǐng)于2012年8月2日、共審查中的美國(guó)專利申請(qǐng)案第 13/565,748 號(hào)，標(biāo)題為 “Device with Integrated Power Supply”(律師簽號(hào):GFSP2012NAT19US0)，其揭示內(nèi)容并入本文作為參考資料。

【技術(shù)領(lǐng)域】
[0003]本發(fā)明是有關(guān)于半導(dǎo)體設(shè)備。更特別的是，本發(fā)明是有關(guān)于具有積體被動(dòng)組件的半導(dǎo)體設(shè)備及形成半導(dǎo)體設(shè)備的方法。

【背景技術(shù)】
[0004]隨著技術(shù)發(fā)展到次微米的時(shí)代，想要把不同的電路組件整合于單一芯片或集成電路(1C)。也想要垂直及水平地整合不同的芯片于單一封裝件中以形成2.或3D IC封裝件。然而，整合不同類型的組件于單一芯片或單一封裝件有困難。特別是，有些組件可能需要大特征尺寸以便有最優(yōu)或增強(qiáng)的效能。例如，以RF應(yīng)用而言，需要被動(dòng)組件，例如高Q值電感器。不過(guò)，高Q值電感器的形成是用超厚金屬(UTM)法，其在前段(FEOL)或后段(BEOL)制程引進(jìn)大特征尺寸，例如大于1.5微米的寬度以及大于2微米的厚度。這會(huì)不合意地消耗設(shè)備層中許多的芯片空間及芯片厚度。此外，在先進(jìn)技術(shù)節(jié)點(diǎn)芯片的加工中進(jìn)行此類方法不具成本效益。
[0005]鑒于以上說(shuō)明，期望提供一種具有高電路效能而需要減小芯片或封裝件尺寸的設(shè)備。也期望提供增強(qiáng)可移植性的較小產(chǎn)品。此外，期望提供有成本效益的設(shè)備形成方法而與未來(lái)用以形成2.5D和3D IC或封裝件的方法完全兼容。


【發(fā)明內(nèi)容】

[0006]多個(gè)具體實(shí)施例大體有關(guān)于半導(dǎo)體設(shè)備。在一個(gè)具體實(shí)施例中，揭一種半導(dǎo)體設(shè)備。在一個(gè)具體實(shí)施例中，提出一種半導(dǎo)體設(shè)備。該半導(dǎo)體設(shè)備含有包含晶粒襯底的晶粒，該晶粒襯底具有第一及第二主表面。該半導(dǎo)體設(shè)備包含配置于該晶粒襯底的該第二主表面下的被動(dòng)組件。該被動(dòng)組件通過(guò)多個(gè)硅通孔(TSV)接觸件電性耦合至該晶粒。
[0007]在另一具體實(shí)施例中，揭示一種形成半導(dǎo)體設(shè)備的方法。該方法包括提供包含晶粒襯底的晶粒，該晶粒襯底具有第一及第二主表面。在該晶粒襯底的該第二主表面下，提供被動(dòng)組件。該被動(dòng)組件通過(guò)多個(gè)硅通孔(TSV)接觸件電性耦合至該晶粒。
[0008]在另一具體實(shí)施例中，提出一種形成半導(dǎo)體設(shè)備的方法。該方法包括提供具有第一及第二主表面的晶圓。在該晶圓的該第二主表面下，提供被動(dòng)組件。該被動(dòng)組件通過(guò)多個(gè)硅通孔(TSV)接觸件電性耦合至該晶圓。
[0009]由以下的說(shuō)明及附圖可明白揭示于本文的具體實(shí)施例的以上及其它優(yōu)點(diǎn)和特征。此外，應(yīng)了解，描述于本文的各種具體實(shí)施例的特征彼此都不互斥而且可存在于各種組合及排列中。

【專利附圖】

【附圖說(shuō)明】
[0010]附圖中，類似的部件大體在各圖中用相同的組件符號(hào)表示。再者，附圖不一定按照比例繪制，反而大體以強(qiáng)調(diào)方式圖標(biāo)本發(fā)明的原理。描述本發(fā)明的各種具體實(shí)施例會(huì)參考以下附圖。
[0011]圖1a的簡(jiǎn)化橫截面圖圖標(biāo)半導(dǎo)體設(shè)備的具體實(shí)施例；
[0012]圖1b的放大圖圖標(biāo)圖1a的半導(dǎo)體設(shè)備的一部分；
[0013]圖1c的上視圖圖標(biāo)電感器的具體實(shí)施例；
[0014]圖2圖標(biāo)半導(dǎo)體設(shè)備的另一具體實(shí)施例；
[0015]圖3a至圖3b圖標(biāo)半導(dǎo)體設(shè)備的其它具體實(shí)施例；以及
[0016]圖4至圖5的流程圖圖標(biāo)半導(dǎo)體設(shè)備形成方法的各種具體實(shí)施例。
[0017]主要組件符號(hào)說(shuō)明
[0018]100、200、300、400、500 半導(dǎo)體設(shè)備
[0019]101下晶粒
[0020]102上晶粒
[0021]110晶粒
[0022]IlOa頂端晶粒表面
[0023]IlOb下晶粒表面
[0024]115晶粒襯底
[0025]116a、116b第一及第二主襯底面
[0026]120被動(dòng)組件/組件
[0027]121、123 第一及第二同心循環(huán)
[0028]121a、121b 第一及第二段
[0029]125a、125b 第一及第二端子
[0030]126循環(huán)間間隔
[0031]127跨接耦合
[0032]131介電層
[0033]135ICD 層
[0034]137鈍化層
[0035]140電路組件
[0036]150硅通孔(TSV)接觸件
[0037]150a第一表面
[0038]150b第二表面
[0039]152接觸件
[0040]157絕緣內(nèi)襯
[0041]160金屬階層
[0042]162通孔接觸件
[0043]164互連件
[0044]168晶粒接觸墊
[0045]170介電層
[0046]171開(kāi)口
[0047]181重布層(RDL)
[0048]183凸塊底部金屬化
[0049]185球狀凸塊
[0050]310主動(dòng)晶粒
[0051]310b底面
[0052]315凸塊連接件
[0053]350中介物接觸件
[0054]380中介物
[0055]380a-b第一及第二中介物表面
[0056]381RDL
[0057]390封裝襯底
[0058]410^晶粒
[0059]410提供帶有TSV接觸件的晶圓
[0060]412暴露TSV接觸件的底面
[0061]414提供被動(dòng)組件&通過(guò)TSV接觸件電性耦合晶圓與電感器，同時(shí)形成耦合至其它TSV的RDL
[0062]416形成具有積體被動(dòng)組件的設(shè)備封裝件
[0063]510提供具有中介物接觸件的中介物晶圓
[0064]512暴露中介物接觸件的底面
[0065]514提供被動(dòng)組件于中介物晶圓的第二表面上&通過(guò)中介物接觸件電性耦合在中介物晶圓的第一表面上的晶粒與被動(dòng)組件，同時(shí)形成耦合至其它中介物接觸件的RDL
[0066]516形成具有積體被動(dòng)組件的設(shè)備封裝件
[0067]A’部分
[0068]Mx、Mx-1 金屬階層
[0069]Vx通孔階層。

【具體實(shí)施方式】
[0070]多個(gè)具體實(shí)施例有關(guān)于半導(dǎo)體設(shè)備或集成電路(1C)。所述半導(dǎo)體設(shè)備可包含一個(gè)或多個(gè)晶粒。就一個(gè)以上的晶粒而言，所述晶?？膳帕谐善矫媾渲?、垂直配置或彼等的組合。例如，晶粒可包含內(nèi)存設(shè)備、邏輯設(shè)備、通訊設(shè)備、RF設(shè)備、光電設(shè)備、數(shù)字訊號(hào)處理器(DSP)、微控制器、系統(tǒng)芯片(SOC)以及其它類型的設(shè)備或彼等的組合。此類半導(dǎo)體設(shè)備可并入電子產(chǎn)品或儀器，例如電話、計(jì)算機(jī)、智能型行動(dòng)產(chǎn)品、等等。
[0071] 圖1a的簡(jiǎn)化橫截面圖圖標(biāo)半導(dǎo)體設(shè)備100的具體實(shí)施例，而圖1b的簡(jiǎn)化橫截面圖更詳細(xì)地圖標(biāo)該半導(dǎo)體設(shè)備的部分A’。請(qǐng)參考圖1a至圖lb，該半導(dǎo)體設(shè)備為有晶粒110的設(shè)備封裝件。該晶?？蔀閱瘟；Я?singulated die)。例如，晶圓經(jīng)加工成有多個(gè)晶粒。切割(dice)加工后的晶圓以單?；鼍Я！?br> [0072]該晶粒包含晶粒襯底115。該晶粒襯底可為半導(dǎo)體襯底。例如，該晶粒襯底可為娃襯底。其它類型的半導(dǎo)體襯底也可能有用。例如，該晶粒襯底可為絕緣體上覆硅、硅鍺或其它類型的半導(dǎo)體襯底。該晶粒襯底包含第一及第二主襯底面116a-b。第一主襯底面116a，例如,可稱為主動(dòng)襯底表面或正面，以及第二主表面116b，例如，可稱為非主動(dòng)襯底表面或背面。所述表面的其它表示法也可能有用。
[0073]該非主動(dòng)襯底表面可用作下晶粒表面110b。該下晶粒表面可設(shè)有介電層170。該主動(dòng)表面為襯底中有電路組件140形成于其上的表面。例如，所述組件包括有柵極和源極/漏極(s/d)區(qū)的晶體管。提供其它類型的電路組件也可能有用。例如，該襯底可包含主動(dòng)及被動(dòng)組件的組合。
[0074]配置介電層131于所述組件上方。該介電層用作前金屬介電(PMD)層。例如，該P(yáng)MD層包括氧化硅、正硅酸乙酯(TEOS)或低k電介質(zhì)。其它適當(dāng)類型的介電材料也可用作該P(yáng)MD層。通常,接觸件152是設(shè)成穿過(guò)該P(yáng)MD層而用來(lái)使所述前端設(shè)備(front end device,例如，晶體管的源極/漏極和柵極)連接至配置于其上方的互連金屬層。例如，所述接觸件包括鎢接觸件。其它適當(dāng)類型的導(dǎo)電材料可用作接觸件。
[0075]所述組件可用配置于一個(gè)或多個(gè)金屬階層160上的互連件164互連。例如，所述金屬階層配置于該P(yáng)MD層上方。第一金屬階層(例如，MO)配置于該P(yáng)MD層上。第一金屬階層包含形成于金屬間介電(MD)層中的互連件164。例如，所述互連件包括銅或銅合金互連件。其它適當(dāng)類型的導(dǎo)電材料，例如鋁(Al)等等，可用來(lái)形成所述互連件。
[0076]在該第一金屬階層上方可配置額外的金屬階層。在互連介電(I⑶)層中形成金屬階層。例如，ICD層135包含下、上半部。該下半部用作階層間介電(ILD)層同時(shí)該上半部用作金屬間頂D層。該MD層包含金屬階層Mx的互連件164，以及該ILD包含通孔階層Vx的通孔接觸件(via contact) 162,在此X對(duì)應(yīng)至金屬階層的編號(hào)。例如，x為由I至頂端金屬階層。通孔階層Vx的通孔接觸件使Mx的互連件耦合至下面的金屬階層Mx-1的互連件。階層或?qū)拥钠渌M態(tài)或表示法也可能有用。
[0077]該ILD層可為單層或多層介電堆棧。例如，單層可用來(lái)作為ILD與IMD兩者或ILD與MD使用個(gè)別的層。蝕刻中止層可設(shè)于ILD層、MD層之間以及設(shè)于I⑶層之間。至于多層I⑶，ILD及IMD可包含相同或不同的材料。
[0078]該I⑶的介電材料可包含低k(LK)或超低k(ULK)介電材料?？墒褂貌煌愋偷牡蚹或超低k材料，例如有機(jī)硅酸鹽玻璃(OSG)、摻氟硅酸鹽玻璃(FSG)或SiCOH。其它類型的介電材料也可能有用。例如，該介電層可包含氧化硅、摻雜氧化硅，例如氟化氧化硅(FSG)、無(wú)摻雜或摻雜的硅酸鹽玻璃，例如硼磷硅酸鹽玻璃(BPSG)及磷硅酸鹽玻璃(PSG)，無(wú)摻雜或摻雜的熱成長(zhǎng)氧化硅，無(wú)摻雜或摻雜的TEOS沉積氧化硅。
[0079]晶粒接觸墊168配置于該I⑶上方以及耦合至金屬階層中的互連件。具有多個(gè)開(kāi)口 171的鈍化層137配置于該I⑶上方。如圖標(biāo)，所述開(kāi)口暴露晶粒接觸墊的多個(gè)部分。例如，該鈍化層的正面可稱為頂端晶粒表面110a。在所述晶粒接觸墊上方可裝設(shè)凸塊底部金屬化(under bump metallizat1n)及球狀凸塊(未圖標(biāo))而形成倒裝芯片。
[0080]在一個(gè)具體實(shí)施例中，該晶粒包含多個(gè)硅通孔(TSV)接觸件150。所述硅通孔接觸件均形成于硅通孔(TSV)中。例如，所述硅通孔接觸件從該P(yáng)MD層的正面延伸至第二主襯底面116b。例如，通過(guò)I⑶層或金屬階層，所述硅通孔接觸件的第一表面150a經(jīng)由互連可耦合至該鈍化層的晶粒接觸墊。其它組構(gòu)的硅通孔接觸件也可能有用?？商峁┙^緣內(nèi)襯157以使所述硅通孔的側(cè)壁有襯里。在有些情形下，該內(nèi)襯也可使PMD的表面有襯里。其它組構(gòu)的內(nèi)襯也可能有用。
[0081]在一個(gè)具體實(shí)施例中，被動(dòng)組件/組件120整合于該設(shè)備封裝件。在一個(gè)具體實(shí)施例中，該被動(dòng)組件包含電感器。其它適當(dāng)類型的被動(dòng)組件，例如變壓器(transformer),也可能有用。為了圖解說(shuō)明，以電感器圖標(biāo)該被動(dòng)組件。在一個(gè)具體實(shí)施例中，該電感器配置于第二主襯底面116b上方。在一個(gè)具體實(shí)施例中，該電感器配置于介電層170中。例如,在配置于第二主襯底面116b上方的介電層170的第一平面或金屬階層中配置該電感器。該介電層或內(nèi)襯分開(kāi)該金屬階層與該襯底。圖1c的上視圖圖標(biāo)示范電感器。例如，該電感器包含形成第一及第二同心循環(huán)121及123的金屬跡線。所述循環(huán)包含有幾何形狀的電感器電路。所述循環(huán)用循環(huán)間間隔(interloop spacing) 126隔開(kāi)。
[0082]例如，外循環(huán)包含第一及第二段121a_b。例如，第一及第二段約有相同的長(zhǎng)度。形成等長(zhǎng)的第一及第二段也有用。內(nèi)循環(huán)包含第一及第二末端而形成開(kāi)放循環(huán)。該電感器包含第一及第二端子125a_b。該電感器的第一及第二端子耦合至外段的第一末端。外電感器段的第二末端經(jīng)由跨接I禹合(cross-over coupling) 127f禹合至內(nèi)循環(huán)的第一及第二末端。所述第一末端位在電感器電路的第一部分上，同時(shí)第二末端位在第二部分上。該第一及該第二部分為電感器電路的相反部分。
[0083]例如，該跨接耦合設(shè)于該介電層與形成電感器循環(huán)的第一平面不同的第二平面上。例如，該跨接耦合設(shè)于在電感器下的平面上。形成該跨接耦合于在電感器上的平面上也有用。
[0084]如上述，該電感器是為了圖解說(shuō)明而且不應(yīng)受限于它。該電感器可包含其它適當(dāng)類型的組構(gòu)。例如，該電感器可形成于多個(gè)金屬階層上。也應(yīng)了解，該設(shè)備封裝件可包含配置于晶粒的第二主襯底面或非主動(dòng)表面116b上方的其它類型電感器。
[0085]在一個(gè)具體實(shí)施例中，該電感器中配置于晶粒的第二襯底表面或背面上的端子125a-b經(jīng)由某些硅通孔接觸件150直接耦合至其它組件。在一個(gè)具體實(shí)施例中，該電感器的端子直接耦合至某些硅通孔接觸件150的第二表面150b，如圖1a至圖1b所示。這使得該電感器能過(guò)濾及去除電源線及其它合適應(yīng)用的尖波(spike)。在一個(gè)具體實(shí)施例中，在第二襯底表面116b上方的介電層170中，其余硅通孔接觸件150耦合至重布層(redistribut1n layer, RDL) 181,所述重布層例如配置于與電感器相同的平面或金屬階層。例如，可裝設(shè)凸塊底部金屬化183及球狀凸塊185于所述RDL181上方，如圖1a所示。在另一具體實(shí)施例中，該電感器中配置于晶粒的第二襯底表面或背面上的端子125a-b通過(guò)金屬跡線或RDL(未圖標(biāo))而間接耦合至某些硅通孔接觸件150。
[0086]圖2圖標(biāo)半導(dǎo)體設(shè)備200的另一具體實(shí)施例。該半導(dǎo)體設(shè)備與圖1a至圖1b所述的類似。因此，不描述或詳述共同的組件。在一個(gè)具體實(shí)施例中，半導(dǎo)體設(shè)備200包含晶粒堆棧。該晶粒堆棧包含X個(gè)晶粒，在此X大于等于2。例如，該晶粒堆棧包含晶粒110h。圖中，該晶粒堆找包含兩個(gè)晶粒，即下晶粒IlO1與上晶粒1102。提供有其余晶粒個(gè)數(shù)的晶粒堆棧也可能有用。以有兩個(gè)以上晶粒的晶粒堆棧而言，中間的晶粒I1mjh)配置于上、下晶粒之間。該晶粒堆棧的晶?？蔀橄嗤念愋图?或尺寸。提供有不同類型及/或尺寸的芯片的晶粒堆棧也有用。
[0087]例如，所述晶粒包含以下兩者的組合:耦合至被動(dòng)組件120(例如，電感器)的端子的硅通孔接觸件150，以及耦合至用于堆棧晶粒的RDL的硅通孔接觸件150。例如，所述被動(dòng)組件配置于所述晶粒的下或第二襯底表面上。晶粒的RDL提供至下面晶粒的硅通孔接觸件的連接。例如，ith+l晶粒的RDL提供至ith晶粒的硅通孔接觸件的連接。此外，應(yīng)了解，并非所有的晶粒要有相同的組構(gòu)。例如，該下晶粒可包含以下兩者的組合:用來(lái)連接至被動(dòng)組件的硅通孔接觸件，以及用來(lái)堆棧晶粒的硅通孔接觸件，同時(shí)其它的晶粒包含耦合至RDL用于使ith+l晶粒連接至ith晶粒的晶粒墊的硅通孔接觸件。
[0088]圖3a至圖3b圖標(biāo)半導(dǎo)體設(shè)備300的其它具體實(shí)施例。請(qǐng)參考圖3a，半導(dǎo)體設(shè)備300包含整合于晶粒的被動(dòng)設(shè)備120，例如電感器。例如，該晶粒為非主動(dòng)晶粒。在一個(gè)具體實(shí)施例中，該設(shè)備包含整合于中介物380的電感器。該中介物作用成使主動(dòng)晶粒310耦合至封裝襯底390的支撐構(gòu)件。該中介物例如可由硅形成。其它適當(dāng)類型的材料也可用來(lái)形成該中介物。
[0089]該中介物包含第一及第二中介物表面380a_b。介電層可使該中介物的第一及第二表面各自有襯里。如圖標(biāo)，被動(dòng)設(shè)備120配置于第二中介物表面380a上，同時(shí)該晶粒配置于第一中介物表面上。在一個(gè)具體實(shí)施例中，該中介物包含在形成于中介物襯底的硅通孔中形成的中介物接觸件350。例如，中介物接觸件350類似在說(shuō)明圖1a至圖1b時(shí)所述的硅通孔接觸件150。該中介物包含以下兩者的組合:致能電感器120配置于第二中介物表面的端子121a-b連接至配置于第一中介物表面上的晶粒310的中介物接觸件350，以及耦合至RDL381使得在中介物380上面的晶粒310與封裝襯底390之間能夠電性連接的中介物接觸件350。
[0090]例如，晶粒310可包含硅通孔接觸件(未圖標(biāo))提供底面310b至與配置于中介物上表面380a上的RDL (未圖標(biāo))耦合的晶粒墊(未圖標(biāo))的連接。多個(gè)RDL可配置于該中介物的第一及第二主表面上，以提供至晶粒310的硅通孔接觸件(未圖標(biāo))的中介物接觸件350與下面封裝襯底390之間的連接。
[0091]如圖標(biāo)，單一晶粒310設(shè)于中介物的第一主表面上。應(yīng)了解，如圖2所述，晶粒堆?？稍O(shè)于第一中介物表面上。例如，晶粒堆棧中的晶?？捎霉柰捉佑|件耦合至中介物接觸件。在其它具體實(shí)施例中，所述晶粒可用硅通孔接觸件耦合，同時(shí)晶粒堆棧的上晶粒用互連金屬層及凸塊連接件315耦合至中介物接觸件。
[0092]在一個(gè)替代具體實(shí)施例中，如圖3b所示，多個(gè)晶粒配置于第一中介物表面上。例如，m個(gè)晶?？膳渲贸煞嵌褩＝M構(gòu)。圖中，兩個(gè)晶粒410卜2(例如，m=2)配置于第一中介物表面380a上。所述晶粒可用某些硅通孔接觸件350耦合至被動(dòng)設(shè)備120，例如電感器。在一個(gè)具體實(shí)施例中，所述晶粒可包含非硅通孔型的晶粒。在此類具體實(shí)施例中，所述晶粒用凸塊連接件315耦合至中介物接觸件。在另一具體實(shí)施例中，所述晶粒包含硅通孔型的晶粒。其它的晶粒組構(gòu)也可能有用。在一些具體實(shí)施例中，該設(shè)備可包含配置于第一中介物表面上的多個(gè)晶粒堆棧，如在說(shuō)明圖2及圖3a時(shí)所述。再者，在第一中介物表面上裝設(shè)晶粒堆棧與晶粒的組合也可能有用。
[0093]如上述，晶?；蚓Я＜显O(shè)有硅通孔接觸件。所述硅通孔接觸件使得被動(dòng)組件120(例如，有高Q值及大特征尺寸的電感器)能夠配置于背面或第二襯底表面上。在一個(gè)具體實(shí)施例中，硅通孔接觸件使得配置于第二襯底表面上的電感器能夠耦合至第一襯底表面上的電路組件。此外，其余硅通孔接觸件也致能耦合至用以堆棧芯片的RDL或連接至封裝襯底。由于電感器耦合至襯底的背面或第二表面，因此電容及串音問(wèn)題會(huì)減少。這種組構(gòu)也避免使用額外的屏蔽物，從而減少生產(chǎn)成本。
[0094]圖4的流程圖圖標(biāo)用以形成半導(dǎo)體設(shè)備400的方法的具體實(shí)施例。該方法包括:步驟410的加工是提供晶圓，例如大規(guī)模集成電路(LSI)晶圓。在一個(gè)具體實(shí)施例中，該晶圓包含與上文在說(shuō)明圖1a至圖1b時(shí)所述類似或相同的硅通孔型晶粒。因此，不描述或詳述共同的組件。例如，該晶圓經(jīng)制備成有多個(gè)硅通孔(TSV)。該晶圓包含有第一(主動(dòng))及第二(非主動(dòng))主表面的晶圓襯底。例如，該晶粒包含形成于晶粒襯底的第一或主動(dòng)表面上的電路組件或多個(gè)電路組件。在一個(gè)具體實(shí)施例中，該晶粒包含形成于在晶粒襯底內(nèi)的硅通孔(TSV)中的多個(gè)硅通孔(TSV)接觸件。例如，所述硅通孔可用深反應(yīng)性離子蝕刻(DRIE)或雷射鉆孔法形成。其它適當(dāng)技術(shù)也可用來(lái)形成所述硅通孔。例如，可形成絕緣內(nèi)襯以使硅通孔的側(cè)壁有襯里。在一個(gè)具體實(shí)施例中，硅通孔用電鍍法填充導(dǎo)電材料，例如銅(Cu)，以及用化學(xué)機(jī)械研磨法(CMP)平坦化以形成所述硅通孔接觸件。其它適當(dāng)技術(shù)及材料也可用來(lái)形成所述硅通孔接觸件。
[0095]該方法繼續(xù)減薄晶圓的第二表面或非主動(dòng)表面以減少晶圓的厚度。例如，用諸如研磨、CMP、RIE等等或彼等的組合的方法來(lái)減薄晶圓的第二表面。例如，背面研磨法在步驟412暴露硅通孔接觸件的底部。
[0096]在步驟414，在晶圓的第二主表面上形成被動(dòng)組件及RDL。在一個(gè)具體實(shí)施例中，該被動(dòng)組件包含電感器。提供其它類型的被動(dòng)組件也可能有用。為了圖解說(shuō)明，該被動(dòng)組件包含與在說(shuō)明圖1c時(shí)所述類似的電感器。因此，不描述或詳述該電感器的特征。應(yīng)了解，其它類型的電感器也可能有用。在一個(gè)具體實(shí)施例中，該電感器與晶圓的第二主表面一體成形或內(nèi)建于其上。例如，該電感器與RDL同時(shí)形成于晶圓的第二主表面上。該方法包括:在步驟414，通過(guò)某些硅通孔接觸件直接或間接地電性耦合該電感器與晶圓的第一或主動(dòng)表面上的電路組件，同時(shí)其它硅通孔接觸件耦合至RDL。
[0097]該方法可包括其它或額外的加工步驟以完成半導(dǎo)體設(shè)備的制造。例如，可切割或單?；摼A以將晶圓分成有積體被動(dòng)組件(例如，電感器)的個(gè)別晶粒，以及在步驟416，進(jìn)一步加工以形成如圖la-b所示的設(shè)備封裝件。在其它具體實(shí)施例中，該方法更可包含:安裝附加晶粒或多個(gè)晶粒于該單?；ЯＩ厦嬉孕纬删哂蟹e體電感器的晶粒堆棧，如圖2所示。
[0098]如上述，硅通孔接觸件使得被動(dòng)組件(例如，有大特征尺寸的高Q值的電感器)能夠配置于背面或第二襯底表面上。在一個(gè)具體實(shí)施例中，硅通孔接觸件使得配置于第二襯底表面上的電感器能夠耦合至第一襯底表面上的電路組件。因此，形成被動(dòng)組件(例如，有高Q值的電感器)的制程可與其它的前段(FEOL)及后段(BEOL)制程分開(kāi)。這使得有大特征尺寸的電感器能夠在技術(shù)節(jié)點(diǎn)低的晶圓廠加工或外包半導(dǎo)體組裝及測(cè)試。此外，其余硅通孔接觸件也致能耦合至用于堆棧芯片的RDL或連接至封裝襯底。由于電感器耦合至襯底的背面或第二表面，因此電容及串音問(wèn)題會(huì)減少。此類組構(gòu)也避免使用額外的屏蔽物，從而減少生產(chǎn)成本。此外，在說(shuō)明圖4時(shí)所述的具體實(shí)施例是與未來(lái)用以形成3D IC或封裝件的方法完全兼容。
[0099]圖5的流程圖圖標(biāo)用以形成半導(dǎo)體設(shè)備500的方法的另一具體實(shí)施例。該方法包括:提供有第一及第二主表面的晶圓。在一個(gè)具體實(shí)施例中，在步驟510，該晶圓用作中介物晶圓。在一個(gè)具體實(shí)施例中，該中介物晶圓包含有多個(gè)中介物接觸件的硅晶圓。例如，所述中介物接觸件類似在說(shuō)明圖4時(shí)所述的硅通孔接觸件。例如，所述中介物接觸件可用與在說(shuō)明圖4的硅通孔接觸件時(shí)所述類似的方法形成。因此，不描述或詳述共同的組件。
[0100]將中介物晶圓的第二或底面減薄以減少晶圓的厚度。例如，用諸如研磨、CMP、RIE等等或彼等的組合的方法來(lái)減薄中介物晶圓的第二表面。例如，在步驟512，背面研磨法暴露中介物接觸件的底部。
[0101]在步驟514，在中介物晶圓的第二主表面上，提供被動(dòng)組件及RDL。該被動(dòng)組件包含類似在說(shuō)明圖1c時(shí)所述的電感器。應(yīng)了解，其它類型的電感器也可能有用。在一個(gè)具體實(shí)施例中，該電感器與中介物晶圓的第二主表面一體成形或內(nèi)建于其上。例如，電感器與RDL同時(shí)形成于中介物晶圓的第二主表面上。
[0102]該方法也包括:在步驟514，在中介物晶圓的第一表面上，提供晶粒或多個(gè)晶粒。在一個(gè)具體實(shí)施例中，該晶?？砂c上文在說(shuō)明圖1a至圖1b時(shí)所述類似或相同的硅通孔型晶粒。在其它具體實(shí)施例中，該晶?？砂枪柰仔途Я?。具有硅通孔接觸件的晶?；蚨鄠€(gè)晶粒裝在中介物晶圓的第一主表面上。該方法包括:在步驟514，通過(guò)中介物晶圓的某些中介物接觸件，電性耦合被動(dòng)組件及晶?；蚨鄠€(gè)晶粒。
[0103]該方法可包括其它或額外的加工步驟以完成半導(dǎo)體設(shè)備的制造。例如，在步驟516，可切割或單粒化該中介物晶圓以分離該晶圓以及進(jìn)一步加工以形成具有積體被動(dòng)組件(例如，電感器)的個(gè)別設(shè)備封裝件，如圖3a_b所示。在其它具體實(shí)施例中，該方法也可包括:安裝額外的晶?；蚨鄠€(gè)晶粒于設(shè)備封裝件上面以形成具有積體被動(dòng)組件的晶粒堆棧設(shè)備封裝件。
[0104]按照?qǐng)D5描述的具體實(shí)施例包含按照?qǐng)D4描述的一些或所有優(yōu)點(diǎn)。因此，不會(huì)描述或詳述這些優(yōu)點(diǎn)。此外，按照?qǐng)D5描述的具體實(shí)施例與未來(lái)用以形成2.1C或封裝件的方法完全兼容。
[0105]可用其它特定形式實(shí)作本發(fā)明而不脫離本發(fā)明的精神或本質(zhì)特性。因此，前述具體實(shí)施例在各方面都應(yīng)被視為僅供圖解說(shuō)明而不是限定描述于本此的本發(fā)明。因此，本發(fā)明的范疇是用權(quán)利要求書(shū)陳明，而不是以上的描述，以及希望涵蓋落入所述申請(qǐng)項(xiàng)的意思及等價(jià)范圍內(nèi)的所有改變。
【權(quán)利要求】
1.一種半導(dǎo)體設(shè)備，其包含: 包含晶粒襯底的晶粒，該晶粒襯底具有第一及第二主表面；以及 配置于該晶粒襯底的該第二主表面下的被動(dòng)組件，其中，該被動(dòng)組件通過(guò)多個(gè)硅通孔(TSV)接觸件電性耦合至該晶粒。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中，所述硅通孔接觸件配置于該晶粒襯底內(nèi)。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體設(shè)備，其中，該第一主表面為主動(dòng)襯底表面，而該第二主表面為非主動(dòng)襯底表面。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體設(shè)備，其中，多個(gè)電路組件配置于該第一主表面上。
5.根據(jù)權(quán)利要求2所述的半導(dǎo)體設(shè)備，其中: 該被動(dòng)組件包含至少具有第一及第二端子的電感器；以及 所述硅通孔接觸件耦合至該第一及該第二端子。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體設(shè)備，其中，該電感器與該晶粒襯底的該第二主表面直接接觸。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體設(shè)備，其中，該晶粒為中介物晶粒。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體設(shè)備，其中，所述硅通孔接觸件配置于該中介物內(nèi)。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體設(shè)備，其包含配置在第一中介物表面上的晶粒，且該被動(dòng)組件配置于第二中介物表面上。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體設(shè)備，其中，該晶粒通過(guò)在該晶粒襯底內(nèi)的多個(gè)硅通孔接觸件或該第一中介物表面上的多個(gè)凸塊連接件耦合至該中介物。
11.一種形成半導(dǎo)體設(shè)備的方法，其包含: 提供包含晶粒襯底的晶粒，該晶粒襯底具有第一及第二主表面；以及 提供在該晶粒襯底的該第二主表面下的被動(dòng)組件，其中，該被動(dòng)組件通過(guò)多個(gè)硅通孔(TSV)接觸件電性耦合至該晶粒。
12.根據(jù)權(quán)利要求11所述的方法，其包括:在該晶粒襯底內(nèi)形成所述硅通孔接觸件。
13.根據(jù)權(quán)利要求11所述的方法，其中，該晶粒為中介物晶粒。
14.根據(jù)權(quán)利要求13所述的方法，其包括:形成所述硅通孔接觸件于該中介物內(nèi)。
15.一種形成半導(dǎo)體設(shè)備的方法，其包含: 提供具有第一及第二主表面的晶圓；以及 提供在該晶圓的該第二主表面下的被動(dòng)組件，其中，該被動(dòng)組件通過(guò)多個(gè)硅通孔(TSV)接觸件電性耦合至該晶圓。
16.根據(jù)權(quán)利要求15所述的方法，其中，該晶圓經(jīng)加工成在該晶圓的該第一主表面上具有電路組件的多個(gè)晶粒。
17.根據(jù)權(quán)利要求16所述的方法，其包括: 形成多個(gè)硅通孔接觸件于該晶圓內(nèi)；以及 將該晶圓的該第二主表面減薄，以暴露所述硅通孔接觸件的底面。
18.根據(jù)權(quán)利要求17所述的方法，其中，提供該被動(dòng)組件包括:一體成形電感器于該晶圓的該第二主表面上。
19.根據(jù)權(quán)利要求15所述的方法，其中: 該晶圓是作為中介物晶圓，以及包括:形成所述硅通孔接觸件于該中介物晶圓內(nèi)。
20.根據(jù)權(quán)利要求19所述的方法，更包括:在該中介物晶圓的該第一主表面上提供晶?；蚨鄠€(gè) 晶粒。
【文檔編號(hào)】H01L23/52GK104051413SQ201410097337
【公開(kāi)日】2014年9月17日 申請(qǐng)日期:2014年3月14日 優(yōu)先權(quán)日:2013年3月14日
【發(fā)明者】袁少寧, 盧躍康, 林耀慶, 陳元文, 謝素云 申請(qǐng)人:新加坡商格羅方德半導(dǎo)體私人有限公司