嵌入的基于sonos的存儲單元的制作方法
【專利摘要】本發(fā)明公開了嵌入的基于SONOS的存儲單元。描述了包括嵌入的基于SONOS的非易失性存儲（NVM）晶體管和MOS晶體管的多個存儲單元及其形成方法。通常，該方法包括：在襯底上形成電介質(zhì)疊層，電介質(zhì)疊層包含襯底上的隧道電介質(zhì)，和在隧道電介質(zhì)上的電荷捕獲層；圖案化電介質(zhì)疊層，以在襯底的第一區(qū)域中形成存儲器件的NVM晶體管的柵極疊層，同時并發(fā)地從襯底的第二區(qū)域去除電介質(zhì)疊層；以及進行基準CMOS工藝流程的柵極氧化處理，以熱生長覆蓋第二區(qū)域中的襯底的MOS晶體管的柵極氧化物，同時并發(fā)地生長覆蓋電荷捕獲層的阻擋氧化物。在一個實施方式中，通過植入銦來形成NVM晶體管的溝道。
【專利說明】嵌入的基于SONOS的存儲單元
[0001]相關申請的交叉引用
[0002]本申請根據(jù)美國專利法典第35條第119(e)款要求2013年2月26日提交的序列號為61/769，693的美國臨時專利申請、以及2013年5月20日提交的序列號為61/825，196的美國臨時專利申請的優(yōu)先權(quán)的利益，這兩個申請在此都以引用的方式被并入。
【技術領域】
[0003]本公開大致涉及半導體器件，并且更具體地涉及包含嵌入或整體形成的基于SONOS的非易失性存儲(NVM)晶體管和金屬氧化物半導體(MOS)晶體管的存儲單元，以及制造這種存儲單元的方法。
【背景技術】
[0004]對于比如片上系統(tǒng)的許多應用來說，人們希望將基于金屬氧化物半導體(MOS)場效應晶體管和非易失性存儲(NVM)晶體管的邏輯器件和接口電路集成在單個芯片或單個襯底上面。這種集成能夠嚴重地影響MOS晶體管和NVM晶體管的制造工藝。MOS晶體管通常使用標準的或基準的互補金屬氧化物半導體(CMOS)工藝流程進行制造，涉及導電、半導電、以及電介質(zhì)材料的形成和圖案化。對在這樣的CMOS工藝流程中使用的這些材料的成分、處理試劑的成分和濃度、以及溫度進行了嚴格的控制，以保證最終產(chǎn)生的MOS晶體管將能正常工作。
[0005]非易失性存儲器件包括非易失性存儲晶體管、基于硅-氧化物-氮-氧化物-半導體(silicon-oxide-nitride-oxide-semiconductor, S0N0S)的晶體管，這些晶體管包括電荷捕獲柵極疊層，在該電荷捕獲柵極疊層中所儲存或捕獲的電荷改變非易失性存儲晶體管的閾值電壓以儲存比如邏輯I或邏輯O的信息。電荷捕獲柵極疊層形成涉及夾在兩個電介質(zhì)層或兩個氧化物層之間的氮化物或氮氧化物的電荷捕獲層的形成，這兩個電介質(zhì)層或兩個氧化物層通常使用顯著不同于基準的CMOS工藝流程的材料和工藝的材料和工藝進行制造，這些材料和工藝能有害地影響MOS晶體管的制造，或者受MOS晶體管制造的影響。特別是，通過改變電荷捕獲層的厚度或成分，形成MOS晶體管的柵極氧化物或電介質(zhì)能顯著地降低之前形成的電荷捕獲柵極疊層的性能。此外，這種集成能嚴重影響基準CMOS工藝流程，并且通常需要數(shù)目眾多的掩模設置和處理步驟，這增加了制造這些器件的開銷并且能夠降低工作器件的產(chǎn)量。
【專利附圖】
【附圖說明】
[0006]根據(jù)之后的詳細說明，以及根據(jù)附圖和上面提供的附屬權(quán)利要求，本發(fā)明將被更全面地理解，其中的附圖包括:
[0007]圖1是用來制造存儲單元的方法的實施方式的流程圖，所述存儲單元包括嵌入的基于硅-氧化物-氮-氧化物-半導體(S0N0S)的非易失性存儲(NVM)晶體管和金屬氧化物半導體(MOS)晶體管；[0008]圖2A-2M是說明根據(jù)圖1的方法制造存儲單元的過程中的存儲單元的一部分的剖視圖的框圖；
[0009]圖2N是說明制作完成的包含根據(jù)圖1和圖2A-2M的方法制造的嵌入的基于SONOS的NVM晶體管和MOS晶體管的存儲單元的剖視圖的框圖；
[0010]圖3A和圖3B是說明根據(jù)本公開的實施方式的包含銦溝道的NVM晶體管的閾值電壓(Vt) —致性上的改善的圖形；以及
[0011]圖4A-4C是說明包含根據(jù)本公開的實施方式制造的嵌入的基于SONOS的NVM晶體管的存儲器件的基本編寫擦除特性和顯示其在數(shù)據(jù)保持持久性上的改善的圖形。
【具體實施方式】
[0012]在本文中參照附圖對包含嵌入的非易失性存儲(NVM)晶體管和金屬氧化物半導體(MOS)晶體管的存儲單元的多個實施方式，以及制造該存儲單元的多種方法進行了描述。然而，特定的實施方式可以無需這些特定細節(jié)中的一個或多個來實現(xiàn)，或者可以結(jié)合其他已知的方法、材料和裝置來實現(xiàn)。在下面的描述中，對比如具體的材料、尺寸和工藝參數(shù)等的多個特定的細節(jié)進行了闡述，以提供對本發(fā)明的深入理解。在其他的例子中，為了避免使本發(fā)明變得不必要的難以理解，并沒有對眾所周知的半導體設計和制造技術進行特別詳細的描述。在整個說明書中提及的“實施方式”是指結(jié)合該實施方式所描述的特定的特征、結(jié)構(gòu)、材料、或特性被包含在本發(fā)明的至少一個實施方式中。因此，在整個說明書的多個地方多次出現(xiàn)的短語“在實施方式中”不一定是指本發(fā)明的同一個實施方式。此外，這些特定的特征、結(jié)構(gòu)、材料、或特性能以任何合適的方式結(jié)合在一個或多個實施方式中。
[0013]本文使用的 術語“在…上方”、“在…下方”、“在…之間”、以及“在…上”是指一層相對于其他層的相對位置。因此，例如，沉積或布置在另一層的上方或下方的一層可以與該另一層直接接觸，或者可以具有一個或多個中間層。此外，沉積或布置在多層之間的一層可以與這些層直接接觸，或者可以具有一個或多個中間層。相反，第一層在第二層上是指與第二層接觸。另外，所提供的一層相對于其他層的相對位置假定相對于初始襯底的沉積、修改和去除薄膜的操作，而沒有考慮該襯底的絕對定向。
[0014]NVM晶體管可以包含使用硅-氧化物-氮-氧化物-硅(SONOS)或浮柵技術實現(xiàn)的存儲晶體管或存儲器件。
[0015]現(xiàn)在將參照圖1和圖2A至2M，詳細描述用來將NVM晶體管集成或嵌入到制造一個或多個MOS晶體管的標準或基準CMOS工藝流程的方法的實施方式。圖1是說明用來制造存儲單元的方法或工藝流程的實施方式的流程圖。圖2A-2L是說明在根據(jù)圖1的方法制造存儲單元的過程中的存儲單元的一部分的剖視圖的框圖，而圖2M是說明制造好的存儲單元的實施方式的一部分的剖視圖的框圖。
[0016]參照圖1和圖2A，制造過程開始于在晶圓或襯底204中形成多個隔離結(jié)構(gòu)202(步驟102)。隔離結(jié)構(gòu)202將正在形成的存儲單元和在襯底204的相鄰區(qū)域(未示出)中形成的存儲單元進行隔離，和/或?qū)⒄谝r底的第一區(qū)206形成的NVM晶體管和正在第二區(qū)域208形成的一個或多個MOS晶體管進行隔離。隔離結(jié)構(gòu)202包含比如氧化物或氮化物的電介質(zhì)材料，并且可以由任何傳統(tǒng)技術形成，這些傳統(tǒng)技術包括但不限于淺槽隔離(STI)或局部硅氧化(L0C0S)。襯底204可以是由適合半導體器件制造的任何單晶材料構(gòu)成的塊體晶圓，或可以包含在襯底上形成的合適材料的頂部外延生長層。合適的材料包括但不限于硅、鍺、硅鍺、或II1-V族化合物半導體材料。
[0017]通常，如在實施方式中示出的，在襯底204的表面216上的第一區(qū)域206和第二區(qū)域208中同時形成襯墊氧化物209。襯墊氧化物209可以是具有約10納米(nm)至約20nm厚度的二氧化硅(SiO2)，其可以通過熱氧化工藝或通過原位蒸汽生成(ISSG)生長而成。
[0018]參照圖1和圖2B，隨后通過襯墊209向襯底204中植入摻雜物以形成多個阱，以及用于MOS晶體管的多個溝道，將在這些阱中形成NVM晶體管和/或MOS晶體管(步驟104)。所植入的摻雜物可以是任何類型和任何濃度，并且可以以任何能量植入，所用的能量包括形成用于NVM晶體管和/或MOS晶體管的多個阱或多個深阱以及形成用于MOS晶體管的多個溝道所需要的能量。在圖2B中示出的特定實施方式中，植入適當離子種類的摻雜物，以在第二區(qū)域208形成深N型阱210，在該深N型阱210中或其上方將形成比如MOS輸入/輸出(I/O)晶體管的高電壓(HV)MOS晶體管214。盡管在圖中未示出，需要了解的是所述多個阱或多個深阱也能被形成用于NVM晶體管和/或標準的MOS晶體管或低電壓(LV)MOS晶體管，比如MOS晶體管212。還需要了解的是這些阱是通過沉積并圖案化比如在襯底204的表面216上方的光致抗蝕層的掩模層，并且以適當?shù)哪芰繉⑦m當?shù)碾x子種類植入到適當?shù)臐舛榷纬伞?br>
[0019]在襯底204的第二區(qū)域208中形成用于一個或多個MOS晶體管214、212的多個溝道218。如同阱的植入，溝道218通過沉積并圖案化比如在襯底204的表面216上方的掩模層，并且以適當?shù)哪芰繉⑦m當?shù)碾x子種類植入到適當?shù)臐舛榷纬?。例如，可以用約IOk電子伏(keV)到約IOOk電子伏的能量、以及約lel2cm_2到約IeHcnT2的劑量植入BF2來形成N型MOS (NMOS)晶體管。P型MOS (PMOS)晶體管可以同樣通過以任何合適的劑量和能量植入砷離子或磷離子來形成。需要了解的是，可以通過植入在MOS晶體管214、212中同時形成溝道218，或在不同的時間使用標準的平版印刷技術來形成溝道218，包括用于對MOS晶體管的溝道中的一個進行掩模的圖案化的光致抗蝕層。
[0020]接下來，參照圖1和圖2C，在襯墊氧化物209的上形成圖案化的隧道掩模220，或形成覆蓋襯墊氧化物209的圖案化的隧道掩模220，通過隧道掩模中的窗口或開口植入適當能量和濃度的離子(由箭頭222表示)，以形成用于NVM晶體管226的溝道224，并且去除至少第二區(qū)域208中的隧道掩模和襯墊氧化物(步驟106)。隧道掩模可以包含光致抗蝕層或由圖案化的氮化物層或硅氮化物層形成的硬掩模。
[0021]在一個實施方式中，用于NVM晶體管226的溝道224是被植入了銦(In)的銦摻雜溝道，這些銦以約50k電子伏(keV)到約500k電子伏的能量和約5ellcm_2到約5el2cm_2的劑量植入以形成η溝道NVM晶體管。如在下面更詳細地說明的，利用植入銦來形成NVM晶體管226的溝道224將NVM晶體管的閾值電壓(Vt) —致性從約150毫伏(mV)的Vt的西格瑪值改善為約70-80mV?？蛇x擇地，可以植入BF2以形成η溝道NVM晶體管，或者植入砷或磷以形成P溝道NVM晶體管。
[0022]可以用氧等離子體來消除或去除光致抗蝕隧道掩模220?？梢允褂脻裎g刻或干蝕刻工藝來去除硬掩模。例如，襯墊氧化物209使用含有表面活性劑的10:1的緩沖氧化物蝕刻劑(BOE)在濕清洗過程中去除。可選擇地，濕清洗過程可以使用20:1的BOE濕蝕刻劑、50:1的氫氟酸(HF)濕蝕刻劑、襯墊蝕刻劑、或任何其他類似的基于氫氟酸的濕蝕刻化學試劑來進行。
[0023]參照圖1和圖2D-2F，對襯底204的表面216進行清洗或預清洗，形成或沉積比如氧化物-氮化物-氧化物或ONO層的多個電介質(zhì)層，掩模形成或覆蓋在多個電介質(zhì)層上，并對多個電介質(zhì)層進行蝕刻以在第一區(qū)域206中形成電介質(zhì)柵極疊層236 (步驟108)。預清洗可以是濕處理或干處理，在這個實施方式中是使用HF或標準清洗劑(SCl)和SC2的濕處理，并且對襯底204的材料有極高的選擇性。SCl通常使用50-80°C的1: 1:5的氫氧化氨(ΝΗ40Η)、過氧化氫(H2O2)、水(H2O)溶液浸泡約10分鐘來完成。SC2在50_80°C的1:1:10的HC1、H2O2、H2O溶液中浸泡較短的時間。
[0024]參照圖2D，電介質(zhì)或ONO沉積開始于在襯底204的第一區(qū)域206的NVM晶體管226的至少一個溝道224的上方形成隧道電介質(zhì)228。隧道電介質(zhì)228可以是適合于在所施加的柵極偏壓的情況下允許電荷載流子隧穿進入覆蓋的電荷捕獲層，同時在NVM晶體管不加偏壓時保持對漏電流的合適的勢壘的任何材料，并具有滿足以上條件的任何厚度。在特定的多個實施方式中，隧道電介質(zhì)228是二氧化硅、氮氧化硅、或二者的組合，并且可以通過使用ISSG或基氧化(radicaloxidation)的熱氧化處理進行生長。
[0025]在一個實施方式中，二氧化硅隧道電介質(zhì)228可以在熱氧化處理中進行熱生長。例如，可以利用在含氧氣體或大氣(比如有氧(O2)氣體)中在750-800攝氏度(°C )的干氧化來生長二氧化硅層。熱氧化處理的進行持續(xù)約50-150分鐘的時間，以通過暴露的襯底表面的氧化和消耗來實現(xiàn)生長具有從約1.0納米(nm)到約3.0納米的厚度的隧道電介質(zhì)228。
[0026]在另一個實施方式中，二氧化硅隧道電介質(zhì)228可以在基氧化處理中進行生長，所述基氧化處理涉及將彼此之間的比例近似1:1的且不發(fā)生燃燒事件(比如形成等離子體，其通常能夠被另外用于對H2和O2進行熱解以形成蒸汽)的氫氣(H2)和氧氣(O2)流入處理室。相反，允許H2和O2在接近約900°C到約1000°C的范圍的溫度和接近約0.5托到約5托的范圍內(nèi)的壓力下進行反應，以在襯底的表面上形成比如OH基、HO2基、或O 二基的基?；趸幚淼倪M行持續(xù)接近約I分鐘到約10分鐘的時間，以通過暴露的襯底表面的氧化和消耗來實現(xiàn)生長具有從約1.0納米(nm)到約4.0納米的厚度的隧道電介質(zhì)228。需要了解的是，在該圖以及后面的圖中，出于清楚的目的，隧道電介質(zhì)228的厚度相對于襯墊氧化合物209被放大，前者比后者厚了接近7倍。在基氧化處理中生長的隧道電介質(zhì)228比通過濕氧化技術形成的隧道電介質(zhì)更致密且由每cm3實質(zhì)上更少的氫原子構(gòu)成，甚至在更薄的厚度下。在多個特定的實施方式中，基氧化處理在能夠處理多個襯底的批量處理室或加熱爐中進行，以提供高質(zhì)量的隧道電介質(zhì)228而不影響制造設備可能要求的生產(chǎn)能力要求(晶圓數(shù)/小時)。
[0027]在另一個實施方式中，隧道電介質(zhì)層228通過化學氣相沉積(CVD)或原子層沉積來進行沉積，并且其由可能包括但不限于二氧化硅、氮氧化硅、氮化硅、氧化鋁、氧化鉿、氧化鋯、硅酸鉿、硅酸鋯、氮氧化鉿、鉿鋯氧化物、以及氧化鑭的電介質(zhì)層構(gòu)成。在另一個實施方式中，隧道電介質(zhì)228是包含比如但不限于二氧化硅或氮氧化硅的材料的底層，以及可能包括但不限于氮化娃、氧化招、氧化鉿、氧化錯、娃酸鉿、娃酸錯、氮氧化鉿、鉿錯氧化物、以及氧化鑭的材料的頂層的雙層電介質(zhì)區(qū)域。
[0028]再次參照圖2D，電荷捕獲層形成或覆蓋在隧道電介質(zhì)228上。通常，如在該實施方式中示出的，電荷捕獲層是包含多個層的多層電荷捕獲層，所述多個層至少包括離隧道電介質(zhì)228較近的下部或第一電荷捕獲層230a，以及上部或第二電荷捕獲層230b，所述上部或第二電荷捕獲層230b比第一電荷捕獲層含氧少，并且包含分布在多層電荷捕獲層中的大多數(shù)電荷陷阱。
[0029]多層電荷捕獲層230的第一電荷捕獲層230a可以包含氮化娃(Si3N4)、富含娃的氮化硅、或氮氧化硅(SiOxNy (Hz))。例如，第一電荷捕獲層230a可以包含通過CVD工藝形成的、具有約2.0nm和約4.0nm之間的厚度的氮氧化硅層，其使用定制的比例和氣流速率的二氯甲硅烷(DCS)/氨(NH3)和氧化氮(N2OVNH3氣體混合物來提供富含硅和富含氧的氮氧化物層。
[0030]隨后在第一電荷捕獲層230a的上方形成多層電荷捕獲層的第二電荷捕獲層230b。第二電荷捕獲層230b可以包含氮化硅和氮氧化硅層，所述氮化硅和氮氧化硅層具有不同于第一電荷捕獲層230a的氧、氮、和/或娃的化學計量的成分。第二電荷捕獲層230b可以包含具有約2.0nm和約5.0nm之間的厚度的氮氧化硅層，其可以通過CVD工藝使用含有定制的比例和氣流速率的DCS/NH3和N20/NH3氣體混合物的處理氣體來形成或沉積以提供富含硅和含氧少的頂部氮化物層。
[0031]如在本文中使用的，術語“富含氧”和“富含硅”是相對于化學計量的氮化硅或“氮化物”，這種化學計量的氮化硅或“氮化物”在本領域中經(jīng)常被使用，其具有(Si3N4)成分并且具有接近2.0的折射率(RI)。因此，“富含氧”的氮氧化硅帶來了從化學計量的氮化硅向更高的硅和氧的wt.%的改變(即減少了氮)。因此，富含氧的氮氧化硅薄膜更像二氧化硅，并且其RI向著純二氧化硅的1.45的RI減小。類似地，在本文中描述的“富含硅”的薄膜帶來了從化學計量的氮化硅向具有比“富含氧”的薄膜更少的氧的硅的更高的wt.%的改變。因此，富含硅的氮氧化硅薄膜更像硅，并且其RI向著純硅的3.5的RI增加。
[0032]再次參照圖2D，多個電介質(zhì)層還包括形成或覆蓋在電荷捕獲層230上的帽層(caplayer) 232。在一個實施方式中，帽層232包含氮化硅，該氮化硅的全部或部分被后續(xù)氧化以形成覆蓋該電荷捕獲層230的阻擋氧化物。帽層232可以是具有同種成分的單個氮化物層(未示出)、具有化學計量的成分梯度的單個氮化物層、或者，如在該實施方式中示出的，可以是多層帽層，該多層帽層包括至少下部或第一帽層232a，其覆蓋在第二電荷捕獲層230b上，以及覆蓋在第一帽層232a上的第二帽層232b。
[0033]在一個實施方式中，第一帽層232a可以包含具有2.0nm和4.0nm之間的厚度的氮化硅層、富含硅的氮化硅層、或富含硅的氮氧化硅層，這些層通過CVD工藝使用N20/NH3和DCS/NH3的氣體混合物形成。類似地，第二帽層232b也可以包含具有2.0nm和4.0nm之間的厚度的氮化硅層、富含硅的氮化硅層、或富含硅的氮氧化硅層，這些層通過CVD工藝使用Ν20/ΝΗ3和DCS/NH3的氣體混合物形成?？蛇x地，第一帽層232a和第二帽層232b可以包含不同的化學計量成分。例如，第二帽層232b可以包含比第一帽層232a富含硅或富含氧的成分，以便于在對第一帽層進行氧化之前在干清洗處理或濕清洗處理中去除第二帽層?？蛇x擇地，第一帽層232a可以包含比第二帽層232b富含硅或富含氧的成分，以便于第一帽層的氧化。
[0034]參照圖2E，犧牲氧化物層234形成或覆蓋在第二帽層232b上。在一個實施方式中，犧牲氧化物層234可以包含通過熱氧化處理、原位蒸汽生成(ISSG)、或基氧化生長的、具有2.0nm到4.0nm的厚度的二氧化硅層。在另一個實施方式中，犧牲氧化物層234可以通過化學氣相沉積工藝在低壓化學沉積(LPCVD)室中形成或沉積。例如，犧牲氧化物層234可以通過CVD工藝使用定制的比例和氣流速率的、包括硅烷或DCS和含氧氣體(比如O2或N2O)的處理氣體進行沉積來提供二氧化硅(SiO2)犧牲氧化物層。
[0035]接下來，參照圖2F，圖案化的掩模層(未示出)形成或覆蓋在犧牲氧化物層234上，并且對犧牲氧化物、帽層232以及電荷捕獲層230進行蝕刻或圖案化，以形成覆蓋NVM晶體管的溝道224的柵極疊層236，以及從襯底204的第二區(qū)域208去除犧牲氧化物、帽層以及電荷捕獲層230。圖案化的掩模層可以包含使用標準平版印刷技術圖案化的光致抗蝕層，并且犧牲氧化物層234、帽層232、以及電荷捕獲層230可以使用包含一個或多個單獨步驟的干蝕刻工藝來蝕刻或去除，到在襯底204的表面216上停止。
[0036]參照圖1，進行柵極氧化或GOX預清洗，柵極氧化同時用于所形成的MOS晶體管214、212，并且沉積并圖案化柵極層以形成NVM晶體管226的柵極，以及兩個MOS晶體管的柵極(步驟110)。參照圖2G，GOX預清洗去除帽層232的一部分和犧牲氧化層234，或者在選擇性很強的清洗過程中從柵極疊層236實質(zhì)上去除了多層帽層中的最頂部的層的全部。該清洗過程還同時或并發(fā)地去除分別殘留在第一區(qū)域206的柵極疊層236的外部和殘留在第二區(qū)域208中的任何氧化物，比如氧化物隧道電介質(zhì)228和襯墊氧化物209，以在該區(qū)域制備用于柵極氧化物生長的襯底204。對帽層232的厚度進行調(diào)整，以允許第二帽層232b的一部分或?qū)嵸|(zhì)上全部都被GOX預清洗所消耗。在一個示例性實施方式中，通過使用含有表面活性劑的10:1的緩沖氧化物蝕刻劑(BOE)在濕清洗處理中去除犧牲氧化物層234和第二帽層232b?？蛇x擇地，濕清洗工藝可以使用20:1的BOE濕蝕刻劑、50:1的氫氟酸(HF)濕蝕刻劑、襯墊蝕刻劑、或任何其他類似的基于氫氟酸的濕蝕刻化學試劑來執(zhí)行。
[0037]GOX預清洗的實施方式的優(yōu)點在于，其在預清洗步驟(步驟110)或后續(xù)的氧化步驟(步驟112)中實質(zhì)上都不影響基準COMS工藝，而是將其用于NVM晶體管制造的一體化。
[0038]接下來，參照圖2H，執(zhí)行氧化處理來對帽層232或多層帽層的第一帽層232a的剩余部分，以及第二電荷捕獲層230b的一部分進行氧化，以形成覆蓋第二電荷捕獲層的阻擋氧化物層238。在一個實施方式中，氧化處理適于對第一帽層232a進行氧化，以形成阻擋氧化物層238，而同時或并發(fā)地對第二區(qū)域208中的襯底204的表面216的至少一部分進行氧化，以形成覆蓋至少一個MOS晶體管的至少一個溝道218的第一柵極氧化物240。氧化處理可以包含在批量或單個襯底處理室中執(zhí)行的原位蒸汽生成(ISSG)、CVD或基氧化，在處理室中伴隨有燃燒事件或沒有燃燒事件(比如等離子化)。例如，在一個實施方式中，阻擋氧化物層238和柵極氧化物240可以在基氧化處理中生長，這種基氧化處理涉及使彼此之間的比例接近1:1且不發(fā)生燃燒事件(比如形成等離子體)的氫氣(H2)和氧氣(O2)流入處理室，其通常能夠被另外用于對H2和O2進行熱解以形成蒸汽。相反，允許H2和O2在接近700-800°C范圍內(nèi)的溫度和接近0.5-5托范圍內(nèi)的壓力下進行反應，以在帽層232或第一帽層232a的表面處形成比如OH基、HO2基、或O 二基的基。氧化處理對于使用ISSG工藝的單個襯底進行接近1-5分鐘范圍的持續(xù)時間，或?qū)τ诜峙鸂t工藝進行10-15分鐘的持續(xù)時間，以通過氧化和消耗具有約3nm到約4.5nm的厚度的第二電荷捕獲層230b的一部分和第一帽層232a、以及具有約5nm到約7nm厚度的柵極氧化物240來實現(xiàn)生長阻擋氧化物層238。
[0039]在一些實施方式中，比如在圖21到圖2L中示出的，所述方法還包括能夠同時制造LVMOS晶體管212和HVMOS晶體管214的雙柵氧化物處理流程。參照圖21，在襯底204的第一區(qū)域206和第二區(qū)域208的上方形成了圖案化的掩模層242。圖案化的掩模層242可以是使用標準的平版印刷技術圖案化的光致抗蝕層，并且包含在第二區(qū)域208中的溝道218上方的至少一個開口 244。在與上面關于去除犧牲氧化物層234描述的條件相同的條件下，使用BOE蝕刻劑蝕刻在暴露的多個區(qū)中的第一柵極氧化物240，并隨后將圖案化的掩模層242去除。
[0040]參照圖2J，使用濕蝕刻對襯底206進行清洗，在進行濕蝕刻時不對氧化物進行蝕刻以保護HVMOS晶體管212的第一柵極氧化物240，以及柵極疊層236的阻擋氧化物層238。隨后對襯底206進行熱氧化處理以生長具有約Inm到約3nm厚度的薄的第二柵極氧化物246。在一些實施方式中，第二柵極氧化物246可以與比如氮氧化硅、氮化硅、氧化鋁、氧化鉿、氧化鋯、硅酸鉿、硅酸鋯、氮氧化鉿、鉿鋯氧化物、以及氧化鑭的沉積層(未示出)重疊。
[0041]參照圖2K，在柵極疊層236、HVM0S晶體管214的第一柵極氧化物240、以及MOS晶體管212的第二柵極氧化物246的上方形成適合于調(diào)節(jié)NVM晶體管226的偏壓以及MOS晶體管214、212的操作的任何導電材料或半導電材料的柵極層248。在一個實施方式中，通過物理氣相沉積形成柵極層，并且該柵極層由包含金屬的材料構(gòu)成，這些包含金屬的材料包括但不限于金屬氮化物、金屬碳化物、金屬硅化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉬、鈷、鎳。在另一個實施方式中，柵極層通過CVD工藝形成，并且該柵極層由單個摻雜的多晶硅層構(gòu)成，該單個摻雜的多晶硅層隨后被圖案化以形成NVM晶體管226和MOS晶體管214、212的控制柵極。
[0042]參照圖2L，使用掩模層(未示出)和標準的平版印刷技術圖案化柵極層248以到阻擋氧化物層238、第一柵極氧化物240和第二柵極氧化物246的表面停止，從而形成用于NVM晶體管226的柵極疊層236的柵極250、用于HVMOS晶體管214的柵極252、以及用于MOS晶體管212的柵極254。
[0043]參照圖1和圖2M，沉積和蝕刻第一隔離層以形成鄰近于MOS晶體管212、214的柵極252、254和NVM晶體管226的第一側(cè)壁隔離物256，并且鄰近于MOS晶體管212、214中的一個或多個的側(cè)壁隔離物256植入一個或多個輕摻雜的且在其下延伸的漏極延伸部(LDD258)(步驟 112)。
[0044]接下來，在襯底204的上方形成S0N0SLDD掩模，并鄰近于NVM晶體管226植入輕摻雜的漏極延伸部(LDD260)。最后，沉積并蝕刻第二隔離層以鄰近于NVM晶體管226的柵極疊層236形成第二側(cè)壁隔離物262 (步驟114)。
[0045]參照圖1和圖2N，隨著NVM晶體管226、HVM0S晶體管214、以及MOS晶體管212的實質(zhì)上完成，進行源極和漏極植入，以為所有的晶體管形成源極區(qū)和漏極區(qū)264，并且進行硅化處理(步驟116)。如所描述的，硅化區(qū)266可以被形成在暴露的柵極250、252、254、以及暴露的源極區(qū)和漏極區(qū)264上。硅化處理可以是本領域通常采用的任何技術，通常包括預清洗蝕刻、鈷或鎳金屬沉積、退火和濕法去膜。
[0046]參照圖1和圖2N，制造包括嵌入或集成形成的基于SONOS的NVM晶體管和MOS晶體管的存儲單元的方法可選地包括在NVM晶體管226的柵極疊層236上方形成應力誘導層或應力誘導結(jié)構(gòu)268 (比如應力誘導氮化物層)以提高數(shù)據(jù)保持和/或改善編寫時間和效率的步驟(步驟118)。特別是，進入到NVM晶體管226的電荷捕獲層230中的誘導應力改變了在其中形成的電荷陷講的能級，從而提聞了電荷捕獲層的電荷保持力。此外，在襯底204的表面216的內(nèi)部或其上、接近且優(yōu)選圍繞在其中形成NVM晶體管226的溝道224的襯底區(qū)域形成應力誘導結(jié)構(gòu)268，將減小帶隙，并且根據(jù)應變的類型增強載流子的遷移率。例如，襯底204的晶格中的原子間的距離被拉伸的拉伸應變，增強了電子的遷移率，使得N型晶體管更快。原子間的距離被縮短的壓縮應變，通過增加空穴的遷移率在P型晶體管中產(chǎn)生了相似的效果。所有這些應變誘導因素，即減小的帶隙和增強的載流子遷移率，都將導致NVM晶體管226的更快和更有效的編寫。
[0047]應力誘導結(jié)構(gòu)268可以包含使用高深寬比工藝(HARP?)氧化處理形成的金屬前電介質(zhì)(PMD)層、使用等離子增強的化學氣相沉積(PECVD)形成的壓縮或拉伸的氮化物層、或二叔丁基氨基硅烷(BTBAS)氮化物層。
[0048]在特定的實施方式中，比如在圖2N中示出的，應力誘導結(jié)構(gòu)268還可以在一個或多個MOS晶體管的上方形成，以誘導MOS晶體管的溝道中的應變。
[0049]最后，繼續(xù)標準的或基準的CMOS工藝流程以實質(zhì)上完成前端器件的制造(步驟120)，產(chǎn)生圖2N中示出的結(jié)構(gòu)。圖2N是說明制作完成的存儲單元的一部分的剖視圖的框圖，該存儲單元包含根據(jù)圖1和圖2A-2M的方法制造的嵌入的基于SONOS的NVM晶體管和MOS晶體管。
[0050]圖3A和圖3B是說明根據(jù)本公開的實施方式的包含銦溝道的NVM晶體管在閾值電壓(Vt)—致性上的改善的圖形。參照圖3A和圖3B，可以注意到，在之后的高溫步驟中，較重的銦原子沒有像在現(xiàn)有的基于SONOS的η溝道NVM晶體管中使用的較輕的硼原子移動或擴散得那樣多，并且因此減輕了隨機摻雜效果，顯著提高了 Vt的一致性(從約150mV的Vt西格瑪值提高到約70-80mv)。
[0051]圖4A-4C是說明包含根據(jù)本公開的實施方式制造的嵌入的基于SONOS的NVM晶體管的存儲器件的基本編寫擦除特性和顯示其持久性和數(shù)據(jù)保持上的改善的圖形。特別是，圖4A同時示出了基于SONOS的NVM晶體管在編寫狀態(tài)和擦除狀態(tài)中的亞閾值特性。該圖示出了約135mV的良好的亞閾值斜率，其是通過使用本公開的實施方式中的一個的銦植入獲得的。
[0052]圖4B示出了根據(jù)之前描述的過程的實施方式制造的S0N0SNVM晶體管的循環(huán)持久性。從圖4B中可以看到在經(jīng)過10萬次編寫和擦除(P/E)循環(huán)之后，閾值電壓(Vt)在編寫或擦除時并沒有顯著變化。
[0053]圖4C示出了根據(jù)本公開的實施方式制造的基于SONOS的NVM晶體管的數(shù)據(jù)保持電荷損失。參照圖4C，可以看出，Vt窗口，即在編寫狀態(tài)和擦除狀態(tài)中的閾值電壓間的差異超過IV，這樣的差異給出了甚至在10年或3E8秒之后進行正確讀取的足夠的余量。
[0054]因此，已經(jīng)描述了包含嵌入或集成形成的基于SONOS的NVM晶體管和MOS晶體管的存儲單元及其制造方法的實施方式。雖然已經(jīng)參照特定的示例性實施方式對本公開進行了描述，但是需要清楚的是，可以對這些實施方式做出各種修改和改變，而沒有背離本公開的更加寬泛的精神和范圍。因此，說明書和附圖具有說明性意義，而不具有限制性意義。
[0055]聯(lián)邦法規(guī)全書第37條§ 1.72(b)款要求摘要讓讀者快速確定技術公開的一個或多個實施方式的性質(zhì)，按照該要求提供了本公開的摘要。需要了解的是該摘要將不被用來解釋或限制權(quán)利要求的范圍或意義。此外，從前面的【具體實施方式】中，可以看到出于簡化本公開的目的，將多個特征組合在了單個實施方式中。本公開的方法不能被解釋成反映了所要求保護的實施方式需要使用比每個權(quán)利要求中清楚闡述的特征更多的特征的目的。相反，如在上面的權(quán)利要求所反映的，創(chuàng)新性的主題存在于比所公開的單個實施方式的所有特征更少的特征中。因此，據(jù)此將上面的權(quán)利要求并入到【具體實施方式】中，每項權(quán)利要求都作為獨立的實施方式來說明其自身。
[0056]說明書中對“一個(one)實施方式”或“(an)實施方式”的引用是指結(jié)合該實施方式描述的特定的特征、結(jié)構(gòu)、或特性包含在電路或方法的至少一個實施方式中。在說明書的多個地方出現(xiàn)的短語“一個實施方式”不一定全部指同一個實施方式。
【權(quán)利要求】
1.一種方法，包括: 在襯底上形成電介質(zhì)疊層，所述電介質(zhì)疊層包含在所述襯底上的隧道電介質(zhì)以及在所述隧道電介質(zhì)上的電荷捕獲層； 圖案化所述電介質(zhì)疊層，以在所述襯底的第一區(qū)域中形成存儲器件的非易失性存儲NVM晶體管的柵極疊層，同時并發(fā)地從所述襯底的第二區(qū)域去除所述電介質(zhì)疊層；以及 進行基準CMOS工藝流程的柵極氧化處理，以形成覆蓋所述第二區(qū)域中的所述襯底的金屬氧化物半導體MOS晶體管的柵極氧化物，同時并發(fā)地形成覆蓋所述電荷捕獲層的阻擋氧化物。
2.如權(quán)利要求1所述的方法，其中進行所述柵極氧化處理包括:熱生長所述MOS晶體管的柵極氧化物，同時并發(fā)地熱生長所述阻擋氧化物。
3.如權(quán)利要求2所述的方法，還包括鄰近于所述NVM晶體管的柵極疊層形成源極和漏極，其中形成所述源極和漏極包括進行一個或多個輕摻雜的漏極LDD植入。
4.如權(quán)利要求3所述的方法，還包括從單個圖案化的多晶硅層形成所述NVM晶體管的控制柵極和所述MOS晶體管的柵極。
5.如權(quán)利要求1所述的方法，還包括:在所述襯底上形成所述電介質(zhì)疊層之前，在所述襯底的所述第一區(qū)域中植入銦以形成所述NVM晶體管的溝道。
6.如權(quán)利要求5所述的方法，其中植入銦以形成所述NVM晶體管的溝道包括:植入銦到一濃度，該濃度被選 擇為將所述NVM晶體管的閾值電壓Vt —致性從約150毫伏mV的Vt西格瑪值改善為約70-80mV。
7.如權(quán)利要求1所述的方法，還包括在所述NVM晶體管的柵極疊層的上方形成應力誘導氮化物層，以改變在所述電荷捕獲層中形成的電荷陷阱的能級，從而提高所述電荷捕獲層的電荷保持力。
8.如權(quán)利要求7所述的方法，其中在所述NVM晶體管的柵極疊層上方形成所述應力誘導氮化物層還包括:在所述MOS晶體管的上方形成所述應力誘導氮化物層，以誘導所述MOS晶體管的溝道中的應力。
9.如權(quán)利要求1所述的方法，其中所述電荷捕獲層包含多個層，所述多個層包含離所述隧道電介質(zhì)較近的含有氮化物的下部電荷捕獲層，以及覆蓋所述下部電荷捕獲層的含有氮化物的上部電荷捕獲層，所述上部電荷捕獲層比所述下部電荷捕獲層含氧少。
10.如權(quán)利要求1所述的方法，其中形成所述電介質(zhì)疊層還包括在所述電荷捕獲層上形成帽層，并且其中進行所述氧化處理包括對所述帽層的至少一部分進行氧化以形成所述阻擋氧化物。
11.如權(quán)利要求10所述的方法，其中形成所述電介質(zhì)疊層還包括在所述帽層上形成犧牲氧化物，并且所述方法還包括:在進行所述氧化處理之前的柵極氧化GOX預清洗，以從所述NVM晶體管的柵極疊層去除所述犧牲氧化物，同時并發(fā)地從所述襯底的第二區(qū)域去除襯墊氧化物。
12.—種方法,包括: 在襯底的第一區(qū)域中植入銦以形成存儲器件的非易失性存儲NVM晶體管的溝道； 在所述襯底上形成覆蓋所述溝道的電介質(zhì)疊層，所述電介質(zhì)疊層包含在所述襯底上的隧道電介質(zhì)和在所述隧道電介質(zhì)上的電荷捕獲層；以及圖案化所述電介質(zhì)疊層，以在所述襯底的第一區(qū)域中形成所述NVM晶體管的柵極疊層，同時從所述襯底的第二區(qū)域去除所述電介質(zhì)疊層。
13.如權(quán)利要求12所述的方法，其中植入銦以形成所述NVM晶體管的溝道包括:植入銦到一濃度，該濃度被選擇為將所述NVM晶體管的閾值電壓Vt —致性從約150毫伏mV的Vt西格瑪值改善為約70-80mV。
14.如權(quán)利要求1 2所述的方法，還包括進行氧化處理以形成覆蓋所述第二區(qū)域中的襯底的金屬氧化物半導體MOS晶體管的柵極氧化物，同時并發(fā)地形成覆蓋所述電荷捕獲層的阻擋氧化物。
15.如權(quán)利要求14所述的方法，還包括在所述NVM晶體管的柵極疊層的上方形成應力誘導氮化物層，以改變在所述電荷捕獲層中形成的電荷陷阱的能級，從而提高所述電荷捕獲層的電荷保持力。
16.如權(quán)利要求15所述的方法，其中在所述NVM晶體管的柵極疊層的上方形成應力誘導氮化物層還包括:在所述MOS晶體管的上方形成應力誘導氮化物層，以誘導所述MOS晶體管的溝道中的應力。
17.如權(quán)利要求14所述的方法，還包括從單個圖案化的多晶硅層形成所述NVM晶體管的控制柵極和所述MOS晶體管的柵極。
18.如權(quán)利要求12所述的方法，其中所述電荷捕獲層包含多個層，所述多個層包含離所述隧道電介質(zhì)較近的含有氮化物的下部電荷捕獲層，以及覆蓋所述下部電荷捕獲層的含有氮化物的上部電荷捕獲層，所述上部電荷捕獲層比所述下部電荷捕獲層含氧少。
19.一種存儲器件,包括: 非易失性存儲NVM晶體管，其在襯底的第一區(qū)域中形成，所述NVM晶體管包含銦摻雜的溝道和所述襯底上的覆蓋所述溝道的柵極疊層，所述柵極疊層包含在所述襯底上的隧道電介質(zhì)、在所述隧道電介質(zhì)上的電荷捕獲層、以及覆蓋所述電荷捕獲層的阻擋氧化物；以及 金屬氧化物半導體MOS晶體管，其在所述襯底的第二區(qū)域中形成，所述MOS晶體管包含覆蓋所述第二區(qū)域中的襯底的柵極氧化物， 其中所述阻擋氧化物在用于生長所述柵極氧化物的基準CMOS工藝流程中并發(fā)地生長。
20.如權(quán)利要求19所述的存儲器件，還包括在所述NVM晶體管的柵極疊層上方的應力誘導氮化物層，以改變在所述電荷捕獲層中形成的電荷陷阱的能級，從而提高所述電荷捕獲層的電荷保持力。
【文檔編號】H01L27/115GK104009005SQ201410064510
【公開日】2014年8月27日 申請日期:2014年2月25日 優(yōu)先權(quán)日:2013年2月26日
【發(fā)明者】克里希納斯瓦米·庫馬爾, 伊葛·葛茲尼索夫, 范卡特拉曼·普拉哈卡 申請人:賽普拉斯半導體公司