專利名稱：一種嵌入式閃存單元結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種非易失性半導(dǎo)體存儲器結(jié)構(gòu)，尤其是涉及一種嵌入式 閃存單元結(jié)構(gòu)。
背景技術(shù)：
閃存是一種存儲器類型，它和邏輯、模擬電路一起組合成了具有各種功能的電子產(chǎn)品。由于空前的高效集成性能，片上系統(tǒng)SoC (System-on-a-Chip)已 經(jīng)成為當前微電子芯片發(fā)展的必然趨勢。因此閃存需要嵌入到邏輯或混合電路 工藝中，這就是嵌入式閃存eflash (Embedded-Flash)的由來。目前，閃存按其結(jié)構(gòu)主要有兩種形式 一種是兩層多晶硅柵極閃存結(jié)構(gòu)，一種是一層多晶硅柵極閃存結(jié)構(gòu)。這兩種結(jié)構(gòu)各有其優(yōu)缺點兩層多晶硅柵極閃存結(jié)構(gòu)如附圖1所示，51是浮置柵極(floating gate), 52 是控制柵極(control gate)，兩層多晶硅柵極之間是耦合介電層6，由氧化物 一氮化物一氧化物(0N0)構(gòu)成，它起到隔離兩層多晶硅的作用。在使用過程中 可根據(jù)需要在閃存中寫入數(shù)據(jù)，即通過控制控制柵極52上的電壓，決定是否有 電荷存儲在浮置柵極51中，浮置柵極51中電荷的有無，將影響閃存單元的閥 值電壓，這樣就相當于在閃存單元中寫入了 l或0。同樣，讀取的時候，因為寫 入的閥值電壓不同，這樣加相同電壓時，電流大小將不同，也就讀出了1或0。 因為需要使用兩層多晶硅，所以其模塊面積小，但工藝復(fù)雜。一層多晶硅柵極閃存結(jié)構(gòu)如附圖2所示，和兩層多晶硅柵極閃存結(jié)構(gòu)一樣， 它也具有浮置柵極和控制柵極，左邊是它的浮置柵極，右邊是它的控制柵極， 這里是用一層多晶硅柵極5代替兩層多晶硅柵極閃存的浮置柵極，用氧化物42 (Oxide)替換0N0，用N阱22代替兩層多晶硅柵極閃存的控制柵極。在制作過程中，因只使用到一層多晶硅柵極，所以工藝簡單，與邏輯或混合工藝兼容性 好，但模塊面積大。如何降低工藝復(fù)雜度，減小模塊面積，從而降低成本，是目前面臨的技術(shù)難題。發(fā)明內(nèi)容針對上述已有技術(shù)存在的缺陷及問題，本實用新型的目的是提供一種嵌入 式閃存單元結(jié)構(gòu)，使其工藝比兩層多晶硅柵極閃存單元結(jié)構(gòu)簡單，模塊面積比一 層多晶硅柵極閃存單元小，從而降低制造成本。為達到上述及其它目的，本實用新型提出一種嵌入式閃存單元結(jié)構(gòu)，包括 襯底，包括有源器件區(qū)；形成于襯底的有源器件區(qū)中的阱；襯底上部的淺溝槽 隔離層；位于襯底上部的溝道介電層；位于溝道介電層上部的多晶硅柵極；其 特征在于，所述的多晶硅柵極延伸到淺溝槽隔離層內(nèi)。該嵌入式閃存單元結(jié)構(gòu)是一種存儲器單元。該嵌入式閃存單元結(jié)構(gòu)還包括浮置柵極和控制柵極，其中，上述多晶硅柵 極為浮置柵極，控制柵極為襯底中的阱。該嵌入式閃存單元結(jié)構(gòu)只需用到一層多晶硅。 所述的隔離層內(nèi)有一個槽，所述的多晶硅柵極延伸到該槽內(nèi)。由于采用本實用新型的結(jié)構(gòu)，可以在相同面積內(nèi)增加浮置柵極和控制柵極 的面積，因而本實用新型以較小面積保持了浮置柵極和控制柵極的面積，可以 將嵌入式閃存單元結(jié)構(gòu)做的更小。與傳統(tǒng)的兩層多晶硅柵極閃存相比，本實用 新型的工藝更簡單；與傳統(tǒng)的一層多晶硅柵極相比，本實用新型的模塊面積更 小，從而降低了制造成本。
以下結(jié)合附圖，對本實用新型的具體實施方式
作進一步的詳細說明。對于 所屬技術(shù)領(lǐng)域的技術(shù)人員而言，從對本實用新型的詳細說明中，本實用新型的 上述和其他目的、特征和優(yōu)點將顯而易見。


圖1為現(xiàn)有技術(shù)的兩層多晶硅柵極閃存單元結(jié)構(gòu)橫截面圖； 圖2為現(xiàn)有技術(shù)的一層多晶硅柵極閃存單元結(jié)構(gòu)橫截面圖； 圖3為本實用新型一較佳實施例的嵌入式閃存單元結(jié)構(gòu)橫截面圖。
具體實施方式

以下結(jié)合附圖和具體實施例對本發(fā)明所述的嵌入式閃存單元作進一步的詳 細說明。如圖3所示，本實用新型一較佳實施例的一種嵌入式閃存單元，包括P型 襯底1;利用淺溝槽隔離技術(shù)在P型襯底1上形成的淺溝槽隔離層即STI層3, 用于限定有源器件區(qū)；在淺溝槽隔離層3中挖一個適當深度的槽7，用于在其中 填入多晶硅柵極5;在P型襯底1的有源器件區(qū)中形成P阱21和N阱22;在襯 底上部形成溝道介電層4，該溝道介電層由氧化物構(gòu)成，且包括具有第一厚度的 第一溝道介電層41和具有第二厚度的第二溝道介電層42，其中第二溝道介電層 42的厚度大于第一溝道介電層41，位于溝道介電層4之上的多晶硅柵極5，該 多晶硅柵極的5的下部與槽7相對應(yīng)的部位向下凸出，延伸入槽體7。該嵌入式閃存單元結(jié)構(gòu)是一種存儲器單元。該嵌入式閃存單元結(jié)構(gòu)還包括浮置柵極和控制柵極，其中，上述多晶硅柵 極5為浮置柵極，控制柵極為襯底中的N阱22。 N+擴散區(qū)23用于接出N阱22。該嵌入式閃存單元結(jié)構(gòu)只需用到一層多晶硅。所述的隔離層內(nèi)有一個槽7，所述的多晶硅柵極5延伸到該槽內(nèi)。由于采用這種結(jié)構(gòu)，可以達到在相同面積上增加浮置柵極和控制柵極的面 積，即保持傳統(tǒng)技術(shù)中浮置柵極和控制柵極的面積不變，可以將嵌入式閃存單 元結(jié)構(gòu)做的更小。與傳統(tǒng)的兩層多晶硅柵極閃存和一層多晶硅柵極閃存相比， 其優(yōu)點顯而易見，此處不贅。以上所述僅為本實用新型的較佳實施例，并非用來限定本實用新型的實施 范圍；如果不脫離本實用新型的精神和范圍，對本實用新型進行修改或者等同 替換的，均應(yīng)涵蓋在本實用新型的權(quán)利要求的保護范圍當中。
權(quán)利要求1.一種嵌入式閃存單元結(jié)構(gòu)，包括襯底，包括有源器件區(qū)；形成于襯底的有源器件區(qū)中的阱；襯底上部的淺溝槽隔離層；位于襯底上部的溝道介電層；位于溝道介電層上部的多晶硅柵極；其特征在于，所述的多晶硅柵極延伸到淺溝槽隔離層內(nèi)。
2. 根據(jù)權(quán)利要求1所述的一種嵌入式閃存單元結(jié)構(gòu)，其特征在于，該嵌入 式閃存單元結(jié)構(gòu)是一種存儲器單元。
3. 根據(jù)權(quán)利要求1所述的一種嵌入式閃存單元結(jié)構(gòu)，其特征在于，還包括 浮置柵極和控制柵極，其中，上述多晶硅柵極為浮置柵極，控制柵極為襯底中 的阱。
4. 根據(jù)權(quán)利要求l所述的一種嵌入式閃存單元結(jié)構(gòu)，其特征在于，所述的嵌入式閃存單元結(jié)構(gòu)只需用到一層多晶硅。
5. 根據(jù)權(quán)利要求l所述的一種嵌入式閃存單元結(jié)構(gòu)，其特征在于，所述的 隔離層內(nèi)有一個槽，所述的多晶硅柵極延伸到該槽內(nèi)。
專利摘要本實用新型涉及一種嵌入式閃存單元結(jié)構(gòu)，其包括襯底，包括有源器件區(qū)；形成于襯底的有源器件區(qū)中的阱；襯底上部的淺溝槽隔離層；位于襯底上部的溝道介電層；位于溝道介電層上部的多晶硅柵極；其特征在于，所述的多晶硅柵極延伸到淺溝槽隔離層內(nèi)。與傳統(tǒng)的兩層多晶硅柵極閃存相比，本實用新型的工藝更簡單；與傳統(tǒng)的一層多晶硅柵極閃存相比，本實用新型的模塊面積更小，從而降低了制造成本。
文檔編號H01L27/115GK201111304SQ20072017651
公開日2008年9月3日 申請日期2007年9月12日 優(yōu)先權(quán)日2007年9月12日
發(fā)明者王政烈, 賴麗香 申請人:和艦科技(蘇州)有限公司