集成電路封裝自動(dòng)布線的制作方法
【專(zhuān)利摘要】本發(fā)明涉及使用自適應(yīng)圖案化方法形成半導(dǎo)體器件的多種途徑，一些途徑包括將半導(dǎo)體管芯單元置于載體元件上，計(jì)算第二組跡線的跡線幾何形狀，構(gòu)造包含第一組跡線的預(yù)設(shè)層，以及根據(jù)計(jì)算的跡線幾何形狀構(gòu)造所述第二組跡線。形成所述半導(dǎo)體器件還可以包括將所述第一組跡線的至少一條電連接到所述第二組跡線的至少一條，以及通過(guò)所述第一組跡線的所述至少一條和所述第二組跡線的所述至少一條將所述半導(dǎo)體管芯單元的至少一個(gè)接合焊盤(pán)電連接到目標(biāo)焊盤(pán)。
【專(zhuān)利說(shuō)明】集成電路封裝自動(dòng)布線
[0001] 相關(guān)專(zhuān)利申請(qǐng)
[0002] 本專(zhuān)利申請(qǐng)是要求于2010年2月16日提交的美國(guó)臨時(shí)專(zhuān)利申請(qǐng)No. 61/305, 125 的權(quán)益的于2010年9月7日提交的專(zhuān)利申請(qǐng)No. 12/876, 915的部分繼續(xù)申請(qǐng)，所有這些專(zhuān) 利申請(qǐng)均據(jù)此以引用方式并入。

【技術(shù)領(lǐng)域】
[0003] 本發(fā)明的實(shí)施例涉及面板式封裝領(lǐng)域。
[0004] 發(fā)明背景
[0005] 工業(yè)中接受的面板式封裝的通用實(shí)施方案是扇出晶片級(jí)封裝（WLP)，其中多個(gè)管 芯單元面向下放置在臨時(shí)載帶上。使用壓縮模制工藝用環(huán)氧模塑料將載帶包覆成型。在成 型后，移除載帶，使多個(gè)管芯的有源表面暴露在通常稱(chēng)為重組晶片的結(jié)構(gòu)中。隨后，在重組 晶片的頂部形成晶片級(jí)芯片尺寸封裝（WLCSP)增層結(jié)構(gòu)。將球柵陣列（BGA)焊球附接到重 組晶片，然后用鋸分割重組晶片以形成單個(gè)的封裝件。已觀察到，管芯放置和包覆成型過(guò)程 會(huì)使管芯移動(dòng)和/或旋轉(zhuǎn)，從而導(dǎo)致有缺陷的封裝件和成品率損失。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0006] 本發(fā)明以舉例方式而非限制性方式在附圖中示出。
[0007] 圖1A-1D根據(jù)實(shí)施例示出了在重組晶片中布置的封裝件或組件的頂視圖。
[0008] 圖2A示出了半導(dǎo)體器件封裝的實(shí)施例的頂視圖。
[0009] 圖2B示出了半導(dǎo)體器件封裝的實(shí)施例的側(cè)視圖。
[0010] 圖2C示出了半導(dǎo)體器件封裝的另一個(gè)實(shí)施例的側(cè)視圖。
[0011] 圖3根據(jù)實(shí)施例示出了半導(dǎo)體器件封裝的近距離視圖。
[0012] 圖4根據(jù)實(shí)施例示出了具有部分自動(dòng)布線的跡線的半導(dǎo)體器件封裝的重布層。
[0013] 圖5根據(jù)實(shí)施例示出了具有部分自動(dòng)布線的跡線的半導(dǎo)體器件封裝的重布層。
[0014] 圖6是流程圖，根據(jù)實(shí)施例示出了用于封裝一個(gè)或多個(gè)半導(dǎo)體管芯單元的過(guò)程。
[0015] 圖7是框圖，示出了用于封裝一個(gè)或多個(gè)半導(dǎo)體管芯單元的系統(tǒng)的實(shí)施例。

【具體實(shí)施方式】
[0016] 以下描述闡述了許多具體細(xì)節(jié)，例如具體的系統(tǒng)、部件、方法等的例子，以便更好 地理解本發(fā)明的幾個(gè)實(shí)施例。然而，對(duì)于本領(lǐng)域的技術(shù)人員而言，顯然可在沒(méi)有這些具體細(xì) 節(jié)的情況下實(shí)施本發(fā)明的至少一些實(shí)施例。在其他情況中，未對(duì)眾所周知的部件或方法進(jìn) 行詳細(xì)描述，或者以簡(jiǎn)單的框圖形式呈現(xiàn)，以避免不必要地使本發(fā)明模糊不清。因此，所闡 述的具體細(xì)節(jié)僅是示例性的。特定的實(shí)施方案可與這些示例性細(xì)節(jié)有所不同，但仍被視為 在本發(fā)明的精神和范圍之內(nèi)。
[0017] 本文所使用的術(shù)語(yǔ)"在…上方"、"在…之間"、"在…上"是指一層相對(duì)于其他層的 相對(duì)位置。沉積或布置在另一層上方或下方的一層可直接與該另一層接觸或可具有一個(gè)或 多個(gè)中間層。沉積或布置在層間的一層可直接與這兩層接觸或可具有一個(gè)或多個(gè)中間層。 相比而言，在第二層"上"的第一層與該第二層接觸。
[0018] 本文所公開(kāi)的實(shí)施例包括適用于面板式封裝的方法和結(jié)構(gòu)，例如扇出WLCSP。在下 面的說(shuō)明中，針對(duì)單一管芯應(yīng)用對(duì)具體實(shí)施例進(jìn)行描述。本發(fā)明的實(shí)施例還可以用于多管 芯組件，或管芯和無(wú)源部件（例如電容器、電感器或電阻器）和/或組件中的其他部件（例 如光學(xué)元件、連接器或其他電子部件）的某種組合。
[0019] 用于封裝半導(dǎo)體管芯單元的過(guò)程的一個(gè)實(shí)施例可通過(guò)以下方式縮短對(duì)封裝布局 進(jìn)行自動(dòng)布線所需的時(shí)長(zhǎng)：通過(guò)減小待自動(dòng)布線的跡線的長(zhǎng)度，以及通過(guò)利用并行處理縮 短計(jì)算跡線幾何形狀的計(jì)算時(shí)間。
[0020] 在一個(gè)實(shí)施例中，用于封裝半導(dǎo)體管芯單元的系統(tǒng)可構(gòu)造預(yù)設(shè)層（prestratum), 其包含一組部分布線的跡線以最大程度減小自動(dòng)布線跡線中的差異并縮短執(zhí)行自動(dòng)布線 所用的計(jì)算時(shí)間。所述系統(tǒng)還可以使用通用圖形處理單元（GPU)計(jì)算，以加快對(duì)封裝布局 的基于柵格的自動(dòng)布線。
[0021] 在一個(gè)實(shí)施例中，半導(dǎo)體管芯單元的面板的布線過(guò)程可被分配在多個(gè)計(jì)算節(jié)點(diǎn) 上，以使得與多個(gè)管芯單元相關(guān)的跡線并行布線。通過(guò)縮短執(zhí)行自動(dòng)布線的時(shí)間，產(chǎn)生扇出 WLP的管芯布局的時(shí)間可被相應(yīng)縮短。在一個(gè)實(shí)施例中，所述系統(tǒng)還允許在曝光晶片之前對(duì) 布局進(jìn)行實(shí)時(shí)調(diào)整。
[0022] 在某些系統(tǒng)中，集成電路封裝的布線對(duì)于單個(gè)封裝件而言可耗時(shí)約100秒至長(zhǎng)達(dá) 數(shù)小時(shí)；因此，對(duì)于其中每個(gè)晶片或面板可含數(shù)千個(gè)封裝件而每個(gè)封裝件都需要獨(dú)特布線 的圖案的扇出WLCSP應(yīng)用，晶片或面板上所有單元的自動(dòng)布線的時(shí)間可超過(guò)10小時(shí)。應(yīng)用 預(yù)設(shè)層并執(zhí)行自動(dòng)布線計(jì)算的自動(dòng)布線系統(tǒng)的實(shí)施例可將整個(gè)面板的管芯單元的布線時(shí) 間縮短至不到60秒。
[0023] 參照?qǐng)D1A，在一個(gè)實(shí)施例中，封裝過(guò)程始于面板102,其包含多個(gè)器件單元104,這 些器件單元用例如環(huán)氧樹(shù)脂的包封材料106包覆成型。雖然圖IA示出了圓形面板102,但 是也可以使用可供選擇的面板形式，例如矩形或方形。如圖IA所示，該多個(gè)器件單元104 的有源表面可基本上與包封材料106齊平。在一個(gè)實(shí)施例中，面板102可以為在本領(lǐng)域中 稱(chēng)為重組晶片的面板，重組晶片通過(guò)WLP技術(shù)形成，在該技術(shù)中，將多個(gè)器件單元面朝下置 于臨時(shí)載帶上，然后通過(guò)環(huán)氧模塑料使用壓縮模制工藝包覆成型，然后移除臨時(shí)載帶以暴 露所述多個(gè)管芯單元的有源表面。
[0024] 隨后，可在如圖IA所示的結(jié)構(gòu)的頂部形成增層結(jié)構(gòu)，并可分割器件單元以形成封 裝件或組件。例如，如圖IB所示，可將面板分割為多個(gè)單管芯封裝件150,每個(gè)封裝件包括 單個(gè)的半導(dǎo)體管芯單元152。參見(jiàn)圖1C，可將多個(gè)管芯單元152、154安裝在成型面板內(nèi)，然 后分割形成多管芯封裝件或組件150。參見(jiàn)圖1D，可將單個(gè)管芯單元152或多個(gè)管芯單元 152、154安裝在成型面板內(nèi)，其中加入無(wú)源器件156 (例如電容器、電感器或電阻器）和/或 其他部件158(例如光學(xué)元件、連接器或其他電子部件），然后分割以形成包括有源器件和 無(wú)源器件和/或其他部件158的封裝件或組件150。根據(jù)本發(fā)明的實(shí)施例，可以設(shè)想封裝件 或組件內(nèi)多種包括有源和無(wú)源器件以及任選地其他部件的組合。因此，圖1B-1D所示的特 定配置意在示例說(shuō)明而非進(jìn)行限制。
[0025] 在以下討論中，參照單管芯扇出WLCSP的形成來(lái)描述某些實(shí)施例，但是本發(fā)明的 實(shí)施例不限于此。本發(fā)明的實(shí)施例可用于任何面板式封裝應(yīng)用，包括單管芯應(yīng)用、多管芯組 件、一個(gè)組件內(nèi)管芯和無(wú)源部件的某種組合，或一個(gè)組件內(nèi)器件單元和另外的部件的某種 組合。在一個(gè)方面，本發(fā)明的實(shí)施例可消除或降低因拼板過(guò)程中器件單元或其他部件的未 對(duì)準(zhǔn)而導(dǎo)致的封裝件或組件組裝的成品率損失。在另一方面，本發(fā)明的實(shí)施例可維持對(duì)封 裝件或組件輪廓的符合性，并且不需要改變UBM焊盤(pán)或BGA球的位置。維持封裝件或組件 輪廓的符合性可在最終產(chǎn)品中一致地實(shí)現(xiàn)，例如，作為最終產(chǎn)品封裝件、測(cè)試座等。在另一 方面，某些實(shí)施例可允許有器件單元上更小的接合焊盤(pán)開(kāi)口。
[0026] 參照?qǐng)D2A-2B，附接上球柵陣列（BGA)球108,然后用鋸分割面板以形成單個(gè)的封 裝件?？稍诜指钪霸诿恳粋€(gè)管芯單元的有源表面上形成CSP增層結(jié)構(gòu)110。雖然圖2B 中的增層結(jié)構(gòu)110示為包含單個(gè)介質(zhì)層115,但是應(yīng)當(dāng)理解，可將多個(gè)層用于形成增層結(jié)構(gòu) 110。增層結(jié)構(gòu)110可由介電材料115形成，其中包含第一過(guò)孔112,第一過(guò)孔與管芯單元 152的接合焊盤(pán)105電接觸。形成重布層（RDL) 114,其可在接合焊盤(pán)105、第一過(guò)孔112之 下以及在凸塊下金屬層（UBM)過(guò)孔116、UBM焊盤(pán)119和BGA球108之上跨接。BGA球108 在圖2B中示為焊球，但不限于此。在其他實(shí)施例中，根據(jù)本文所述的原理形成可以與或可 以不與RDL相聯(lián)的多個(gè)介質(zhì)層和器件互連跡線。此類(lèi)多層增層結(jié)構(gòu)既可用于單管芯封裝應(yīng) 用也可以用于多管芯組件。
[0027] 在一個(gè)實(shí)施例中，例如焊盤(pán)105的焊盤(pán)在本文可稱(chēng)為"接合焊盤(pán)"，而不論是否有 任何導(dǎo)線接合于焊盤(pán)。接合焊盤(pán)因此可以為可在其中形成電連接以向在管芯單元內(nèi)集成的 電路提供信號(hào)或從其接收信號(hào)的任何點(diǎn)。
[0028] 圖2C根據(jù)實(shí)施例示出了半導(dǎo)體器件封裝的側(cè)視圖。在一個(gè)實(shí)施例中，可將管芯單 元252封裝在模塑料206內(nèi)，該模塑料基本上覆蓋管芯單元252的所有側(cè)面，包括管芯252 的有源表面。在一個(gè)實(shí)施例中，可將導(dǎo)電襯墊元件212用于在成型工藝中在管芯單元252 與載體之間提供間距，以使得模塑料206可覆蓋管芯單元252的有源表面。導(dǎo)電襯墊元件 212可具體體現(xiàn)為附接到管芯單元252的接合焊盤(pán)205的銅柱，并可在執(zhí)行成型工藝后暴露 在模塑料206的表面。
[0029] 在一個(gè)實(shí)施例中，增層結(jié)構(gòu)210可用介電材料215構(gòu)造，并可包括重布層 (RDL) 214,其進(jìn)一步將導(dǎo)電襯墊元件212連接到UBM過(guò)孔216和UBM焊盤(pán)219。可將焊球例 如焊球208添加到UBM焊盤(pán)，包括UBM焊盤(pán)219。
[0030] 圖3示出了面板設(shè)計(jì)的一個(gè)實(shí)施例的一部分，其包括用于將半導(dǎo)體管芯單元連接 到其對(duì)應(yīng)的UBM捕獲焊盤(pán)的部件。如圖所示，示出了單獨(dú)的封裝件輪廓的左上角，然而應(yīng)當(dāng) 理解，面板設(shè)計(jì)可包括針對(duì)單獨(dú)管芯封裝件的增添的或更少的信息，并且面板設(shè)計(jì)可包括 針對(duì)面板的多個(gè)管芯單元中的每一個(gè)管芯單元的類(lèi)似信息。
[0031] 如圖3所示，面板設(shè)計(jì)可限定每個(gè)管芯在面板內(nèi)的所設(shè)計(jì)確實(shí)位置，以及尚待形 成的特征的所設(shè)計(jì)確實(shí)位置。在一個(gè)實(shí)施例中，管芯152'和接合焊盤(pán)105'的所設(shè)計(jì)確實(shí) 位置被限定。尚未在面板上形成的特征可包括第一過(guò)孔112'、管芯過(guò)孔捕獲焊盤(pán)118'、UBM 過(guò)孔116'、UBM過(guò)孔捕獲焊盤(pán)120'、RDL圖案跡線122'、UBM焊盤(pán)119'的所設(shè)計(jì)確實(shí)位置， 以及待從面板分割的封裝件的封裝件輪廓130'。
[0032] 在一個(gè)實(shí)施例中，管芯單元放置和包覆成型可導(dǎo)致多個(gè)管芯單元152中的任一個(gè) 在臨時(shí)載帶上移動(dòng)和/或取向旋轉(zhuǎn)。這可歸因于管芯單元未被穩(wěn)固地附接于臨時(shí)載帶以及 模塑料在模塑料固化過(guò)程中收縮。因此，面板102上的多個(gè)管芯單元152在壓縮模制后可 能不位于其所設(shè)計(jì)確實(shí)位置。
[0033] 各個(gè)管芯單元未對(duì)準(zhǔn)可導(dǎo)致一些隨后從面板分割的封裝件有缺陷。根據(jù)本發(fā)明的 實(shí)施例，通過(guò)利用自適應(yīng)圖案化技術(shù)對(duì)各個(gè)管芯單元的未對(duì)準(zhǔn)進(jìn)行調(diào)整，該技術(shù)另外可以 實(shí)現(xiàn)無(wú)掩模光刻以將增層結(jié)構(gòu)110的特征圖案化。激光燒蝕和直寫(xiě)曝光是根據(jù)本發(fā)明實(shí)施 例的合適的無(wú)掩模圖案化技術(shù)的例子。
[0034] 在一個(gè)實(shí)施例中，自適應(yīng)圖案化可在構(gòu)造如圖2B中所示的重布層（例如RDL 114) 時(shí)使用。例如，管芯單元152的接合焊盤(pán)（例如接合焊盤(pán)105)可具有相對(duì)于管芯單元152 的固定位置；然而，接合焊盤(pán)相對(duì)于UBM焊盤(pán)的位置在管芯單元152被移動(dòng)時(shí)可能發(fā)生偏 移。因此，RDL 114的自適應(yīng)圖案化可補(bǔ)償接合焊盤(pán)與UBM焊盤(pán)之間的位置差異。相似地， 自適應(yīng)圖案化可在構(gòu)造如圖2C中所示的重布層（例如RDL 214)時(shí)使用。襯墊元件212可 相對(duì)于管芯單元252處于固定位置，而層214的圖案可以被調(diào)整以適配于管芯單元252在 封裝件內(nèi)的移動(dòng)。
[0035] 在一個(gè)實(shí)施例中，自適應(yīng)圖案化方法可用來(lái)構(gòu)造可連接未在所設(shè)計(jì)確實(shí)位置上對(duì) 準(zhǔn)的一個(gè)或多個(gè)管芯單元的接合焊盤(pán)的圖案。這種自適應(yīng)圖案化方法可包括構(gòu)造包含RDL 的第一組跡線的預(yù)設(shè)層。在一個(gè)實(shí)施例中，可在將半導(dǎo)體管芯單元置于載體元件上之前構(gòu) 造預(yù)設(shè)層；或者，可在管芯單元被置于載體上之后構(gòu)造預(yù)設(shè)層。在一個(gè)實(shí)施例中，可與RDL 的第二組自動(dòng)布線跡線同時(shí)構(gòu)造預(yù)設(shè)層。
[0036] 在一個(gè)實(shí)施例中，構(gòu)成預(yù)設(shè)層的跡線可包括可從中運(yùn)載電信號(hào)的任何導(dǎo)電特征。 在一個(gè)實(shí)施例中，預(yù)設(shè)層可包括僅一組焊盤(pán)或過(guò)孔。在一個(gè)可供選擇的實(shí)施例中，預(yù)設(shè)層可 包括長(zhǎng)度大于其寬度的導(dǎo)電通路。在一個(gè)實(shí)施例中，預(yù)設(shè)層還可包括一個(gè)或多個(gè)接地面或 其他復(fù)雜特征。預(yù)設(shè)層的跡線可沉積到或施加到導(dǎo)電材料的一個(gè)或多個(gè)層中的表面上。
[0037] 在將管芯單元置于載體上并將管芯單元用模塑料包覆成型后，可計(jì)算完成RDL的 第二組跡線的跡線幾何形狀。在一個(gè)實(shí)施例中，該第二組中的跡線的至少一條可電連接到 預(yù)設(shè)層中第一組跡線的至少一條。在一個(gè)實(shí)施例中，構(gòu)造第二組跡線包括完成半導(dǎo)體管芯 單元的接合焊盤(pán)中的一個(gè)或多個(gè)與對(duì)應(yīng)的目標(biāo)焊盤(pán)（例如UBM捕獲焊盤(pán)）之間的電連接。 因此，可通過(guò)第一組跡線（在預(yù)設(shè)層中）中的一條以及通過(guò)第二組跡線中的一條將管芯單 元的給定接合焊盤(pán)電連接到其對(duì)應(yīng)的UBM捕獲焊盤(pán)。
[0038] 在一個(gè)實(shí)施例中，RDL可通過(guò)一個(gè)或多個(gè)導(dǎo)電結(jié)構(gòu)（例如附接到接合焊盤(pán)的銅柱） 電連接到半導(dǎo)體管芯單元的接合焊盤(pán)。例如，RDL的自動(dòng)布線的第二組跡線可直接連接到 銅柱或其他導(dǎo)電結(jié)構(gòu)，后者繼而電連接到管芯單元的接合焊盤(pán)。
[0039] 在一個(gè)實(shí)施例中，預(yù)設(shè)層的跡線連接到接合焊盤(pán)（或連接到接合焊盤(pán)的導(dǎo)電結(jié) 構(gòu)），而RDL的其余跡線（其為第二組跡線）將預(yù)設(shè)層跡線的終點(diǎn)連接到目標(biāo)焊盤(pán)。在一個(gè) 可供選擇的實(shí)施例中，預(yù)設(shè)層跡線可連接到目標(biāo)焊盤(pán)，且第二組跡線可將預(yù)設(shè)層跡線的終 點(diǎn)連接到管芯單元接合焊盤(pán)。在一個(gè)實(shí)施例中，WLCSP設(shè)計(jì)的RDL的各條跡線的起點(diǎn)和終 點(diǎn)可以為覆蓋在管芯接合焊盤(pán)之上的過(guò)孔捕獲焊盤(pán)和位于UBM之下的UBM過(guò)孔捕獲焊盤(pán)。
[0040] 所述系統(tǒng)于是計(jì)算第二組跡線的跡線幾何形狀，以產(chǎn)生構(gòu)成如上描述的連接的跡 線圖案。然后可通過(guò)構(gòu)造預(yù)設(shè)層的第一組跡線以及根據(jù)所計(jì)算的跡線幾何形狀構(gòu)造第二組 自適應(yīng)自動(dòng)布線跡線而構(gòu)造完整的RDL圖案。
[0041] 在一個(gè)實(shí)施例中，用于進(jìn)行封裝的裝置可包括用于將來(lái)自溶液的金屬離子沉積在 晶片上的電鍍?cè)O(shè)備。或者，所述裝置可包括能夠?qū)?dǎo)電材料沉積在晶片上的某些其他設(shè)備。 封裝設(shè)備還可以包括具有多個(gè)計(jì)算節(jié)點(diǎn)以并行執(zhí)行跡線幾何形狀計(jì)算的計(jì)算機(jī)系統(tǒng)。在一 個(gè)實(shí)施例中，可通過(guò)并行運(yùn)行多個(gè)GPU來(lái)進(jìn)行跡線幾何形狀計(jì)算。
[0042] 圖4示出了半導(dǎo)體管芯單元400的實(shí)施例，以及包含管芯單元400的封裝件的輪 廓405。該封裝件還包括包含所示的淺色跡線（代表第一組預(yù)設(shè)層跡線）和深色跡線（代 表第二組自動(dòng)布線跡線）的重布層（RDL)，這些跡線包括跡線403和預(yù)設(shè)層跡線404。
[0043] 在一個(gè)實(shí)施例中，RDL的跡線將管芯單元400的接合焊盤(pán)與對(duì)應(yīng)的UBM捕獲焊盤(pán) 電連接。例如，管芯單元400的接合焊盤(pán)402通過(guò)跡線403和預(yù)設(shè)層跡線404電連接到UBM 捕獲焊盤(pán)401。
[0044] 在一個(gè)實(shí)施例中，半導(dǎo)體管芯單元通?？上鄬?duì)于其所設(shè)計(jì)確實(shí)位置在X和Y軸方 向偏移最多±1〇〇微米，和/或旋轉(zhuǎn)最多±5度。例如，如圖所示的半導(dǎo)體管芯單元400從 所設(shè)計(jì)確實(shí)位置在X軸方向偏移40微米，在Y軸方向偏移40微米，并偏移1度的角Θ。在 一個(gè)實(shí)施例中，可在將管芯單元400置于載體元件并包覆成型之后自動(dòng)計(jì)算深色跡線（例 如跡線403)的跡線幾何形狀。
[0045] 圖5示出了半導(dǎo)體管芯單元500的實(shí)施例，以及包含管芯單元500的封裝件的輪 廓505。該封裝件還包括包含所示的淺色跡線和深色跡線的重布層（RDL)，這些跡線包括跡 線503和預(yù)設(shè)層跡線504。
[0046] 在一個(gè)實(shí)施例中，RDL的跡線將管芯單元500的接合焊盤(pán)與對(duì)應(yīng)的UBM捕獲焊盤(pán) 電連接。例如，管芯單元400的接合焊盤(pán)502通過(guò)跡線503和預(yù)設(shè)層跡線504電連接到UBM 捕獲焊盤(pán)501。
[0047] 與半導(dǎo)體管芯單元400形成對(duì)比，如圖所示的半導(dǎo)體管芯單元500從所設(shè)計(jì)確實(shí) 位置在X軸方向偏移-40微米，在Y軸方向偏移-40微米，并偏移-1度的角Θ。在一個(gè)實(shí) 施例中，可在將管芯單元500置于載體元件并包覆成型之后自動(dòng)計(jì)算深色跡線（例如跡線 503)的跡線幾何形狀。
[0048] 與圖4所示的自動(dòng)布線的跡線相比，圖5的自動(dòng)布線的跡線不同，以適應(yīng)半導(dǎo)體管 芯單元500相對(duì)于預(yù)設(shè)層跡線的終點(diǎn)的不同取向。在一個(gè)實(shí)施例中，如圖4和5所示的該 組預(yù)設(shè)層跡線不論半導(dǎo)體管芯單元的取向如何均相似。在一個(gè)實(shí)施例中，如圖4和5所示 的管芯單元可以為同一重組晶片的一部分；因此，即使管芯單元400和500的每一個(gè)相對(duì)于 所設(shè)計(jì)確實(shí)位置具有不同的取向，自動(dòng)布線過(guò)程也能修改跡線幾何形狀以適應(yīng)每個(gè)管芯單 元的特定布局位置。
[0049] 圖6是流程圖，示出了用于封裝半導(dǎo)體管芯單元（例如管芯單元400或500)的 過(guò)程的實(shí)施例。圖7示出了可用于執(zhí)行封裝過(guò)程600的封裝系統(tǒng)700的實(shí)施例。在一個(gè) 實(shí)施例中，執(zhí)行過(guò)程600的封裝系統(tǒng)700可為每個(gè)晶片生成編碼跡線幾何形狀704的唯一 性文件，該跡線幾何形狀補(bǔ)償了晶片的取向相對(duì)于目標(biāo)焊盤(pán)的任何偏移。該文件既可以編 碼固定部分（例如預(yù)設(shè)層），也可以編碼RDL跡線的自適應(yīng)自動(dòng)布線部分（如通過(guò)計(jì)算機(jī) 703基于檢驗(yàn)機(jī)701所確定的一個(gè)或多個(gè)管芯單元的位置和取向702而計(jì)算的）。在一個(gè) 實(shí)施例中，可將自適應(yīng)圖案化方法應(yīng)用于晶片或面板上的多個(gè)半導(dǎo)體管芯單元，以使得輸 出的跡線幾何形狀文件704描述包括多個(gè)獨(dú)特的自適應(yīng)設(shè)計(jì)的完整晶片或面板設(shè)計(jì)。在一 個(gè)實(shí)施例中，預(yù)設(shè)層和自適應(yīng)跡線均可在相同的層上實(shí)現(xiàn)。在一個(gè)實(shí)施例中，可將跡線幾何 形狀文件704上傳到無(wú)掩模圖案化工具705,該工具可使用激光燒蝕、直寫(xiě)曝光、導(dǎo)電寫(xiě)入 (conductive writing)或可在不用掩模的情況下形成圖案的任何其他方法形成圖案。封裝 過(guò)程600始于方框601。
[0050] 在方框601，可使半導(dǎo)體晶片變薄并切割成分開(kāi)的半導(dǎo)體管芯單元。在方框603， 可將管芯單元按照?qǐng)D案安裝在載體元件上。過(guò)程600從方框603繼續(xù)到方框605。
[0051] 在方框605,基于載體兀件圖案形成管芯單兀的面板。在一個(gè)實(shí)施例中，可將半導(dǎo) 體管芯單元用模塑料包覆成型，從而產(chǎn)生重組晶片。在一個(gè)實(shí)施例中，包覆成型工藝可以是 使用模塑料（例如環(huán)氧樹(shù)脂）的壓縮模制工藝。過(guò)程600從方框605繼續(xù)到方框607。
[0052] 在方框607,掃描儀或其他檢驗(yàn)機(jī)701可用來(lái)測(cè)量管芯單元的每一個(gè)相對(duì)于所設(shè) 計(jì)確實(shí)位置和取向的實(shí)際位置和取向702。在一個(gè)實(shí)施例中，除了在布置管芯單元的X-Y平 面內(nèi)管芯單元的位移外，檢驗(yàn)機(jī)701還可以測(cè)量管芯單元的角旋轉(zhuǎn)。過(guò)程600從方框607 繼續(xù)到方框609。
[0053] 在方框609,計(jì)算機(jī)系統(tǒng)703被用來(lái)計(jì)算RDL的跡線幾何形狀704, RDL包括構(gòu)成 預(yù)設(shè)層的第一組跡線和第二組自動(dòng)布線的跡線。在一個(gè)實(shí)施例中，預(yù)設(shè)層包括RDL的第一 組跡線并被設(shè)計(jì)成減小待自動(dòng)布線的跡線的長(zhǎng)度和差異，從而縮短計(jì)算自動(dòng)布線跡線的跡 線幾何形狀所用的時(shí)長(zhǎng)。
[0054] 在一個(gè)實(shí)施例中，基于管芯單元相對(duì)于所設(shè)計(jì)確實(shí)位置的位置和取向（如在方框 607所測(cè)量的）而生成自動(dòng)布線的跡線的跡線幾何形狀。在一個(gè)實(shí)施例中，自動(dòng)布線過(guò)程可 計(jì)算用于將預(yù)設(shè)層跡線的終點(diǎn)電連接到半導(dǎo)體接合焊盤(pán)或目標(biāo)焊盤(pán)的跡線幾何形狀。自動(dòng) 布線過(guò)程可包括如方框611和613所示的操作。
[0055] 在一個(gè)實(shí)施例中，自動(dòng)布線過(guò)程可足夠快地（例如，在不到60秒內(nèi)）對(duì)許多管芯 布線，使得晶片布局可被調(diào)整為適應(yīng)管芯位置的偏移。因此，可唯一地確定晶片布局以補(bǔ)償 因放置和成型工藝導(dǎo)致的管芯偏移，從而提高制造成品率。
[0056] 自動(dòng)布線過(guò)程因此可在將半導(dǎo)體管芯單元置于載體元件上后進(jìn)行，并且還可以在 執(zhí)行了包覆成型工藝以得到重組晶片后進(jìn)行，如圖1中所示。在一個(gè)實(shí)施例中，所述預(yù)設(shè)層 可在進(jìn)行了自動(dòng)布線后與自動(dòng)布線的跡線一起構(gòu)造；或者，可在預(yù)設(shè)層構(gòu)造后進(jìn)行自動(dòng)布 線。
[0057] 在一個(gè)實(shí)施例中，可在分布式計(jì)算系統(tǒng)中并行地（同時(shí)地）對(duì)多個(gè)封裝件進(jìn)行自 動(dòng)布線，以實(shí)現(xiàn)對(duì)于實(shí)時(shí)布線足夠的速度。在一個(gè)實(shí)施例中，可使用基于柵格或基于網(wǎng)格的 尋路算法（其可確定起點(diǎn)與終點(diǎn)之間的路徑）例如A*或Dijkstra算法等進(jìn)行跡線布線。 在一個(gè)實(shí)施例中，這種基于網(wǎng)格的尋路算法可計(jì)算單個(gè)管芯上由管芯的網(wǎng)表限定的起點(diǎn)與 終點(diǎn)之間的路徑。
[0058] 在一個(gè)實(shí)施例中，自動(dòng)布線過(guò)程可包括對(duì)來(lái)自多個(gè)管芯單元的相當(dāng)或相似的網(wǎng)并 行布線，而并行布線過(guò)程的每一個(gè)都考慮到了管芯位置的偏移。在一個(gè)實(shí)施例中，布線過(guò)程 可使用GPU多處理器執(zhí)行A*搜索算法以允許同時(shí)地運(yùn)行多個(gè)布線過(guò)程。在網(wǎng)格中的查找 (查詢）也可由GPU并行處理。
[0059] 在方框611，可將待自動(dòng)布線的跡線分成待并行處理的組。在一個(gè)實(shí)施例中，可將 這些未布線的跡線表示為起點(diǎn)和終點(diǎn)位置，例如預(yù)設(shè)層跡線的終點(diǎn)位置、或者接合焊盤(pán)或 UBM捕獲焊盤(pán)的位置。在一個(gè)實(shí)施例中，可將與同一半導(dǎo)體管芯單元相關(guān)的跡線分組在一 起。還可以基于其他標(biāo)準(zhǔn)例如相似性對(duì)跡線分組。因此，每個(gè)組包括第二組跡線（其為待 自動(dòng)布線的RDL的跡線）中的跡線子組。
[0060] 因此，在一個(gè)實(shí)施例中，所述過(guò)程將待自動(dòng)布線的管芯分成可分開(kāi)處理的組，隨后 布線的結(jié)果被合并到一起。這允許所述過(guò)程在計(jì)算節(jié)點(diǎn)的集群上分布式運(yùn)行。過(guò)程600從 方框611繼續(xù)到方框613。
[0061] 在方框613,可并行計(jì)算每組跡線的跡線幾何形狀。在一個(gè)實(shí)施例中，可通過(guò)使用 并行運(yùn)行的多個(gè)GPU的計(jì)算機(jī)系統(tǒng)703計(jì)算跡線幾何形狀。
[0062] 在一個(gè)實(shí)施例中，自適應(yīng)圖案化方法包括通過(guò)使用基于柵格的自動(dòng)布線過(guò)程計(jì)算 第二組跡線的跡線幾何形狀。在一個(gè)實(shí)施例中，執(zhí)行基于柵格的布線過(guò)程包括：基于每條預(yù) 設(shè)層跡線的終點(diǎn)和半導(dǎo)體管芯單元的目標(biāo)焊盤(pán)或接合焊盤(pán)的位置產(chǎn)生柵格表示。
[0063] 在一個(gè)實(shí)施例中，柵格表示可在待布線的整個(gè)設(shè)計(jì)空間上對(duì)規(guī)則的網(wǎng)格建模，使 得每個(gè)起點(diǎn)和終點(diǎn)位于網(wǎng)格線之間的交叉點(diǎn)上。使用該柵格表示，布線過(guò)程可通過(guò)跟隨連 接起點(diǎn)與終點(diǎn)的網(wǎng)格線中的一條或多條而找到路徑。
[0064] 在一個(gè)可供選擇的實(shí)施例中，過(guò)程600適于在作為分布式和GUP加速平臺(tái)的計(jì)算 機(jī)系統(tǒng)703上使用拓?fù)洳季€方法。使用拓?fù)浞椒ǖ倪^(guò)程可例如將障礙物（例如起點(diǎn)和終 點(diǎn)）連在一起形成三角形，然后通過(guò)跨越連續(xù)的三角形邊來(lái)找到障礙物附近的路徑。
[0065] 在一個(gè)實(shí)施例中，在以并行方式對(duì)晶片或面板上的所有跡線組布線后，這些被布 線的組被合并成完整的面板設(shè)計(jì)，使得每個(gè)獨(dú)特的跡線圖案與其在面板上的對(duì)應(yīng)的管芯單 元對(duì)齊。在完成自動(dòng)布線后，過(guò)程600從方框613繼續(xù)到方框615。
[0066] 在方框614,執(zhí)行自動(dòng)布線的計(jì)算機(jī)系統(tǒng)703可基于自動(dòng)布線的結(jié)果生成跡線幾 何形狀文件704。在一個(gè)實(shí)施例中，這種跡線幾何形狀文件704可以按能被無(wú)掩模圖案化系 統(tǒng)705讀取的編碼格式編寫(xiě)完整的面板設(shè)計(jì)。在一個(gè)實(shí)施例中，跡線幾何形狀文件704可 包括第一組預(yù)設(shè)層跡線和第二組自動(dòng)布線跡線的幾何形狀。在一個(gè)實(shí)施例中，兩組跡線可 在跡線幾何形狀文件704中表示為由相同的導(dǎo)電材料層形成。過(guò)程600從方框615繼續(xù)到 方框617。
[0067] 在方框617, RDL被構(gòu)造，其包含預(yù)設(shè)層和自動(dòng)布線的跡線。在一個(gè)實(shí)施例中，RDL 可用無(wú)掩模圖案化系統(tǒng)705來(lái)構(gòu)造。在一個(gè)實(shí)施例中，構(gòu)造預(yù)設(shè)層包括：將預(yù)設(shè)層跡線電連 接到半導(dǎo)體管芯單元的多個(gè)接合焊盤(pán)中的每一個(gè)。在一個(gè)可供選擇的實(shí)施例中，構(gòu)造預(yù)設(shè) 層可包括：構(gòu)造被電連接到多個(gè)目標(biāo)焊盤(pán)（例如UBM過(guò)孔捕獲焊盤(pán)）中的每一個(gè)的跡線。 在一個(gè)實(shí)施例中，預(yù)設(shè)層可包括部分布線的RDL跡線，其只經(jīng)過(guò)從接合焊盤(pán)到目標(biāo)焊盤(pán)的 路線的一部分，反之亦然。預(yù)設(shè)層還可以包括復(fù)雜特征，例如一個(gè)或多個(gè)接地面。在一個(gè)實(shí) 施例中，在放置和包覆成型半導(dǎo)體管芯單元之前確定預(yù)設(shè)層跡線的跡線幾何形狀。
[0068] 在方框617, RDL跡線的自動(dòng)布線部分也被構(gòu)造，并可根據(jù)在方框613計(jì)算的跡線 幾何形狀進(jìn)行構(gòu)造。在一個(gè)實(shí)施例中，構(gòu)造自動(dòng)布線的跡線可包括：將預(yù)設(shè)層跡線的至少一 條電連接到自動(dòng)布線的跡線的至少一條。在一個(gè)實(shí)施例中，構(gòu)造自動(dòng)布線的跡線可包括：通 過(guò)連接在一起的預(yù)設(shè)層跡線和自動(dòng)布線的跡線將半導(dǎo)體管芯單元的接合焊盤(pán)的至少一個(gè) 電連接到目標(biāo)焊盤(pán)，例如UBM過(guò)孔捕獲焊盤(pán)。
[0069] 在一個(gè)實(shí)施例中，自動(dòng)布線的跡線和預(yù)設(shè)層跡線由相同的導(dǎo)電材料層構(gòu)造。例如， 預(yù)設(shè)層跡線和自動(dòng)布線的跡線可在跡線幾何形狀文件704中表示為由單層形成，使得預(yù)設(shè) 層跡線和自動(dòng)布線的跡線同時(shí)形成。在一個(gè)可供選擇的實(shí)施例中，預(yù)設(shè)層跡線和自動(dòng)布線 的跡線可由不同的導(dǎo)電材料層形成，或可在不同的時(shí)間或以不同的順序構(gòu)造。
[0070] 在一個(gè)可供選擇的實(shí)施例中，自動(dòng)布線的跡線可在構(gòu)造預(yù)設(shè)層之前加以構(gòu)造。例 如，可計(jì)算RDL的自動(dòng)布線部分的跡線幾何形狀，并在構(gòu)造預(yù)設(shè)層之前構(gòu)造自動(dòng)布線部分， 然后構(gòu)造預(yù)設(shè)層以將自動(dòng)布線跡線的終點(diǎn)連接到半導(dǎo)體管芯單元接合焊盤(pán)，或連接到目標(biāo) 焊盤(pán)，例如UBM過(guò)孔捕獲焊盤(pán)。
[0071] 在構(gòu)造第一組預(yù)設(shè)層跡線和第二組自動(dòng)布線跡線后，完成的RDL將每個(gè)半導(dǎo)體管 芯單元的接合焊盤(pán)連接到對(duì)應(yīng)的目標(biāo)焊盤(pán)，例如UBM過(guò)孔捕獲焊盤(pán)。
[0072] 本文描述的本發(fā)明的實(shí)施例包括多種操作。這些操作可以由硬件組件、軟件、固件 或其組合執(zhí)行。如本文所用，術(shù)語(yǔ)"連接到"可以指直接地連接或間接地通過(guò)一個(gè)或多個(gè)居 間元件連接。通過(guò)本文所述的多種總線提供的任何信號(hào)可與其他信號(hào)一起被時(shí)分多路傳輸 并通過(guò)一個(gè)或多個(gè)公用總線提供。另外，電路元件或塊之間的相互連接可顯示為總線或單 個(gè)信號(hào)線。每個(gè)總線或者可為一條或多條單獨(dú)的信號(hào)線，而每條單獨(dú)的信號(hào)線或者可為總 線。
[0073] 某些實(shí)施例可以被實(shí)現(xiàn)為可包括存儲(chǔ)在計(jì)算機(jī)可讀介質(zhì)上的指令的計(jì)算機(jī)程序 產(chǎn)品。這些指令可用于對(duì)通用或?qū)Ｓ锰幚砥骶幊桃詧?zhí)行所述操作。計(jì)算機(jī)可讀介質(zhì)包括 用于存儲(chǔ)或傳輸機(jī)器（例如，計(jì)算機(jī)）可讀形式（例如，軟件、處理應(yīng)用）的信息的任何機(jī) 構(gòu)。計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)可包括但不限于：磁存儲(chǔ)介質(zhì)（例如，軟盤(pán)）、光學(xué)存儲(chǔ)介質(zhì)（例 如，CD-ROM)、磁-光存儲(chǔ)介質(zhì)、只讀存儲(chǔ)器（ROM)、隨機(jī)存取存儲(chǔ)器（RAM)、可擦除可編程存 儲(chǔ)器（例如，EPROM和EEPR0M)、閃存或適于存儲(chǔ)電子指令的另一類(lèi)介質(zhì)。
[0074] 另外，一些實(shí)施例可在分布式計(jì)算機(jī)環(huán)境中實(shí)施，其中計(jì)算機(jī)可讀介質(zhì)存儲(chǔ)在一 個(gè)以上的計(jì)算機(jī)系統(tǒng)中和/或由一個(gè)以上的計(jì)算機(jī)系統(tǒng)執(zhí)行。另外，在計(jì)算機(jī)系統(tǒng)之間傳 輸?shù)男畔⒖纱┻^(guò)連接計(jì)算機(jī)系統(tǒng)的傳輸介質(zhì)被拉出或推出。
[0075] 盡管本文以特定的順序描述了方法的操作，每種方法的操作順序可以改變，使得 某些操作可按照相反的順序執(zhí)行或使得某個(gè)操作可至少部分地與其他操作同時(shí)執(zhí)行。在另 一個(gè)實(shí)施例中，不同操作的指令或子操作可以以間歇和/或交替的方式執(zhí)行。
[0076] 在上述的說(shuō)明書(shū)中，已經(jīng)參考其具體示例性的實(shí)施例對(duì)本發(fā)明進(jìn)行了描述。然而， 顯然可以對(duì)其進(jìn)行各種修改和改變而不脫離如所附權(quán)利要求中給出的本發(fā)明更廣的精神 和范圍。因此，本說(shuō)明書(shū)和附圖可視為示例性意義而非限制性意義。
【權(quán)利要求】
1. 一種自適應(yīng)圖案化方法，包括： 將半導(dǎo)體管芯單元置于載體元件上； 在將所述半導(dǎo)體管芯單元置于所述載體元件上后，通過(guò)將第二組跡線分成多個(gè)跡線子 組而計(jì)算所述第二組跡線的跡線幾何形狀，并同時(shí)計(jì)算每個(gè)跡線子組的跡線幾何形狀； 構(gòu)造包含第一組跡線的固定圖案；以及 根據(jù)計(jì)算的跡線幾何形狀構(gòu)造所述第二組跡線，其中構(gòu)造所述第二組跡線包括： 將所述第一組跡線的至少一條電連接到所述第二組跡線的至少一條，以及 通過(guò)所述第一組跡線的所述至少一條和所述第二組跡線的所述至少一條將所述半導(dǎo) 體管芯單元的至少一個(gè)接合焊盤(pán)電連接到目標(biāo)焊盤(pán)。
2. 根據(jù)權(quán)利要求1所述的自適應(yīng)圖案化方法，其中構(gòu)造所述第二組跡線包括將所述第 一組跡線的每一條電連接到對(duì)應(yīng)的目標(biāo)焊盤(pán)。
3. 根據(jù)權(quán)利要求1所述的自適應(yīng)圖案化方法，其中所述目標(biāo)焊盤(pán)是多個(gè)凸塊下金屬層 (UBM)捕獲焊盤(pán)中的一個(gè)。
4. 根據(jù)權(quán)利要求1所述的自適應(yīng)圖案化方法，其中所述第一組跡線的每一條電連接到 與多個(gè)半導(dǎo)體管芯單元相聯(lián)的多個(gè)接合焊盤(pán)中的一個(gè)。
5. 根據(jù)權(quán)利要求1所述的自適應(yīng)圖案化方法，其中所述第二組跡線的每一條通過(guò)一個(gè) 或多個(gè)導(dǎo)電結(jié)構(gòu)電連接到半導(dǎo)體管芯單元的多個(gè)接合焊盤(pán)中對(duì)應(yīng)的一個(gè)。
6. 根據(jù)權(quán)利要求1所述的自適應(yīng)圖案化方法，其中使用并行運(yùn)行的多個(gè)圖形處理單元 (GPU)計(jì)算所述跡線子組的所述跡線幾何形狀。
7. 根據(jù)權(quán)利要求1所述的自適應(yīng)圖案化方法，其中計(jì)算所述第二組跡線的所述跡線幾 何形狀包括執(zhí)行基于柵格的布線過(guò)程。
8. 根據(jù)權(quán)利要求7所述的自適應(yīng)圖案化方法，其中執(zhí)行所述基于柵格的布線過(guò)程包括 基于所述第一組跡線的每一條的終點(diǎn)并基于多個(gè)目標(biāo)焊盤(pán)的每一個(gè)的位置產(chǎn)生柵格表示。
9. 根據(jù)權(quán)利要求1所述的自適應(yīng)圖案化方法，其中所述第二組跡線在構(gòu)造所述第一組 跡線之前構(gòu)造。
10. 根據(jù)權(quán)利要求1所述的自適應(yīng)圖案化方法，其中所述第一組跡線和所述第二組跡 線由單層導(dǎo)電材料形成。
11. 一種計(jì)算機(jī)執(zhí)行的自適應(yīng)圖案化方法，包括： 將多個(gè)半導(dǎo)體管芯單元置于載體上； 用計(jì)算機(jī)設(shè)計(jì)重布層（RDL)的第一部分，其中所述RDL被配置成將所述多個(gè)半導(dǎo)體管 芯單元的多個(gè)接合焊盤(pán)的每一個(gè)電連接到多個(gè)目標(biāo)焊盤(pán)中對(duì)應(yīng)的一個(gè)； 在將所述多個(gè)半導(dǎo)體管芯單元置于所述載體上后，用計(jì)算機(jī)計(jì)算所述RDL的第二部分 的跡線幾何形狀；以及 根據(jù)所述設(shè)計(jì)構(gòu)造所述RDL的所述第一部分并根據(jù)所述計(jì)算的跡線幾何形狀構(gòu)造所 述RDL的所述第二部分。
12. 根據(jù)權(quán)利要求11所述的自適應(yīng)圖案化方法，其中構(gòu)造所述RDL的所述第一部分還 包括構(gòu)造各自電連接到所述多個(gè)接合焊盤(pán)的至少一個(gè)的第一多條跡線，并且其中構(gòu)造所述 RDL的所述第二部分還包括構(gòu)造第二多條跡線，所述第二多條跡線被配置成將所述第一多 條跡線電連接到所述多個(gè)目標(biāo)焊盤(pán)。
13. 根據(jù)權(quán)利要求11所述的自適應(yīng)圖案化方法，其中所述多個(gè)目標(biāo)焊盤(pán)包括多個(gè)凸塊 下金屬層（UBM)捕獲焊盤(pán)。
14. 根據(jù)權(quán)利要求11所述的自適應(yīng)圖案化方法，還包括： 將所述RDL的所述第二組部分分成多個(gè)跡線子組；以及 同時(shí)計(jì)算每個(gè)跡線子組的跡線幾何形狀。
15. 根據(jù)權(quán)利要求14所述的自適應(yīng)圖案化方法，其中使用并行運(yùn)行的多個(gè)圖形處理單 元（GPU)計(jì)算所述RDL的所述第二部分的所述跡線幾何形狀。
16. 根據(jù)權(quán)利要求11所述的自適應(yīng)圖案化方法，其中計(jì)算所述RDL的所述第二部分的 所述跡線幾何形狀包括執(zhí)行基于柵格的布線過(guò)程，其中執(zhí)行所述基于柵格的布線過(guò)程包括 基于所述多個(gè)目標(biāo)焊盤(pán)的每一個(gè)的位置并基于所述RDL的所述第一部分的跡線終點(diǎn)產(chǎn)生 柵格表不。
17. -種系統(tǒng)，包括： 處理器；以及 與所述處理器聯(lián)接的存儲(chǔ)器，其中所述存儲(chǔ)器存儲(chǔ)指令，所述指令在由所述處理器執(zhí) 行時(shí)導(dǎo)致所述處理器執(zhí)行包括以下步驟的方法： 構(gòu)造重布層（RDL)的第一部分； 基于相對(duì)于一個(gè)或多個(gè)確實(shí)位置的多個(gè)半導(dǎo)體管芯單元的位置，計(jì)算所述RDL的其余 部分的跡線幾何形狀；以及 通過(guò)構(gòu)造所述RDL的所述其余部分而完成所述RDL，其中所述完成的RDL被配置成將所 述多個(gè)半導(dǎo)體管芯單元的多個(gè)接合焊盤(pán)電連接到對(duì)應(yīng)的目標(biāo)焊盤(pán)。
18. 根據(jù)權(quán)利要求17所述的系統(tǒng)，其中計(jì)算所述RDL的所述其余部分的跡線幾何形狀 在不到60秒內(nèi)完成。
19. 根據(jù)權(quán)利要求17所述的系統(tǒng)，其中所述方法還包括： 將所述RDL的所述其余部分分成跡線組；以及 并行計(jì)算所述跡線組的跡線幾何形狀。
【文檔編號(hào)】H01L23/52GK104396010SQ201380033254
【公開(kāi)日】2015年3月4日 申請(qǐng)日期:2013年5月7日 優(yōu)先權(quán)日:2012年5月7日
【發(fā)明者】C.畢曉普, C.M.斯坎倫, T.L.奧爾森 申請(qǐng)人:德卡技術(shù)股份有限公司