一種陣列基板及其制備方法、顯示裝置制造方法
【專利摘要】本發(fā)明提供一種陣列基板及其制備方法、顯示裝置，屬于顯示裝置制造【技術(shù)領(lǐng)域】，本發(fā)明的陣列基板的制備方法，包括：在基底上通過構(gòu)圖工藝形成包括第一薄膜晶體管和第二薄膜晶體管的有源區(qū)的圖形；在完成上述步驟的基底上形成柵極絕緣層；在完成上述步驟的基底上，通過構(gòu)圖工藝形成包括第一薄膜晶體管和第二薄膜晶體管柵極的圖形；在完成上述步驟的基底上形成隔離層；在完成上述步驟的基底上，形成用于第一薄膜晶體管、第二薄膜晶體管的源漏極與其各自有源區(qū)電連接的第二接觸過孔，以及用于第一薄膜晶體管的柵極與第二薄膜晶管的源極電連接的第一接觸過孔。
【專利說明】一種陣列基板及其制備方法、顯示裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于顯示裝置制備【技術(shù)領(lǐng)域】，具體涉及一種陣列基板及其制備方法、顯示
>J-U ρ?α裝直。
【背景技術(shù)】
[0002]在AMOLED陣列基板制備工藝中，氧化物半導體銦鎵鋅氧化物(InGaZnO4 ；IGZ0)因其遷移率高、均勻性好以及可在室溫下制備，被用作薄膜晶體管有源層的材料，通常該薄膜晶體管結(jié)構(gòu)為底柵型結(jié)構(gòu)。
[0003]如圖1所示，是最基本的2T1C的像素結(jié)構(gòu)，其包括:2個薄膜晶體管(即，第一薄膜晶體管Ml和第二薄膜晶體管M2)，以及I個存儲電容Cl，第一薄膜晶體管Ml的柵極與第二薄膜晶體管M2的源極連接。
[0004]如圖2、3所示，在制作2T1C結(jié)構(gòu)的AMOLED陣列基板時，第一薄膜晶體管Ml與第二薄膜晶體管M2的源漏極106金屬和其各自有源區(qū)103通過第二接觸過孔105連接，第二薄膜晶體管(驅(qū)動管)M2的柵極102和第一薄膜晶體管(開關(guān)管)Ml的源極106通過第一接觸過孔104連接；通過調(diào)整第二薄膜晶體管M2的柵極電壓(即第一薄膜晶體管Ml的源極電壓)即可控制流過第二薄膜晶體管M2的電流大小，進而控制每個像素單元對應的有機發(fā)光層的發(fā)光量。但是，在上述AMOLED器件的制作過程中，技術(shù)人員發(fā)現(xiàn)AMOLED背板(陣列基板)上經(jīng)常出現(xiàn)漏電現(xiàn)象，嚴重影響產(chǎn)品的良品率，而且該問題一直無法得到解決。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問題包括，針對現(xiàn)有的陣列基板存在的上述不足，提供一種防止薄膜晶體管漏電的陣列基板的制備方法、陣列基板以及顯示裝置。
[0006]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種陣列基板的制備方法，包括如下步驟:
[0007]在基底上通過構(gòu)圖工藝形成包括第一薄膜晶體管和第二薄膜晶體管的有源區(qū)的圖形；
[0008]在完成上述步驟的基底上形成柵極絕緣層；
[0009]在完成上述步驟的基底上，通過構(gòu)圖工藝形成包括第一薄膜晶體管和第二薄膜晶體管柵極的圖形；
[0010]在完成上述步驟的基底上形成隔離層；
[0011]在完成上述步驟的基底上，形成用于第一薄膜晶體管、第二薄膜晶體管的源漏極與其各自有源區(qū)電連接的第二接觸過孔，以及用于第二薄膜晶體管的柵極與第一薄膜晶管的源極電連接的第一接觸過孔。
[0012]本發(fā)明的陣列基板的制備方法中，先形成有源區(qū)，再形成柵極，故柵極位于有源區(qū)上方，這樣在形成第二接觸過孔時以柵極金屬為刻蝕的承載體，柵極金屬對刻蝕的承受能力大于有源區(qū)材料對刻蝕的承受能力，故其可以防止與第一接觸過孔同時形成時由于刻蝕時間相對較長，造成設于第二接觸過孔下方柵極金屬被刻蝕穿，造成陣列基板漏電。
[0013]優(yōu)選的是，在基底上通過構(gòu)圖工藝形成包括第一薄膜晶體管和第二薄膜晶體管的有源區(qū)的圖形的步驟之前，還包括:
[0014]在基底上形成緩沖層。
[0015]進一步優(yōu)選的是，所述緩沖層的材料為氧化硅或氮化硅，其厚度在5?500nm之間。
[0016]優(yōu)選的是，形成第一接觸過孔和第二接觸過孔的步驟之后，還包括:
[0017]通過構(gòu)圖工藝在第一薄膜晶體管和第二薄膜晶體管的有源區(qū)上方的接觸過孔上形成相應的源、漏極的圖形，同時在第二薄膜晶體管的柵極的接觸過孔上方，形成用于連接第二薄膜晶體管的柵極和第一薄膜晶體管的源極的連接線。
[0018]進一步優(yōu)選的是，所有所述薄膜晶體管的源極、漏極以及連接線的材料均采用鑰、銅、招中任意一種，且厚度均在I?500nm之間。
[0019]優(yōu)選的是，所有所述薄膜晶體管的有源區(qū)的材料為氧化銦鎵鋅、氧化銦鋅、氧化銦錫、氧化銦鎵錫、非晶硅、多晶硅中任意一種，其厚度在5?200nm之間。
[0020]優(yōu)選的是，所有所述薄膜晶體管的柵極材料為鑰、銅、鋁中任意一種。
[0021]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種陣列基板，其是由上述任意一種制備方法制備的。
[0022]優(yōu)選的是，所述陣列基板為OLED陣列基板，所述第一薄膜晶體管為開關(guān)管，所述
第二薄膜晶體管為驅(qū)動管。
[0023]解決本發(fā)明技術(shù)問題所采用的技術(shù)方案是一種顯示裝置，其包括上述陣列基板。
【專利附圖】

【附圖說明】
[0024]圖1為現(xiàn)有的2T1C像素結(jié)構(gòu)的電路示意圖；
[0025]圖2為現(xiàn)有陣列基板的一個側(cè)面的結(jié)構(gòu)示意圖；
[0026]圖3為現(xiàn)有陣列基板的另一個側(cè)面的結(jié)構(gòu)示意圖；
[0027]圖4為本發(fā)明的實施例1提供的陣列基板的制備方法制備的陣列基板的一個側(cè)面的結(jié)構(gòu)圖；
[0028]圖5為本發(fā)明的實施例1提供的陣列基板的制備方法制備的陣列基板的另一個側(cè)面的結(jié)構(gòu)圖；以及，
[0029]圖6為本發(fā)明的實施例1的陣列基板的制備方法的流程圖。
[0030]其中附圖標記為:101、基底；102、柵極；103、有源區(qū)；104、第一接觸過孔；105、第二接觸過孔；106、源極/漏極；107、緩沖層；108、柵極絕緣層；109、連接線；110、平坦化層；111、鈍化層；第一薄膜晶體管Ml ;第二薄膜晶體管M2。
【具體實施方式】
[0031]在采用底柵型TFT的AMOLED顯示裝置中，以采用2T1C為例，在同一個像素單元中，第一薄膜晶體管Ml作為開關(guān)管，第二薄膜晶體管M2作為驅(qū)動管，開關(guān)管的源極與驅(qū)動管的柵極需通過接觸過孔進行電連接。針對現(xiàn)有AMOLED顯示裝置中AMOLED背板(陣列基板)出現(xiàn)漏電的問題，本發(fā)明的發(fā)明人發(fā)現(xiàn):[0032]在第一接觸過孔104和第二接觸過孔105的制備過程中，往往采用同一步曝光顯影(Mask-Photo)工藝在光刻膠上制備出兩接觸過孔的圖形，再通過同一道干刻工藝刻蝕制備出兩接觸過孔。但是在刻蝕過程中，由于第一接觸過孔104所需的刻蝕深度遠大于第二接觸過孔105的刻蝕深度，因而相對于第二接觸過孔105而言，整體的刻蝕時間過長；第二接觸過孔105處的長時間干法過刻，造成此處的有源區(qū)103的材料和設于有源區(qū)103與柵極102間的柵極絕緣層被擊穿斷裂，導致后續(xù)工藝所沉積的源漏極106與底部的柵極102相連，從而造成背板的嚴重漏電，以致背板最終報廢，良品率降低。
[0033]當然，也可以采用將第一接觸過孔104和第二接觸過孔105通過兩次單獨的構(gòu)圖工藝形成，但是該方式工藝復雜、生產(chǎn)效率低。
[0034]為了解決上述問題，本發(fā)明提供一種陣列基板及其制備方法、顯示裝置。為使本領(lǐng)域技術(shù)人員更好地理解本發(fā)明的技術(shù)方案，下面結(jié)合附圖和【具體實施方式】對本發(fā)明作進一步詳細描述。
[0035]實施例1:
[0036]結(jié)合圖4、5、6所示，本實施例提供一種陣列基板的制備方法，具體包括如下步驟:
[0037]步驟一、采用濺射的方法在基底101上沉積形成緩沖層107，該緩沖層107材料可以為氧化硅、氮化硅或者為有機絕緣材料，其厚度優(yōu)選在5?500nm之間。
[0038]步驟二、在形成有緩沖層107的基底上，通過構(gòu)圖工藝形成包括第一薄膜晶體管和第二薄膜晶體管有源區(qū)103的圖形，其具體可以采用磁控濺射的方法沉積緩沖層107薄膜，之后在空氣氛圍下300°C退火lh，并進而光刻、刻蝕出所需的有源區(qū)103的圖形，有源層的材料可以選擇氧化銦鎵鋅(IGZ0)、氧化銦鋅(ΙΖ0)、氧化銦錫(ΙΤ0)、氧化銦鎵錫(InGaSnO)、非晶硅、多晶硅等中任意一種，當然也可以為其他半導體材料，其厚度優(yōu)選在5?200nm之間。
[0039]步驟三、在形成有第一薄膜晶體管和第二薄膜晶體管有源區(qū)103的基底上，形成柵極絕緣層108，該柵極絕緣層108覆蓋薄膜晶體管有源區(qū)103，優(yōu)選柵極絕緣層108的材料為Mo、Au、Cr等金屬材料或者合金材料及其他復合導電材料，或者為氧化硅、氮化硅，以及有機絕緣材料等絕緣材料均可，其厚度優(yōu)選在I?300nm之間。
[0040]步驟四、在形成柵極絕緣層108的基底上，通過構(gòu)圖工藝形成包括第一薄膜晶體管和第二薄膜晶體管柵極102的圖形，柵極102的材料可以為鑰(Mo)、銅(Cu)、鋁(Al)中任意一種，當然也可以為金屬材料、合金材料以及復合導電材料均可，其厚度優(yōu)選在I?300nm之間。
[0041]步驟五、在形成第一薄膜晶體管和第二薄膜晶體管柵極102的基底上，形成平坦化層110 (電學絕緣)，平坦化層110的材料可以為氧化硅或氮化硅，當然也可以是其他絕緣材料，其厚度優(yōu)選在5?500nm之間。
[0042]步驟六、通過一次構(gòu)圖工藝形成用于第一薄膜晶體管、第二薄膜晶體管的源、漏極106與其各自有源層103電連接的第二接觸過孔105，以及用于第二薄膜晶體管的柵極102與第一薄膜晶管的源極106電連接的第一接觸過孔104。
[0043]步驟七、通過構(gòu)圖工藝在第一薄膜晶體管和第二薄膜晶體管的有源區(qū)103上方的接觸過孔上形成相應的源、漏極106的圖形，同時在第二薄膜晶體管的柵極102的接觸過孔上方，形成用于連接第二薄膜晶體管的柵極102和第一薄膜晶體管的源極106連接的金屬連接線109。其中，兩個薄膜晶體管的源漏極106以及連接線109的材料均采用鑰(Mo)、銅(Cu)、鋁(Al)中任意一種，當然也可以為金屬材料、合金材料以及復合導電材料均可，其厚度均為I?500nm之間。
[0044]其中，由于第一接觸過孔104的深度小于第二接觸過孔105的深度，相對而言第一接觸過孔104的刻蝕時間過長，但是第一接觸過孔104刻蝕的承載體為柵極102，柵極102采用的金屬材料厚度相對較厚，其可承受刻蝕的能力遠高于有源區(qū)103的材料的可承受刻蝕的能力，所以在同時形成第一接觸過孔104和第二接觸過孔105時，就可以避免在相同的刻蝕時間下造成柵極102以及柵極下方的柵極絕緣層108被刻穿，從而導致柵極102與有源層甚至源、漏極106導通，進而造成陣列基板漏電的情況，同時可以大大提高了產(chǎn)品的良品率。
[0045]步驟八、在完成上述步驟的基底101上形成鈍化層111，鈍化層111的材料可以為氧化硅或氮化硅，其厚度為5?500nm之間。最終得到如圖4、5所示的陣列基板結(jié)構(gòu)。
[0046]上述步驟制備薄膜晶體管為頂柵型薄膜晶體管，在形成第一接觸過孔104可第二接觸過孔105時，采用柵極102金屬作為長時間刻蝕的承載體，所制備的陣列基板的抗漏電性能大大提聞了。
[0047]當然本實施例只是對陣列基板上中兩個薄膜晶體管的制備進行了具體描述，該陣列基板的像素結(jié)構(gòu)可以為2T1C型，同樣也適用于6T2C的像素電路、時序控制電路、掃描驅(qū)動電路、數(shù)據(jù)驅(qū)動電路、背板測試電路、靜電防止電路、以及TFT背板的其他功能電路中薄膜晶體管的制備方法，其制備原理與上述方法相同，在此就不一一闡述了，只要是采用上述方法制備的薄膜晶體管的第一接觸過孔104和第二接觸過孔105的陣列基板均在本發(fā)明的保護范圍里。
[0048]在本實施例中，薄膜晶體管的源極和漏極在結(jié)構(gòu)上是一樣的，因此源極和漏極在功能上也可以互換。在實施例1的描述中，是以漏極作為信號輸入端，源極作為信號輸出端；但本發(fā)明的保護范圍不限于此，以源極作為TFT的信號輸入端，漏極作為信號輸出端的方案也屬于本發(fā)明的保護范圍。
[0049]實施例2:
[0050]如圖3所示，本實施例提供一種陣列基板，其包括第一薄膜晶體管和第二薄膜晶體管，且第二薄膜晶體管的柵極102與第一薄膜晶管源極106通過第一接觸過孔104連接，所述陣列基板是由實施例1所述的制備方法制備的。
[0051]優(yōu)選地，該陣列基板為OLED陣列基板，第一薄膜晶體管為開關(guān)管，第二薄膜晶體管為驅(qū)動管，開關(guān)管的源極106與驅(qū)動管的柵極102連接。
[0052]當然，在陣列基板中還應具有數(shù)據(jù)線、掃描線等其他的已知結(jié)構(gòu)，在此不再詳細描述。
[0053]由于本實施例的陣列基板具有實施例1的方法制備的，故其制作的陣列基板的良品率得到大大提聞。
[0054]在本實施例中，也可以將TFT的源極作為TFT的信號輸入端，漏極作為信號輸出端；這樣，開關(guān)管的源極將與數(shù)據(jù)線相連，用來接入圖像數(shù)據(jù)信號，而開關(guān)管的漏極則與驅(qū)動管的柵極連接，用以控制通過驅(qū)動管的電流大小。
[0055]實施例3:[0056]本實施例提供一種顯示裝置，其包括實施例2所述的陣列基板，該顯示裝置可以為:0LED面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具有顯示功能的產(chǎn)品或部件。
[0057]本實施例的顯示裝置中具有實施例1中的陣列基板，故其具的良品率大大提高。
[0058]當然，本實施例的顯示裝置中還可以包括其他常規(guī)結(jié)構(gòu)，如電源單元、顯示驅(qū)動單元等。
[0059]可以理解的是，以上實施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實施方式，然而本發(fā)明并不局限于此。對于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實質(zhì)的情況下，可以做出各種變型和改進，這些變型和改進也視為本發(fā)明的保護范圍。
【權(quán)利要求】
1.一種陣列基板的制備方法，其特征在于，包括如下步驟: 在基底上通過構(gòu)圖工藝形成包括第一薄膜晶體管和第二薄膜晶體管的有源區(qū)的圖形； 在完成上述步驟的基底上形成柵極絕緣層； 在完成上述步驟的基底上，通過構(gòu)圖工藝形成包括第一薄膜晶體管和第二薄膜晶體管柵極的圖形； 在完成上述步驟的基底上形成隔離層； 在完成上述步驟的基底上，形成用于第一薄膜晶體管、第二薄膜晶體管的源漏極與其各自有源區(qū)電連接的第二接觸過孔，以及用于第一薄膜晶體管的柵極與第二薄膜晶管的源極電連接的第一接觸過孔。
2.根據(jù)權(quán)利要求1所述的陣列基板的制備方法，其特征在于，在基底上通過構(gòu)圖工藝形成包括第一薄膜晶體管和第二薄膜晶體管的有源區(qū)的圖形的步驟之前，還包括: 在基底上形成緩沖層。
3.根據(jù)權(quán)利要求2所述的陣列基板的制備方法，其特征在于，所述緩沖層的材料為氧化硅或氮化硅，其厚度在5?500nm之間。
4.根據(jù)權(quán)利要求1所述的陣列基板的制備方法，其特征在于，形成第一接觸過孔和第二接觸過孔的步驟之后，還包括: 通過構(gòu)圖工藝在第一薄膜晶體管和第二薄膜晶體管的有源區(qū)上方的第二接觸過孔上形成相應的源、漏極的圖形，同時在第二薄膜晶體管的柵極的第一接觸過孔上方，形成用于連接第二薄膜晶體管的柵極和第一薄膜晶體管的源極的連接線。
5.根據(jù)權(quán)利要求4所述的陣列基板的制備方法，其特征在于，所有所述薄膜晶體管的源極、漏極以及連接線的材料均采用鑰、銅、鋁中任意一種，且厚度均在I?500nm之間。
6.根據(jù)權(quán)利要求1所述的陣列基板的制備方法，其特征在于，所有所述薄膜晶體管的有源區(qū)的材料為氧化銦鎵鋅、氧化銦鋅、氧化銦錫、氧化銦鎵錫、非晶硅、多晶硅中任意一種，其厚度在5?200nm之間。
7.根據(jù)權(quán)利要求1所述的陣列基板的制備方法，其特征在于，所有所述薄膜晶體管的柵極材料為鑰、銅、鋁中任意一種。
8.—種陣列基板，其特征在于，其是由權(quán)利要求1?7中任意一項所述的陣列基板的制備方法制備的。
9.根據(jù)權(quán)利要求8所述的陣列基板，其特征在于，所述陣列基板為OLED陣列基板，所述第一薄膜晶體管為開關(guān)管，所述第二薄膜晶體管為驅(qū)動管。
10.一種顯示裝置，其特征在于，包括權(quán)利要求8或9所述的陣列基板。
【文檔編號】H01L21/77GK103700629SQ201310745581
【公開日】2014年4月2日 申請日期:2013年12月30日 優(yōu)先權(quán)日:2013年12月30日
【發(fā)明者】李延釗, 王剛, 陳海晶, 沈武林, 方金鋼 申請人:京東方科技集團股份有限公司