鰭制造方法
【專利摘要】本申請公開了一種鰭制造方法。一示例方法可以包括：在襯底上形成掩模層；對掩模層進行構圖，以在其中形成開口；以及通過開口，在襯底上生長半導體層以形成鰭。
【專利說明】魚耆制造方法

【技術領域】
[0001]本公開涉及半導體領域，更具體地，涉及一種鰭制造方法。

【背景技術】
[0002]為了應對半導體器件的不斷小型化所帶來的挑戰(zhàn)，已經(jīng)提出了多種高性能器件，例如FinFET(鰭式場效應晶體管)等。FinFET是一種立體型器件，包括在襯底上豎直形成的鰭(fin)以及與鰭相交的柵堆疊。在柵的控制下，可以在鰭中形成器件的導電溝道。由于可以提升鰭的高度而不增加其占用面積(footprint)，從而可以增加每單位占用面積的電流驅動能力。
[0003]但是，隨著器件的不斷小型化，F(xiàn)inFET的制造也面臨更多挑戰(zhàn)。例如，通常通過對襯底進行刻蝕來形成鰭。但是，在刻蝕過程中，纖細的鰭極易坍塌。


【發(fā)明內容】

[0004]本公開的目的至少部分地在于提供一種鰭制造方法，以有助于更可靠地制造鰭。
[0005]根據(jù)本公開的一個方面，提供了一種制造FinFET的方法，包括:在襯底上形成掩模層；對掩模層進行構圖，以在其中形成開口 ；以及通過開口，在襯底上生長半導體層以形成鰭。
[0006]根據(jù)本發(fā)明的示例性實施例，通過在襯底上的(由掩模層等限定的)限定空間內生長半導體層，來形成鰭。這樣，在鰭的生長過程中，掩模層等可以對鰭起到支撐作用。因此，可以更加可靠地制造鰭。

【專利附圖】

【附圖說明】
[0007]通過以下參照附圖對本公開實施例的描述，本公開的上述以及其他目的、特征和優(yōu)點將更為清楚，在附圖中:
[0008]圖1-9是示出了根據(jù)本公開實施例的制造鰭的流程中多個階段的示意圖；
[0009]圖10是示出了根據(jù)本公開另一實施例的基于鰭制造的FinFET的示意圖，
[0010]其中，各圖中(a)為俯視圖，(b)為沿(a)中BB'線的截面圖。

【具體實施方式】
[0011]以下，將參照附圖來描述本公開的實施例。但是應該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結構和技術的描述，以避免不必要地混淆本公開的概念。
[0012]在附圖中示出了根據(jù)本公開實施例的各種結構示意圖。這些圖并非是按比例繪制的，其中為了清楚表達的目的，放大了某些細節(jié)，并且可能省略了某些細節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對大小、位置關系僅是示例性的，實際中可能由于制造公差或技術限制而有所偏差，并且本領域技術人員根據(jù)實際所需可以另外設計具有不同形狀、大小、相對位置的區(qū)域/層。
[0013]在本公開的上下文中，當將一層/元件稱作位于另一層/元件“上”時，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當調轉朝向時，該層/元件可以位于該另一層/元件“下”。
[0014]根據(jù)本公開的實施例，提供了一種制造鰭的方法。根據(jù)該方法，在襯底上形成掩模層，然后將掩模層構圖為具有與要形成的鰭相對應的開口。接著，可以通過該開口，在襯底上生長半導體層，以形成鰭。在鰭的生長過程中，掩模層可以有效充當鰭的支撐物。在形成鰭之后，可以去除掩模層。
[0015]根據(jù)一有利示例，可以在襯底上先形成隔離層(例如，在制造FinFET的情況下，可以用來隔離襯底和隨后形成的FinFET的柵堆疊)，然后再在該隔離層上形成掩模層。在這種情況下，在掩模層中形成開口之后，還可以進一步以掩模層為掩模對隔離層進行構圖以在其中形成開口，從而可以露出下方的襯底以便進行鰭的生長。
[0016]在常規(guī)技術中，通常通過淀積電介質材料然后回蝕來形成這樣的隔離層。但是，回蝕很難有效控制隔離層的高度在襯底上的一致性。例如，當器件在襯底上的分布并不均勻時，即便在相同的回蝕條件下，器件分布較密區(qū)域的回蝕程度與器件分布較疏區(qū)域的回蝕程度通常也會存在差異。因此，難以控制各器件中鰭頂面到隔離層頂面的高度(可以對應于器件的溝道區(qū)的寬度)在襯底上的一致性，從而導致器件性能之間的一致性較差。而根據(jù)本公開的該示例，由于不需要回蝕，從而可以在形成隔離層的過程中有效地控制其高度在襯底上保持基本均勻，特別是在通過氧化處理來形成隔離層的情況下。
[0017]備選地，可以去除部分掩模層，剩余的掩模層可以位于鰭兩側，以充當隔離層。當然，也可以在去除掩模層之后，通過淀積并回蝕電介質層來形成隔離層。
[0018]另外，由于需要形成的與鰭相對應的開口很小，例如根據(jù)光刻工藝曝光時存在困難。為了降低對掩模層進行構圖時的困難，根據(jù)本公開的一有利示例，可以在掩模層上設置構圖輔助層。然后，可以對構圖輔助層進行構圖，以在其中形成開口(可以稍大)。接著，可以通過側墻(spacer)形成工藝，在開口的側壁上形成側墻，以減小開口的尺寸。這樣，可以構圖輔助層和側墻為掩模，來對掩模層進行構圖，從而能夠在其中形成尺寸減小的開口。
[0019]在如上所述制造鰭之后，可以按照多種方式來以該鰭為基礎，制造多種半導體器件如FinFET。例如，可以在襯底(或者，在隔離層)上形成與鰭相交的柵堆疊(包括柵介質層和柵導體層)。在形成柵堆疊時，可以采用先柵工藝或后柵工藝。另外，可以在鰭位于柵堆疊兩側的部分中形成源/漏區(qū)等。
[0020]本公開可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0021]如圖1所示，提供襯底1000。襯底1000可以是各種形式的合適襯底，例如體半導體襯底如S1、Ge等，化合物半導體襯底如SiGe、GaAs> GaSb> AlAs、InAs> InP、GaN> SiC、InGaAs, InSb、InGaSb等，絕緣體上半導體襯底(SOI)等。為方便說明，以下以體硅襯底及娃系材料為例進行描述。
[0022]在襯底1000上，可以例如通過淀積，依次形成隔離層1002、掩模層1004和構圖輔助層1006。例如，隔離層1002可以包括氧化物(如氧化硅)，厚度為約30nm-300nm ;掩模層1004可以包括氮化物(如氮化硅)，厚度為約1nm-1OOnm ;構圖輔助層1006可以包括非晶硅，厚度為約10nm-100nm。在隔離層1002包括氧化物的情況下，隔離層1002也可以通過氧化處理來形成，這有助于形成厚度均勻的隔離層1002。這里需要指出的是，這些層的材料選擇主要是為了能夠在后繼處理中提供所需的刻蝕選擇性。本領域技術人員可以根據(jù)所需設計，適當選擇形成這些層中的一些或全部以及適當選擇這些層的材料。
[0023]然后，如圖2所示，可以對構圖輔助層1006進行構圖，以在其中形成開口 Gl。開口Gl的寬度可以根據(jù)電路設計需要和加工工藝適當確定。例如，可以在構圖輔助層1006上涂覆光刻膠(未示出)，通過掩模對其進行曝光，并進行顯影，以在光刻膠中形成與要形成的開口 Gl相對應的開口。然后，可以通過例如反應離子刻蝕(RIE)，對構圖輔助層1006進行刻蝕，從而在其中形成開口 G1。隨后，可以去除光刻膠。
[0024]為減小開口 Gl的尺寸以制造更小的鰭，可以在開口 Gl的側壁上形成側墻。具體地，如圖3所示，可以在圖2所示結構的表面上例如通過淀積形成一層電介質層(如，氧化物)1008。該層1008的厚度基本上確定了隨后形成的側墻的厚度(例如為約5nm-30nm)，可以根據(jù)設計合理設定。隨后，可以對電介質層1008進行各向異性刻蝕如RIE，其去除其橫向延伸部分，從而留下其縱向延伸部分，得到側墻1008'，如圖4所示。這樣，構圖輔助層1006中的開口 Gl由于側墻1008'而成為尺寸減小的開口 G2。
[0025]隨后，如圖5所示，可以構圖輔助層1006和側墻10V為掩模，對掩模層1004進行選擇性刻蝕如RIE，從而將開口 G2轉移到掩模層1004中，以在掩模層1004中形成開口G3。開口 G3的大小與開口 G2的大小大致相同，且小于開口 Gl的大小。
[0026]在完成對掩模層1004的構圖之后，可以如圖6所示，去除構圖輔助層1006。在構圖輔助層1006包括非晶硅的情況下，這例如可以通過TMAH溶液對構圖輔助層1006進行選擇性刻蝕來實現(xiàn)。圖6中示出了側墻1008'也被去除的情況。然后，如圖7所示，可以構圖后的掩模層1004為掩模，對隔離層1002進行選擇性刻蝕如RIE，從而在隔離層1002中也形成開口。這樣，在掩模層1004和隔離層1002中形成了貫穿的開口 G4，該開口 G4的大小與開口 G2的大小大致相同，且小于開口 Gl的大小。而且，該開口 G4露出了襯底1000。
[0027]這樣，可以如圖8所示，通過該開口 G4，在襯底1000上生長(例如，外延生長)半導體層1010。在生長半導體層1010時，可以使其完全充滿開口 G4。隨后，可以對半導體層1010進行平坦化處理如化學機械拋光(CMP)，使其留于開口 G4內，從而形成形狀與開口 G4相對應的鰭。半導體層1010可以包括與襯底1000相同或不同的半導體材料，例如Si或SiGe等。在生長半導體層1010時，可以根據(jù)需要對其進行原位摻雜，如N型或P型摻雜。
[0028]接著，如圖9所示，可以去除掩模層1004，從而得到在襯底1000上形成的鰭1010。而且，根據(jù)該實施例，還完成了隔離層1002的制作。
[0029]以這樣的襯底1000和鰭1010為基礎，可以制作多種器件如FinFET。圖10中示出了示例FinFET。具體地，該FinFET包括在襯底1000上形成的鰭1010，以及在襯底1000上鰭1010兩側形成的隔離層1002。在隔離層1002上，形成了與鰭1010相交的柵堆疊，包括柵介質層1012和柵導體層1014。柵介質層1012可以包括高K柵介質例如Hf02，厚度為約lnm_5nm,典型的為2nm。柵導體層1014可以包括金屬柵導體。優(yōu)選地,在柵介質層1012和柵導體層1014之間還可以形成功函數(shù)調節(jié)層(未示出)。另外，在鰭1010位于柵堆疊的兩偵牝可以形成源/漏區(qū)(未示出)。本領域技術人員知道多種方式來制造FinFET，在此不再贅述。
[0030]在以上的描述中，對于各層的構圖、刻蝕等技術細節(jié)并沒有做出詳細的說明。但是本領域技術人員應當理解，可以通過各種技術手段，來形成所需形狀的層、區(qū)域等。另外，為了形成同一結構，本領域技術人員還可以設計出與以上描述的方法并不完全相同的方法。另外，盡管在以上分別描述了各實施例，但是這并不意味著各個實施例中的措施不能有利地結合使用。
[0031]以上對本公開的實施例進行了描述。但是，這些實施例僅僅是為了說明的目的，而并非為了限制本公開的范圍。本公開的范圍由所附權利要求及其等價物限定。不脫離本公開的范圍，本領域技術人員可以做出多種替代和修改，這些替代和修改都應落在本公開的范圍之內。
【權利要求】
1.一種制造鰭的方法，包括: 在襯底上形成掩模層； 對掩模層進行構圖，以在其中形成開口 ；以及 通過開口，在襯底上生長半導體層以形成鰭。
2.根據(jù)權利要求1所述的方法，還包括: 在襯底上形成隔離層，其中掩模層形成于該隔離層上， 其中，該方法還包括:以形成有開口的掩模層為掩模，對隔離層進行構圖以在其中形成開口。
3.根據(jù)權利要求1所述的方法，還包括:在掩模層上形成構圖輔助層， 其中，對掩模層進行構圖包括: 對構圖輔助層進行構圖，以在其中形成開口 ； 在開口的側壁上形成側墻；以及 以構圖輔助層和側墻為掩模，對掩模層進行構圖。
4.根據(jù)權利要求2所述的方法，還包括:在掩模層上形成構圖輔助層， 其中，對掩模層進行構圖包括: 對構圖輔助層進行構圖，以在其中形成開口 ； 在開口的側壁上形成側墻；以及 以構圖輔助層和側墻為掩模，對掩模層進行構圖。
5.根據(jù)權利要求4所述的方法，其中，襯底包括體硅襯底，隔離層包括氧化硅，掩模層包括氮化硅，構圖輔助層包括非晶硅，且側墻包括氧化硅。
6.根據(jù)權利要求1所述的方法，還包括: 對生長的半導體層進行平坦化處理。
7.根據(jù)權利要求1所述的方法，其中，生長的半導體層包括Si或SiGe。
8.根據(jù)權利要求1所述的方法，還包括:在生長半導體層時對半導體層進行原位摻雜。
【文檔編號】H01L21/336GK104078332SQ201310100291
【公開日】2014年10月1日 申請日期:2013年3月26日 優(yōu)先權日:2013年3月26日
【發(fā)明者】唐兆云, 閆江, 唐波, 許靜, 王紅麗 申請人:中國科學院微電子研究所