Igbt以及igbt的制造方法
【專利摘要】本發(fā)明提供一種IGBT的制造方法，所述IGBT具有：n型的發(fā)射區(qū)；p型的頂部體區(qū)；n型的中間區(qū)；p型的底部體區(qū)；n型的漂移區(qū)；p型的集電區(qū)；多個溝槽，其從半導體基板的上表面起，貫穿發(fā)射區(qū)、頂部體區(qū)、中間區(qū)以及底部體區(qū)并到達漂移區(qū)；柵電極，其被形成在溝槽內(nèi)。該制造方法包括：在半導體基板的上表面上形成溝槽的工序；在溝槽內(nèi)形成絕緣膜的工序；在絕緣膜形成之后，在半導體基板上以及溝槽內(nèi)形成電極層的工序；使電極層的上表面平坦化的工序；在使電極層的上表面平坦化之后，從半導體基板的上表面?zhèn)葘型雜質(zhì)注入至中間區(qū)的深度的工序。
【專利說明】IGBT以及IGBT的制造方法

【技術領域】
[0001] 本說明書所公開的技術涉及IGBT (Insulated Gate Bipolar Transistor,絕緣柵 雙極性晶體管）等開關元件。

【背景技術】
[0002] 在日本專利公開公報2010-103326(以下，稱之為專利文獻1)中，公開了一種 IGBT。在該IGBT中，通過η型的中間區(qū)，而使體區(qū)與頂部體區(qū)和底部體區(qū)分離。此外，該 IGBT具有貫穿頂部體區(qū)、中間區(qū)及底部體區(qū)并到達漂移區(qū)的溝槽型的柵電極。通過以這樣 的方式在體區(qū)內(nèi)設置中間區(qū)，從而能夠對在IGBT處于導通時漂移區(qū)內(nèi)的空穴向頂部體區(qū) 流出的情況進行抑制。由此，能夠在漂移區(qū)內(nèi)積蓄更多的空穴，從而能夠減小IGBT的通態(tài) 電壓。


【發(fā)明內(nèi)容】

[0003] 發(fā)明所要解決的課題
[0004] 上述的具有中間區(qū)的IGBT的特性，尤其是柵極閾值、通態(tài)電壓、柵電極的電容等 會根據(jù)柵極絕緣膜附近的中間區(qū)的η型雜質(zhì)濃度而發(fā)生較大變化。一直以來，都難以準確 地控制柵極絕緣膜附近的中間區(qū)的η型雜質(zhì)濃度。因此，在對IGBT進行量產(chǎn)時，存在IGBT 間的特性的偏差較大的問題。所以，在本說明書中，提供一種具有中間區(qū)，并且具有在量產(chǎn) 時不易產(chǎn)生特性的偏差的結構的IGBT。
[0005] 用于解決課題的方法
[0006]
【發(fā)明者】們發(fā)現(xiàn)了柵極絕緣膜附近的中間區(qū)的η型雜質(zhì)濃度與柵極絕緣膜附近的 中間區(qū)的下端的深度有關。即，在進行用于形成中間區(qū)的離子注入時，受到柵電極的形狀的 影響，存在與其他區(qū)域相比，在柵極絕緣膜附近離子被注入的深度變深的趨勢。因此，例如 圖17所示，柵極絕緣膜42附近的中間區(qū)24的下端的深度與遠離柵極絕緣膜42的位置處的 中間區(qū)24的下端的深度之間產(chǎn)生有差值AD1。根據(jù)柵極絕緣膜附近的中間區(qū)的下端的深 度，柵極絕緣膜附近的中間區(qū)（例如，圖17中參照符號24s所示的區(qū)域）的η型雜質(zhì)的濃 度分布會發(fā)生變化。本
【發(fā)明者】們發(fā)現(xiàn)了能夠通過將中間區(qū)的下端的深度控制在預定的值， 從而準確地控制柵極絕緣膜附近的中間區(qū)的η型雜質(zhì)濃度。
[0007] 本說明書所公開的第一 IGBT具有：η型的發(fā)射區(qū)；ρ型的頂部體區(qū)，其被形成在發(fā) 射區(qū)的下側；η型的中間區(qū)，其被形成在頂部體區(qū)的下側；ρ型的底部體區(qū)，其被形成在中間 區(qū)的下側；η型的漂移區(qū)，其被形成在底部體區(qū)的下側；ρ型的集電區(qū)，其與漂移區(qū)相接；多 個溝槽，其從半導體基板的上表面起，貫穿發(fā)射區(qū)、頂部體區(qū)、中間區(qū)以及底部體區(qū)并到達 漂移區(qū)；柵電極，其被形成在溝槽內(nèi)，并隔著絕緣膜而與發(fā)射區(qū)和漂移區(qū)之間的頂部體區(qū)、 中間區(qū)以及底部體區(qū)對置。存在于兩個柵電極之間的中間區(qū)的下端的深度的偏差在llOnm 以下。
[0008] 另外，存在于兩個柵電極之間的中間區(qū)的下端的深度的偏差是指，該中間區(qū)之中 的最深的部分的下端的深度與該中間區(qū)之中的最淺的部分的下端的深度之差。例如，在圖 17的示例中，差值AD1為兩個柵電極40之間的中間區(qū)24的下端的深度的偏差。圖1圖 示了存在于兩個柵電極之間的中間區(qū)的下端的深度的偏差AD1與柵極絕緣膜附近的中間 區(qū)的η型雜質(zhì)濃度C1之間的關系。另外，在圖1中，作為η型雜質(zhì)濃度C1，表示了標準化 后的值。更詳細而言，表示了相對于在深度的偏差Λ D1為0的情況（通過模擬試驗所計算 出的值），η型雜質(zhì)濃度以何種程度變低。從圖1可明顯看出，在深度的偏差AD1在llOnm 以下的情況下，η型雜質(zhì)濃度Cl以1 %左右的值而大致固定。因此，當深度的偏差ΛD1在 llOnm以下時，即使深度的偏差AD1發(fā)生變化，η型雜質(zhì)濃度C1也幾乎不發(fā)生變化。此外， 當深度的偏差Λ D1變得大于llOnm時，η型雜質(zhì)濃度C1將發(fā)生急劇變化。因此，當深度的 偏差AD1大于llOnm時，哪怕深度的偏差AD1僅發(fā)生少許變化，IGBT的特性也會發(fā)生變 化。所以，如上所述，通過將中間區(qū)的下端的深度的偏差設定在llOnm以下，從而能夠在量 產(chǎn)時抑制IGBT的特性的偏差。
[0009] 此外，本說明書提供了一種能夠對中間區(qū)的下端的深度的偏差進行抑制的IGBT 的制造方法。本說明書所公開的第一制造方法中，制造出如下的IGBT，所述IGBT具有：η 型的發(fā)射區(qū)；Ρ型的頂部體區(qū)，其被形成在發(fā)射區(qū)的下側；η型的中間區(qū)，其被形成在頂部體 區(qū)的下側；Ρ型的底部體區(qū)，其被形成在中間區(qū)的下側；η型的漂移區(qū)，其被形成在底部體 區(qū)的下側；Ρ型的集電區(qū)，其與漂移區(qū)相接；多個溝槽，其從半導體基板的上表面起，貫穿發(fā) 射區(qū)、頂部體區(qū)、中間區(qū)以及底部體區(qū)并到達漂移區(qū)；柵電極，其被形成在溝槽內(nèi)，并隔著絕 緣膜而與發(fā)射區(qū)和漂移區(qū)之間的頂部體區(qū)、中間區(qū)以及底部體區(qū)對置。該制造方法包括： 在半導體基板的上表面上形成溝槽的工序；在溝槽內(nèi)形成絕緣膜的工序；在形成絕緣膜之 后，在半導體基板上及溝槽內(nèi)形成電極層的工序；使電極層的上表面平坦化的工序；在使 電極層的上表面平坦化之后，從半導體基板的上表面?zhèn)葘ⅵ切碗s質(zhì)注入至中間區(qū)的深度的 工序。
[0010] 上述的電極層中，被形成在溝槽內(nèi)的電極層為柵電極。當形成電極層時，將在溝槽 上部的電極層的表面上形成有凹部。假設在該狀態(tài)下向半導體基板注入雜質(zhì)，則與其他區(qū) 域相比，在溝槽的周邊，雜質(zhì)的注入深度變深。因此，在該制造方法中，在形成了電極層之后 使電極層的表面平坦化。之后，從半導體基板的上表面?zhèn)葘ⅵ切碗s質(zhì)注入至中間區(qū)的深度。 由此，能夠將η型雜質(zhì)注入至半導體基板內(nèi)的大致固定的深度。因此，根據(jù)該方法，能夠將 中間區(qū)形成在大致固定的深度，從而能夠抑制中間區(qū)的下端的深度的偏差。
[0011] 在本說明書所公開的第二制造方法中，制造出如下的IGBT，所述IGBT具有：η型的 發(fā)射區(qū)；Ρ型的頂部體區(qū)，其被形成在發(fā)射區(qū)的下側；η型的中間區(qū)，其被形成在頂部體區(qū)的 下側；Ρ型的底部體區(qū)，其被形成在中間區(qū)的下側；η型的漂移區(qū)，其被形成在底部體區(qū)的下 側；Ρ型的集電區(qū)，其與漂移區(qū)相接；多個溝槽，其從半導體基板的上表面起，貫穿發(fā)射區(qū)、 頂部體區(qū)、中間區(qū)以及底部體區(qū)并到達漂移區(qū)；柵電極，其被形成在溝槽內(nèi)，并隔著絕緣膜 而與發(fā)射區(qū)和漂移區(qū)之間的頂部體區(qū)、中間區(qū)以及底部體區(qū)對置，該制造方法包括：在半導 體基板的上表面上形成溝槽的工序；在溝槽內(nèi)形成絕緣膜的工序；在形成絕緣膜之后，在 溝槽內(nèi)，以柵電極的上表面位于與溝槽的上端相比靠下側的位置處的方式形成柵電極的工 序；在柵電極上形成掩膜部件的工序，或以在柵電極上厚于其他區(qū)域的方式在半導體基板 上形成掩膜部件的工序；在形成掩膜部件之后，從半導體基板的上表面?zhèn)葘ⅵ切碗s質(zhì)注入 至中間區(qū)的深度的工序。
[0012] 當形成柵電極時，將在柵電極的上表面與半導體基板的上表面之間形成高低差 (凹部）。假設在該狀態(tài)下向半導體基板注入雜質(zhì)，則與其他區(qū)域相比，在溝槽的周圍，雜質(zhì) 的注入深度變深。因此，在該制造方法中，在形成了柵電極之后形成掩膜。之后，從半導體 基板的上表面?zhèn)葘ⅵ切碗s質(zhì)注入至中間區(qū)的深度。若在柵電極上形成掩膜，則能夠防止與 其他區(qū)域相比在溝槽的周圍雜質(zhì)的注入深度變深的情況。此外，在以在柵電極上厚于其他 區(qū)域的方式在半導體基板上形成掩膜部件的情況下，也能夠防止與其他區(qū)域相比在溝槽的 周圍雜質(zhì)的注入深度變深的情況。所以，能夠將η型雜質(zhì)注入至半導體基板內(nèi)的大致固定 的深度。所以，根據(jù)該方法，能夠將中間區(qū)形成在大致固定的深度，從而能夠抑制中間區(qū)的 下端的深度的偏差。
[0013] 此外，
【發(fā)明者】們發(fā)現(xiàn)，即使在不具有底部體區(qū)的IGBT中，存在于兩個柵電極之間 的中間區(qū)的下端的深度的偏差ΛD1也會較大地影響IGBT的特性。因此，本說明書提供第 二 IGBT。
[0014] 由本說明書所提供的第二IGBT具有：η型的發(fā)射區(qū)；ρ型的體區(qū)，其被形成在發(fā)射 區(qū)的下側；η型的中間區(qū)，其被形成在體區(qū)的下側；η型的漂移區(qū)，其被形成在中間區(qū)的下 偵牝并且η型雜質(zhì)的濃度低于中間區(qū)，且η型雜質(zhì)濃度為大致固定；ρ型的集電區(qū)，其被形成 在漂移區(qū)的下側；多個溝槽，其從半導體基板的上表面起，貫穿發(fā)射區(qū)、體區(qū)以及中間區(qū)并 到達漂移區(qū)；柵電極，其被形成在溝槽內(nèi)，并隔著絕緣膜而與發(fā)射區(qū)和中間區(qū)之間的體區(qū)對 置。存在于兩個柵電極之間的中間區(qū)的下端的深度的偏差在llOnm以下。
[0015] 另外，第二IGBT的中間區(qū)的下端的深度的偏差為，該中間區(qū)之中的最深的部分的 下端的深度與該中間區(qū)之中的最淺的部分的下端的深度之差。圖15圖示了存在于兩個柵 電極之間的中間區(qū)的下端的深度的偏差AD1與柵極絕緣膜附近的中間區(qū)內(nèi)的η型雜質(zhì)濃 度C1之間的關系。另外，在圖15中，作為η型雜質(zhì)濃度C1，表示了標準化后的值。更詳細 而言，表示了相對于在深度的偏差△ D1為0的情況下（通過模擬試驗所計算出的值），η型 雜質(zhì)濃度以何種程度變低。從圖15可明顯看出，在深度的偏差AD1在llOnm以下的情況 下，η型雜質(zhì)濃度C1以1 %左右的值而大致固定。因此，當深度的偏差ΛD1在llOnm以下 時，即使深度的偏差Λ D1發(fā)生變化，η型雜質(zhì)濃度C1也幾乎不發(fā)生變化。此外，當深度的偏 差AD1大于llOnm時，η型雜質(zhì)濃度C1將發(fā)生急劇變化。因此，當深度的偏差AD1大于 llOnm時，哪怕深度的偏差ΛD1僅稍微發(fā)生變化，IGBT的特性也會發(fā)生變化。所以，如上所 述，通過將中間區(qū)的下端的深度的偏差設定在llOnm以下，從而能夠在量產(chǎn)時抑制IGBT的 特性的偏差。
[0016] 此外，本說明書提供一種不具有底部體區(qū)的IGBT的制造方法，并且該制造方法能 夠抑制中間區(qū)的下端的深度的偏差。本說明書所公開的第三制造方法制造出如下的IGBT， 所述IGBT具有：η型的發(fā)射區(qū)；ρ型的體區(qū)，其被形成在發(fā)射區(qū)的下側；η型的中間區(qū)，其被 形成在體區(qū)的下側；η型的漂移區(qū)，其被形成在中間區(qū)的下側，并且η型雜質(zhì)濃度低于中間 區(qū)，且η型雜質(zhì)濃度為大致固定；ρ型的集電區(qū)，其被形成在漂移區(qū)的下側；多個溝槽，其從 半導體基板的上表面起，貫穿發(fā)射區(qū)、體區(qū)以及中間區(qū)并到達漂移區(qū)；柵電極，其被形成在 溝槽內(nèi)，并隔著絕緣膜而與發(fā)射區(qū)和中間區(qū)之間的體區(qū)對置。該制造方法包括：在半導體基 板的上表面上形成溝槽的工序；在溝槽內(nèi)形成絕緣膜的工序；在形成絕緣膜之后，在半導 體基板上及溝槽內(nèi)形成電極層的工序；使電極層的上表面平坦化的工序；在使電極層的上 表面平坦化之后，從半導體基板的上表面?zhèn)葘ⅵ切碗s質(zhì)注入至中間區(qū)的深度的工序。
[0017] 根據(jù)該方法，能夠將中間區(qū)形成在大致固定的深度，從而能夠抑制中間區(qū)的下端 的深度的偏差。
[0018] 此外，本說明書所公開的第四制造方法制造出如下的IGBT，所述IGBT具有：η型 的發(fā)射區(qū)；Ρ型的體區(qū)，其被形成在發(fā)射區(qū)的下側；η型的中間區(qū)，其被形成在體區(qū)的下側；η 型的漂移區(qū)，其被形成在中間區(qū)的下側，并且η型雜質(zhì)濃度低于中間區(qū)，并為大致固定；ρ型 的集電區(qū)，其被形成在漂移區(qū)的下側；多個溝槽，其從半導體基板的上表面起，貫穿發(fā)射區(qū)、 體區(qū)以及中間區(qū)并到達漂移區(qū)；柵電極，其被形成在溝槽內(nèi)，并隔著絕緣膜而與發(fā)射區(qū)和中 間區(qū)之間的體區(qū)對置。該制造方法包括：在半導體基板的上表面上形成溝槽的工序；在溝 槽內(nèi)形成絕緣膜的工序；在形成絕緣膜之后，在溝槽內(nèi)，以柵電極的上表面位于與溝槽的上 端相比靠下側的位置處的方式形成柵電極的工序；在柵電極上形成掩膜部件的工序，或以 在柵電極上厚于其他區(qū)域的方式在半導體基板上形成掩膜部件的工序；在形成掩膜部件之 后，從半導體基板的上表面?zhèn)葘ⅵ切碗s質(zhì)注入至中間區(qū)的深度的工序。
[0019] 根據(jù)該方法，能夠將中間區(qū)形成在大致固定的深度，從而能夠抑制中間區(qū)的下端 的深度的偏差。

【專利附圖】

【附圖說明】
[0020] 圖1為表示在具有底部體區(qū)的IGBT中，中間區(qū)的下端的深度的偏差AD1與柵極 絕緣膜附近的中間區(qū)的η型雜質(zhì)濃度C1之間的關系的曲線圖。
[0021] 圖2為實施方式所涉及的IGBT10的剖視圖（圖3中的ΙΙ-ΙΙ線處的剖視圖）。
[0022] 圖3為實施方式所涉及的IGBT10的半導體基板12的俯視圖。
[0023] 圖4為第一實施例的制造方法的說明圖。
[0024] 圖5為第一實施例的制造方法的說明圖。
[0025] 圖6為第一實施例的制造方法的說明圖。
[0026] 圖7為第一實施例的制造方法的說明圖。
[0027] 圖8為第一實施例的制造方法的說明圖。
[0028] 圖9為第二實施例的制造方法的說明圖。
[0029] 圖10為第二實施例的制造方法的說明圖。
[0030] 圖11為第三實施例的制造方法的說明圖。
[0031] 圖12為第四實施例的制造方法的說明圖。
[0032] 圖13為其他的實施方式所涉及的IGBT的剖視圖（圖14中的ΧΙΙΙ-ΧΙΙΙ線處的 剖視圖）。
[0033] 圖14為其他的實施方式所涉及的IGBT的半導體基板12的俯視圖。
[0034] 圖15為表示在不具有底部體區(qū)的IGBT中，中間區(qū)的下端的深度的偏差AD1與柵 極絕緣膜附近的中間區(qū)的η型雜質(zhì)濃度C1之間的關系的曲線圖。
[0035] 圖16為第二實施方式所涉及的IGBT100的剖視圖。
[0036] 圖17為現(xiàn)有的具有底部體區(qū)的IGBT的剖視圖。
[0037] 圖18為現(xiàn)有的具有底部體區(qū)的IGBT的制造方法的說明圖。
[0038] 圖19為現(xiàn)有的不具有底部體區(qū)的IGBT的剖視圖。

【具體實施方式】
[0039] 圖2所示的實施方式所涉及的IGBT10通過半導體基板12和被形成在半導體基板 12的上表面及下表面上的電極、絕緣膜等而被構成。
[0040] 在半導體基板12的上表面上形成有多個溝槽40。各溝槽40的內(nèi)表面被柵極絕緣 膜42所覆蓋。在各溝槽40的內(nèi)部形成有柵電極44。在柵電極44的上表面被蓋（cap)絕 緣膜46所覆蓋。在蓋絕緣膜46上形成有層間絕緣膜47。但是，在未圖示的位置處，柵電極 44被設定為能夠與外部相接。如圖3所示，各柵電極44以互相平行的方式而延伸。
[0041] 在半導體基板12的內(nèi)部形成有發(fā)射區(qū)20、體接觸區(qū)21、頂部體區(qū)22、浮置區(qū)24、 底部體區(qū)26、漂移區(qū)28、緩沖區(qū)30及集電區(qū)32。
[0042] 發(fā)射區(qū)20為η型區(qū)，并有選擇地被形成在露出于半導體基板12的上表面的范圍 內(nèi)。發(fā)射區(qū)20與柵極絕緣膜42相接。如圖3所示，發(fā)射區(qū)20沿著柵電極44而以平行的 方式延伸。
[0043] 體接觸區(qū)21為ρ型雜質(zhì)濃度較高的ρ型區(qū)。體接觸區(qū)21被形成于兩個發(fā)射區(qū)20 之間。體接觸區(qū)21在半導體基板12的上表面露出。
[0044] 頂部體區(qū)22為ρ型雜質(zhì)濃度低于體接觸區(qū)的ρ型區(qū)。頂部體區(qū)22被形成在發(fā)射 區(qū)20與體接觸區(qū)21的下側。并且，頂部體區(qū)22在發(fā)射區(qū)20的下側與柵極絕緣膜42相接。
[0045] 浮置區(qū)24為η型區(qū)，并被形成在頂部體區(qū)22的下側。浮置區(qū)24通過頂部體區(qū)22 而與發(fā)射區(qū)20分離。浮置區(qū)24與柵極絕緣膜42相接。另外，浮置區(qū)24的η型雜質(zhì)濃度 越高，則IGBT10的通態(tài)電壓越變低。另一方面，當使浮置區(qū)24的η型雜質(zhì)濃度上升至預定 值時，IGBT10的耐電壓特性將急劇惡化。所以，浮置區(qū)24的η型雜質(zhì)濃度在耐電壓特性不 發(fā)生惡化的范圍內(nèi)被設定為最大值。浮置區(qū)24為將頂部體區(qū)22與底部體區(qū)26分離的中 間區(qū)。
[0046] 底部體區(qū)26為ρ型區(qū)，并被形成在浮置區(qū)24的下側。底部體區(qū)26通過浮置區(qū)24 而與頂部體區(qū)22分離。底部體區(qū)26與柵極絕緣膜42相接。
[0047] 漂移區(qū)28為含有低濃度的η型雜質(zhì)的η型區(qū)。漂移區(qū)28被形成在底部體區(qū)26 的下側。漂移區(qū)28通過底部體區(qū)26而與浮置區(qū)24分離。漂移區(qū)28與位于溝槽40的下 端的柵極絕緣膜42相接。
[0048] 緩沖區(qū)30為含有濃度高于漂移區(qū)28的η型雜質(zhì)的η型區(qū)。緩沖區(qū)30被形成在 漂移區(qū)28的下側。
[0049] 集電區(qū)32為含有高濃度的ρ型雜質(zhì)的ρ型區(qū)。集電區(qū)32被形成在露出于半導體 基板12的下表面的范圍內(nèi)。集電區(qū)32通過漂移區(qū)28與緩沖區(qū)30而與底部體區(qū)26分離。
[0050] 因為如上述那樣在半導體基板12的內(nèi)部形成有各區(qū)，所以各溝槽40被配置為，貫 穿發(fā)射區(qū)20、頂部體區(qū)22、浮置區(qū)24及底部體區(qū)26,并到達漂移區(qū)28。此外，柵電極44隔 著溝槽40的側面的柵極絕緣膜42而與發(fā)射區(qū)20、頂部體區(qū)22、浮置區(qū)24以及底部體區(qū)26 對置。
[0051] 在半導體基板12的上表面上形成有發(fā)射極60。發(fā)射極60相對于發(fā)射區(qū)20與體 接觸區(qū)21而被歐姆連接。發(fā)射極60通過蓋絕緣膜46以及層間絕緣膜47而與柵電極44 絕緣。在半導體基板12的下表面上形成有集電極62。集電極62相對于集電區(qū)32而被歐 姆連接。
[0052] 接下來，對IGBT10的動作進行說明。當在向發(fā)射極60與集電極62之間施加了使 集電極62成為正電位的電壓的狀態(tài)下，向柵電極44施加柵極閾值電壓（使IGBT10導通所 需要的最小的柵極電壓）以上的電壓時，IGBT10將導通。S卩，在與柵極絕緣膜42相接的范 圍內(nèi)的頂部體區(qū)22與底部體區(qū)26中形成有溝道，從而電子從發(fā)射區(qū)20穿過溝道而向集電 區(qū)32流通。同時，空穴從集電區(qū)32流入到漂移區(qū)28中。由于空穴向漂移區(qū)28的流入，從 而在漂移區(qū)28中產(chǎn)生電導調(diào)制現(xiàn)象，由此漂移區(qū)28的電阻下降。所以，電子能夠以低損耗 在漂移區(qū)28內(nèi)流通。此外，流入到漂移區(qū)28中的空穴從漂移區(qū)28向頂部體區(qū)22流通。然 而，浮置區(qū)24成為障壁，從而抑制了空穴向頂部體區(qū)22移動的情況。因此，漂移區(qū)28內(nèi)的 空穴濃度變高，從而漂移區(qū)28的電阻進一步減小。由此，IGBT10的通態(tài)電壓減小。
[0053] 此外，通過形成有底部體區(qū)26,從而IGBT10的耐壓上升。由此，能夠得到與目標值 相符的耐壓。
[0054] 接下來，以與現(xiàn)有的IGBT的制造方法進行比較的方式對IGBT10的制造方法進行 說明。首先，作為IGBT10的制造方法，對第一實施例所涉及的制造方法進行說明。IGBT10 由具有與漂移區(qū)28大致相同的η型雜質(zhì)濃度的η型的半導體基板（硅基板）所制造。首 先，在半導體基板的上表面上，通過蝕刻而形成溝槽40。接下來，如圖4所示，通過氧化或 CVD (Chemical Vapor Deposition,化學氣相沉積）法等，在半導體基板的上表面與溝槽40 的內(nèi)表面上形成絕緣膜50。接下來，如圖5所示，通過PVD(Physical Vapor Deposition,物 理氣相沉積）法或CVD法等，在半導體基板的上表面與溝槽40的內(nèi)部形成由多晶硅構成的 電極層52。此時，由于溝槽40的形狀的影響，在溝槽40的上部的電極層52的表面上形成 有凹部54。接下來，如圖6所示，通過磨削、研磨、蝕刻，CMP等，使電極層52的上表面平坦 化。由此,使凹部54消失。接下來，從半導體基板的上表面?zhèn)认虬雽w基板注入雜質(zhì)離子。 此處,分別實施對于發(fā)射區(qū)20的η型雜質(zhì)的注入、對于體接觸區(qū)21的p型雜質(zhì)的注入、對 于頂部體區(qū)22的ρ型雜質(zhì)的注入、對于浮置區(qū)24的η型雜質(zhì)的注入以及對于底部體區(qū)26 的η型雜質(zhì)的注入。圖6的參照符號20a?26a表示雜質(zhì)被注入的位置。參照符號20a表 示在對于發(fā)射區(qū)20的η型雜質(zhì)的離子注入中η型雜質(zhì)被注入的位置，參照符號21a表示在 對于體接觸區(qū)21的ρ型雜質(zhì)的離子注入中ρ型雜質(zhì)被注入的位置，參照符號22a表示在對 于頂部體區(qū)22的ρ型雜質(zhì)以的離子注入中ρ型雜質(zhì)被注入的位置，參照符號24a表示在對 于浮置區(qū)24的η型雜質(zhì)的離子注入中η型雜質(zhì)被注入的位置，參照符號26a表示在對于底 部體區(qū)26的ρ型雜質(zhì)的離子注入中ρ型雜質(zhì)被注入的位置。如圖所示，在各離子注入中， 也向溝槽40內(nèi)的電極層52以及絕緣膜50注入雜質(zhì)。離子注入時的電極層52以及絕緣膜 50的電阻（離子前進單位距離時減速的比例）與半導體層的電阻大致相等。因此，由于如 上文所述那樣在使電極層52的上表面平坦化之后注入雜質(zhì)，從而能夠使對于溝槽40內(nèi)的 電極層52以及絕緣膜50的雜質(zhì)的注入深度與對于溝槽40的外部的半導體層的雜質(zhì)的注 入深度大致相等。接下來，通過蝕刻，對不需要的電極層52進行蝕刻。此時，如圖7所示，使 溝槽40內(nèi)存留有電極層52。存留在溝槽40內(nèi)的電極層52成為柵電極44。接下來，使用 氧化或者CVD法等而在柵電極44的上表面上形成蓋絕緣膜46。接下來，通過對半導體基板 進行熱處理，從而使被注入到半導體基板內(nèi)的雜質(zhì)擴散以及活化。由此，如圖8所示，在半 導體基板內(nèi)，形成有發(fā)射區(qū)20、體接觸區(qū)21、頂部體區(qū)22、浮置區(qū)24、以及底部體區(qū)26。因 為在離子注入時，在溝槽40內(nèi)與溝槽40外，離子注入深度大致相等，所以如圖8所示，各區(qū) 被形成在大致固定的深度。如圖8所示，在形成了各區(qū)之后，通過在半導體基板內(nèi)形成其他 必要的區(qū)，并在半導體基板的表面上形成必要的電極、絕緣膜等，從而完成圖2的IGBT10。
[0055] 接下來，對現(xiàn)有的IGBT的制造方法進行說明。在現(xiàn)有的IGBT的制造方法中，以與 第一實施例的制造方法相同的方式對半導體基板實施加工直至圖5所示的狀態(tài)。接下來， 在未使電極層52的上表面平坦化的條件下，從半導體基板的上表面?zhèn)认虬雽w基板注入 雜質(zhì)離子。圖18的參照符號20b?26b表示在該制造方法中，雜質(zhì)相對于發(fā)射區(qū)20、體接 觸區(qū)21、頂部體區(qū)22、浮置區(qū)24及底部體區(qū)26而被注入的位置。因為在電極層52的上表 面上形成有凹部54,從而與遠離溝槽40的位置相比，在溝槽40的附近，雜質(zhì)的注入深度變 深。之后，通過實施與第一實施例的制造方法相同的工序，從而制造出圖17所示的現(xiàn)有的 IGBT。因為在離子注入時，在溝槽40的附近，雜質(zhì)的注入深度變深，所以如圖17所示，發(fā)射 區(qū)20、頂部體區(qū)22、浮置區(qū)24及底部體區(qū)26只在溝槽40 (即，柵極絕緣膜42)的附近被形 成得較深。
[0056] 此外，作為現(xiàn)有的其他的制造方法，還存在一種如下的方法，S卩，在形成了發(fā)射區(qū)、 頂部體區(qū)、浮置區(qū)及底部體區(qū)的各半導體區(qū)之后，形成溝槽、柵極絕緣膜及柵電極的方法。 然而，在該制造方法中，在形成柵極絕緣膜時，會發(fā)生半導體層內(nèi)的P型雜質(zhì)以及η型雜質(zhì) 被柵極絕緣膜吸收或經(jīng)由柵極絕緣膜而進行移動的現(xiàn)象。因此，該制造方法也無法將各半 導體區(qū)形成為均勻的深度，并且無法準確地控制柵極絕緣膜的附近的雜質(zhì)濃度。
[0057] 如以上所說明的那樣，根據(jù)第一實施例的制造方法，與現(xiàn)有的制造方法相比，能夠 將發(fā)射區(qū)20、頂部體區(qū)22、浮置區(qū)24及底部體區(qū)26形成為均勻的深度。上述各區(qū)的深度會 給IGBT的特性帶來影響。特別是浮置區(qū)24的下端的深度D1 (參照圖2、圖17)的偏差會較 大程度地影響IGBT的特性（柵極閾值、通態(tài)電壓及柵電極的電容）。即，如圖17中的現(xiàn)有 的IGBT，當在柵極絕緣膜42的附近浮置區(qū)24的下端的位置變深時，柵極絕緣膜42的附近 的浮置區(qū)24s的η型雜質(zhì)濃度變低。該結果會給IGBT的特性帶來影響。圖1圖示了兩個柵 電極44之間的區(qū)域90 (參照圖2、圖17)內(nèi)的浮置區(qū)24的下端的深度D1的偏差Λ D1 (最 淺的部分與最深的部分的深度差）與溝槽40附近的浮置區(qū)24s的η型雜質(zhì)濃度C1之間的 關系。例如，在現(xiàn)有的IGBT中，深度的偏差AD1為圖17的參照符號AD1所示的部分的尺 寸。此外，在圖2的IGBT10中，因為AD1極小，所以未對AD1進行圖示。如圖1所示，在 深度的偏差AD1大于llOnm的情況下，哪怕深度的偏差AD1僅稍微發(fā)生變化，η型雜質(zhì)濃 度C1也會發(fā)生較大變化。另一方面，當深度的偏差AD1在llOnm以下時，即使深度的偏差 AD1稍微發(fā)生變化，η型雜質(zhì)濃度C1也幾乎不發(fā)生變化。根據(jù)上述的第一實施例的制造方 法，能夠將深度的偏差AD1設定在llOnm以下。如果以深度的偏差AD1在llOnm以下的 方式對IGBT進行量產(chǎn)，則能夠對所量產(chǎn)的IGBT之間的浮置區(qū)24s的η型雜質(zhì)濃度C1的偏 差進行抑制。所以，能夠量產(chǎn)特性穩(wěn)定的IGBT。即，通過深度的偏差AD1在llOnm以下的 結構，能夠在量產(chǎn)時對IGBT的特性的偏差進行抑制。
[0058] 接下來，對第二實施例的制造方法進行說明。第二實施例的制造方法也以與第一 實施例的制造方法相同的方式將半導體基板加工至圖5所示的狀態(tài)。接下來，如圖9所示， 將半導體基板上的電極層52通過蝕刻而去除，并使電極層52 (柵電極44)存留在溝槽40 內(nèi)。此時，柵電極44的上表面位于與半導體基板的上表面相比靠下側的位置處。即，在半 導體基板的上表面上形成有凹部56。接下來，利用氧化或者CVD法等而在柵電極44的上 表面上形成蓋絕緣膜46。接下來，如圖10所示，在柵電極44上（S卩，溝槽40上）形成掩 膜層92。掩膜層92通過噴墨法或光刻技術等而形成。此時，不在溝槽40外的半導體層的 上部上形成掩膜層92。接下來，從半導體基板的上表面?zhèn)认虬雽w基板注入雜質(zhì)離子。此 處，分別實施對于發(fā)射區(qū)20的η型雜質(zhì)的注入、對于體接觸區(qū)21的p型雜質(zhì)的注入、對于 頂部體區(qū)22的ρ型雜質(zhì)的注入、對于浮置區(qū)24的η型雜質(zhì)的注入以及對于底部體區(qū)26的 η型雜質(zhì)的注入。此時，通過被形成在柵電極44上的掩膜層92,從而防止了向柵電極44附 近注入的雜質(zhì)的注入深度變深的情況。由此，向柵電極44注入的雜質(zhì)的注入深度與向半導 體層注入的雜質(zhì)的注入深度成為大致相同。之后，通過實施與第一實施例大致相同的工序 而制造出圖2的IGBT10。這樣，在第二實施例的制造方法中，能夠在不受到凹部56的形狀 的影響的條件下，將向溝槽40內(nèi)注入的雜質(zhì)的注入深度與向溝槽40外的半導體層注入的 雜質(zhì)的注入深度設為相同。因此，根據(jù)第二實施例的制造方法，能夠制造出各區(qū)域被形成在 大致固定的深度的圖2的IGBT10。
[0059] 另外，在第二實施例中，在溝槽40外的半導體層的上部上未形成有掩膜層92。然 而，也可以如圖11或圖12所示那樣，在半導體基板的整個上表面上形成掩膜層92,并使柵 電極44上的掩膜層92厚于其他區(qū)域。這樣的結構也能夠與第二實施例的制造方法相同地 制造出圖1的IGBT10。另外，在圖12中，雖然掩膜層92的上表面為平坦，但柵電極44上的 掩膜層92增厚了與凹部56相對應的量。只要離子注入時的掩膜層92的電阻與半導體層 的電阻大致相同，則圖11所示的掩膜層92的上表面也可以為平坦。
[0060] 此外，雖然上述的IGBT10中，發(fā)射區(qū)20沿著溝槽40而延伸，但也可以如圖13、14 所示那樣，將上述的技術應用于發(fā)射區(qū)在與溝槽40交差的方向上延伸的IGBT中。
[0061] 此外，雖然上述的IGBT10具有底部體區(qū)26,但是在如圖16所示這種不具有底部體 區(qū)26的IGBT100中，也能夠通過抑制中間區(qū)24的下端的位置的偏差，從而使IGBT的特性 (柵極閾值、通態(tài)電壓及柵電極的電容）穩(wěn)定。另外，圖16的中間區(qū)24被配置在漂移區(qū)28 與體區(qū)22之間，并為η型雜質(zhì)濃度高于漂移區(qū)28的區(qū)域。漂移區(qū)28內(nèi)的η型雜質(zhì)濃度與 位置無關而大致為固定。即，η型雜質(zhì)以大致固定的濃度分布的區(qū)域與η型雜質(zhì)濃度高于 該固定的濃度的區(qū)域的邊界為中間區(qū)24與漂移區(qū)28的邊界。在圖16的IGBT100中，存在 于兩個柵電極44之間的中間區(qū)24的下端的深度D1的偏差在llOnm以下。
[0062] 圖16的IGBT100能夠通過從上述的第一實施例至第四實施例中的任意制造方法 中省略對于底部體區(qū)26的離子注入的制造方法來進行制造。通過該制造方法，能夠使中間 區(qū)24的下端的深度D1的偏差AD1在llOnm以下。
[0063] 圖15圖示了在具有中間區(qū)24而不具有底部體區(qū)的IGBT中，兩個柵電極44之間 的區(qū)域90(參照圖16、圖19)內(nèi)的中間區(qū)24的下端的深度D1的偏差AD1(最淺的部分與 最深的部分的深度差）與溝槽40附近的中間區(qū)24s的η型雜質(zhì)濃度C1之間的關系。例如， 在現(xiàn)有的IGBT中，深度的偏差AD1為圖19的參照符號AD1所示的部分的尺寸。此外，在 圖16的IGBT100中，因為AD1為極小，所以未對AD1進行圖示。如圖15所示，在深度的 偏差Λ D1大于110nm的情況下，哪怕深度的偏差Λ D1僅稍微發(fā)生變化，η型雜質(zhì)濃度C1也 會發(fā)生較大變化。另一方面，當深度的偏差ΛD1在llOnm以下時，即使深度的偏差ΛD1發(fā) 生些許變化，η型雜質(zhì)濃度Cl也幾乎不發(fā)生變化。
[0064] 在圖16的IGBT100中，中間區(qū)24的下端的深度D1的偏差AD1在llOnm以下。因 此，如果對該IGBT100進行量產(chǎn)，則能夠抑制所量產(chǎn)的IGBT之間的浮置區(qū)24s的η型雜質(zhì) 濃度C1的偏差。因此，能夠量產(chǎn)特性穩(wěn)定的IGBT。
[0065] 另外，本說明書所公開的離子注入方法（在形成有溝槽的區(qū)域以固定的深度對雜 質(zhì)進行注入的方法）也能夠應用于形成其他的半導體裝置（例如，MOSFET或二極管）的情 況。由此，能夠改善半導體裝置的特性。因此，該離子注入方法能夠表現(xiàn)為以下的結構1或 者結構2。
[0066](結構1) 一種開關元件的制造方法，所述開關元件具有：Ρ型或η型的區(qū)域，其 被形成在半導體基板內(nèi)；溝槽，其被形成在半導體基板的上表面上，并貫穿所述區(qū)域；柵電 極，其被形成在溝槽內(nèi)，并隔著絕緣膜而與所述區(qū)域對置，所述制造方法包括：在半導體基 板的上表面上形成溝槽的工序；在溝槽內(nèi)形成絕緣膜的工序；在形成絕緣膜之后，在半導 體基板上以及溝槽內(nèi)形成電極層的工序；使電極層的上表面平坦化的工序；在使電極層的 上表面平坦化之后，從半導體基板的上表面?zhèn)葘㈦s質(zhì)注入至所述區(qū)域的深度的工序。
[0067](結構2) -種開關元件的制造方法，所述開關元件具有：η型或ρ型的區(qū)域，其 被形成在半導體基板內(nèi)；溝槽，其被形成在半導體基板的上表面上，并貫穿所述區(qū)域；柵電 極，其被形成在溝槽內(nèi)，并隔著絕緣膜而與所述區(qū)域對置；所述制造方法包括：在半導體基 板的上表面上形成溝槽的工序；在溝槽內(nèi)形成絕緣膜的工序；在絕緣膜形成之后，在溝槽 內(nèi)，以柵電極的上表面位于與溝槽的上端相比靠下側的方式來形成柵電極的工序；在柵電 極上形成掩膜部件的工序，或者，以在柵電極上厚于其他區(qū)域的方式在半導體基板上形成 掩膜部件的工序；在形成掩膜部件之后，從半導體基板的上表面?zhèn)葘ⅵ切碗s質(zhì)注入至所述 區(qū)域的深度的工序。
[0068] 以上，雖然對實施例進行了詳細說明，但這些實施例只不過是示例，并不限定權利 要求書的范圍。在權利要求書所記載的技術中，包含對以上所例示的具體示例進行各種改 變、變更的技術。
[〇〇69] 本說明書或者附圖中所說明的技術要素通過單獨或各種組合來發(fā)揮技術上的有 用性，并不限定于申請時權利要求所述的組合。此外，在本說明書或附圖中所例示的技術同 時達成多個目的，并且達成其中一個目的本身便具有技術上的有用性。
【權利要求】
1. 一種絕緣柵雙極性晶體管，具有： η型的發(fā)射區(qū)； Ρ型的頂部體區(qū)，其被形成在發(fā)射區(qū)的下側； η型的中間區(qū)，其被形成在頂部體區(qū)的下側； Ρ型的底部體區(qū)，其被形成在中間區(qū)的下側； η型的漂移區(qū)，其被形成在底部體區(qū)的下側； Ρ型的集電區(qū)，其與漂移區(qū)相接； 多個溝槽，其從半導體基板的上表面起，貫穿發(fā)射區(qū)、頂部體區(qū)、中間區(qū)以及底部體區(qū) 并到達漂移區(qū)； 柵電極，其被形成在溝槽內(nèi)，并隔著絕緣膜而與發(fā)射區(qū)和漂移區(qū)之間的頂部體區(qū)、中間 區(qū)以及底部體區(qū)對置， 存在于兩個柵電極之間的中間區(qū)的下端的深度的偏差在llOnm以下。
2. -種絕緣柵雙極性晶體管的制造方法，所述絕緣柵雙極性晶體管具有： η型的發(fā)射區(qū)； Ρ型的頂部體區(qū)，其被形成在發(fā)射區(qū)的下側； η型的中間區(qū)，其被形成在頂部體區(qū)的下側； Ρ型的底部體區(qū)，其被形成在中間區(qū)的下側； η型的漂移區(qū)，其被形成在底部體區(qū)的下側； Ρ型的集電區(qū)，其與漂移區(qū)相接； 多個溝槽，其從半導體基板的上表面起，貫穿發(fā)射區(qū)、頂部體區(qū)、中間區(qū)以及底部體區(qū) 并到達漂移區(qū)； 柵電極，其被形成在溝槽內(nèi)，并隔著絕緣膜而與發(fā)射區(qū)和漂移區(qū)之間的頂部體區(qū)、中間 區(qū)以及底部體區(qū)對置， 所述絕緣柵雙極性晶體管的制造方法包括： 在半導體基板的上表面上形成溝槽的工序； 在溝槽內(nèi)形成絕緣膜的工序； 在形成絕緣膜之后，在半導體基板上及溝槽內(nèi)形成電極層的工序； 使電極層的上表面平坦化的工序； 在使電極層的上表面平坦化之后，從半導體基板的上表面?zhèn)葘ⅵ切碗s質(zhì)注入至中間區(qū) 的深度的工序。
3. -種絕緣柵雙極性晶體管的制造方法，所述絕緣柵雙極性晶體管具有： η型的發(fā)射區(qū)； Ρ型的頂部體區(qū)，其被形成在發(fā)射區(qū)的下側； η型的中間區(qū)，其被形成在頂部體區(qū)的下側； Ρ型的底部體區(qū)，其被形成在中間區(qū)的下側； η型的漂移區(qū)，其被形成在底部體區(qū)的下側； Ρ型的集電區(qū)，其與漂移區(qū)相接； 多個溝槽，其從半導體基板的上表面起，貫穿發(fā)射區(qū)、頂部體區(qū)、中間區(qū)以及底部體區(qū) 并到達漂移區(qū)； 柵電極，其被形成在溝槽內(nèi)，并隔著絕緣膜而與發(fā)射區(qū)和漂移區(qū)之間的頂部體區(qū)、中間 區(qū)以及底部體區(qū)對置， 所述絕緣柵雙極性晶體管的制造方法包括： 在半導體基板的上表面上形成溝槽的工序； 在溝槽內(nèi)形成絕緣膜的工序； 在形成絕緣膜之后，在溝槽內(nèi)，以柵電極的上表面位于與溝槽的上端相比靠下側的位 置處的方式形成柵電極的工序； 在柵電極上形成掩膜部件的工序，或以在柵電極上厚于其他區(qū)域的方式在半導體基板 上形成掩膜部件的工序； 在形成掩膜部件之后，從半導體基板的上表面?zhèn)葘ⅵ切碗s質(zhì)注入至中間區(qū)的深度的工 序。
4. 一種絕緣柵雙極性晶體管，具有： η型的發(fā)射區(qū)； Ρ型的體區(qū)，其被形成在發(fā)射區(qū)的下側； η型的中間區(qū)，其被形成在體區(qū)的下側； η型的漂移區(qū)，其被形成在中間區(qū)的下側，并且η型雜質(zhì)的濃度低于中間區(qū)，且η型雜質(zhì) 濃度為大致固定； Ρ型的集電區(qū)，其被形成在漂移區(qū)的下側； 多個溝槽，其從半導體基板的上表面起，貫穿發(fā)射區(qū)、體區(qū)以及中間區(qū)并到達漂移區(qū)； 柵電極，其被形成在溝槽內(nèi)，并隔著絕緣膜而與發(fā)射區(qū)和中間區(qū)之間的體區(qū)對置， 存在于兩個柵電極之間的中間區(qū)的下端的深度的偏差在llOnm以下。
5. -種絕緣柵雙極性晶體管的制造方法，所述絕緣柵雙極性晶體管具有： η型的發(fā)射區(qū)； Ρ型的體區(qū)，其被形成在發(fā)射區(qū)的下側； η型的中間區(qū)，其被形成在體區(qū)的下側； η型的漂移區(qū)，其被形成在中間區(qū)的下側，且η型雜質(zhì)濃度低于中間區(qū)； Ρ型的集電區(qū)，其被形成在漂移區(qū)的下側； 多個溝槽，其從半導體基板的上表面起，貫穿發(fā)射區(qū)、體區(qū)以及中間區(qū)并到達漂移區(qū)； 柵電極，其被形成在溝槽內(nèi)，并隔著絕緣膜而與發(fā)射區(qū)和中間區(qū)之間的體區(qū)對置， 所述絕緣柵雙極性晶體管的制造方法包括： 在半導體基板的上表面上形成溝槽的工序； 在溝槽內(nèi)形成絕緣膜的工序； 在形成絕緣膜之后，在半導體基板上及溝槽內(nèi)形成電極層的工序； 使電極層的上表面平坦化的工序； 在使電極層的上表面平坦化之后，從半導體基板的上表面?zhèn)葘ⅵ切碗s質(zhì)注入至中間區(qū) 的深度的工序。
6. -種絕緣柵雙極性晶體管的制造方法，所述絕緣柵雙極性晶體管具有： η型的發(fā)射區(qū)； Ρ型的體區(qū)，其被形成在發(fā)射區(qū)的下側； η型的中間區(qū)，其被形成在體區(qū)的下側； η型的漂移區(qū)，其被形成在中間區(qū)的下側，并且η型雜質(zhì)濃度低于中間區(qū)； Ρ型的集電區(qū)，其被形成在漂移區(qū)的下側； 多個溝槽，其從半導體基板的上表面起，貫穿發(fā)射區(qū)、體區(qū)以及中間區(qū)并到達漂移區(qū)； 柵電極，其被形成在溝槽內(nèi)，并隔著絕緣膜而與發(fā)射區(qū)和中間區(qū)之間的體區(qū)對置， 所述絕緣柵雙極性晶體管的制造方法包括： 在半導體基板的上表面上形成溝槽的工序； 在溝槽內(nèi)形成絕緣膜的工序； 在形成絕緣膜之后，在溝槽內(nèi)，以柵電極的上表面位于與溝槽的上端相比靠下側的位 置處的方式形成柵電極的工序； 在柵電極上形成掩膜部件的工序，或以在柵電極上厚于其他區(qū)域的方式在半導體基板 上形成掩膜部件的工序； 在形成掩膜部件之后，從半導體基板的上表面?zhèn)葘ⅵ切碗s質(zhì)注入至中間區(qū)的深度的工 序。
【文檔編號】H01L29/739GK104115274SQ201280069700
【公開日】2014年10月22日 申請日期:2012年2月14日 優(yōu)先權日:2012年2月14日
【發(fā)明者】加藤武寬, 大西徹 申請人:豐田自動車株式會社