專利名稱：交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有使用所謂電阻變化元件構(gòu)成的交叉點(diǎn)型存儲(chǔ)器單元的非易失性存儲(chǔ)裝置。
背景技術(shù)：
近年來(lái)，具有使用所謂電阻變化元件來(lái)構(gòu)成的存儲(chǔ)器單元的非易失性存儲(chǔ)裝置的研發(fā)得到推進(jìn)。電阻變化元件是指具有電阻值根據(jù)電信號(hào)而產(chǎn)生變化(在高電阻狀態(tài)和低電阻狀態(tài)之間轉(zhuǎn)變)的性質(zhì)，能夠根據(jù)該電阻值的變化來(lái)存儲(chǔ)信息的元件。并且，關(guān)于使用電阻變化元件的存儲(chǔ)器單元，其中之一具有所謂交叉點(diǎn)(crosspoint)構(gòu)造。在交叉點(diǎn)構(gòu)造中，在被正交地配置的位線與字線的交點(diǎn)的位置，構(gòu)成有被夾在位線和字線之間的各個(gè)存儲(chǔ)器單元。近年來(lái)，開(kāi)發(fā)了各種這種交叉點(diǎn)型的電阻變化非易失性存儲(chǔ)裝置(例如參照專利文獻(xiàn)I 4)。在專利文獻(xiàn)I中公開(kāi)了把具有雙向性的可變電阻體用作交叉點(diǎn)構(gòu)造的存儲(chǔ)器單元的非易失性存儲(chǔ)裝置。其中公開(kāi)了把降低流向非選擇存儲(chǔ)器單元的所謂漏電流作為目的，例如采用非線性電阻(varistor)作為構(gòu)成存儲(chǔ)器單元的雙向非線性元件。在專利文獻(xiàn)2中公開(kāi)了一種寫入方法，在具有存儲(chǔ)高電阻狀態(tài)和低電阻狀態(tài)、并通過(guò)施加電壓來(lái)切換高電阻狀態(tài)和低電阻狀態(tài)的電阻存儲(chǔ)元件的非易失性半導(dǎo)體存儲(chǔ)裝置中，在從低電阻狀態(tài)變化為高電阻狀態(tài)時(shí)，通過(guò)施加能夠使電阻變化的規(guī)定的恒定電壓來(lái)實(shí)現(xiàn)高電阻化，在從高電阻狀態(tài)變化為低電阻狀態(tài)時(shí)，向電阻存儲(chǔ)元件流過(guò)能夠使電阻變化的規(guī)定的恒定電流，使能夠變化為與電流值對(duì)應(yīng)的低電阻值的電阻狀態(tài)。在專利文獻(xiàn)3中公開(kāi)了通過(guò)構(gòu)成為具有半導(dǎo)體襯底和交叉點(diǎn)存儲(chǔ)器單元陣列和讀出/寫入電路，能夠擴(kuò)大集 成度，該交叉點(diǎn)存儲(chǔ)器單元陣列是將形成于所述半導(dǎo)體襯底上的存儲(chǔ)器單元排列成三維多層構(gòu)造而形成的，該存儲(chǔ)器單元是利用非易失性地存儲(chǔ)根據(jù)施加電壓的極性而確定的高電阻狀態(tài)或者低電阻狀態(tài)的可編程電阻元件、和在某個(gè)電壓范圍內(nèi)的截止(OFF)電阻值是選擇狀態(tài)的截止電阻值的10倍以上的存取元件的層疊構(gòu)造而構(gòu)成的，該讀出/寫入電路形成于所述半導(dǎo)體襯底中而且位于所述存儲(chǔ)器單元陣列之下，用于進(jìn)行所述存儲(chǔ)器單元陣列的數(shù)據(jù)讀出及寫入。但是，諸如專利文獻(xiàn)2記載的那樣的在從高電阻狀態(tài)變化為低電阻狀態(tài)時(shí)，向可編程電阻元件流過(guò)能夠使電阻變化的規(guī)定的恒定電流，使其能夠變化為與電流值對(duì)應(yīng)的低電阻值的電阻狀態(tài)的寫入方法并未公開(kāi)。在專利文獻(xiàn)4中公開(kāi)了能夠用較小的面積實(shí)現(xiàn)分層位線構(gòu)造的結(jié)構(gòu)及其布局方法，該分層位線構(gòu)造構(gòu)成為在多層構(gòu)造的三維交叉點(diǎn)型電阻變化存儲(chǔ)器單元陣列中，以減小針對(duì)非選擇存儲(chǔ)器單元的漏電流、穩(wěn)定動(dòng)作為目的，將被較短地分割的局部(local)位線通過(guò)有選擇地切換的開(kāi)關(guān)與全局(global)位線連接?，F(xiàn)有技術(shù)文獻(xiàn)專利文獻(xiàn)
專利文獻(xiàn)1:日本特開(kāi)2006 — 203098號(hào)公報(bào)(圖2、圖5)專利文獻(xiàn)2:國(guó)際公開(kāi)第2006/137111號(hào)(圖3)專利文獻(xiàn)3:日本專利第4377817號(hào)公報(bào)(圖18)專利文獻(xiàn)4:國(guó)際公開(kāi)第2009/1534號(hào)
發(fā)明概要
發(fā)明要解決的問(wèn)題但是，在上述的現(xiàn)有技術(shù)中，在形成利用以使各層的特性穩(wěn)定的方式而在各層中在與半導(dǎo)體襯底垂直的方向上按照相同的順序配置了構(gòu)成電阻存儲(chǔ)元件(電阻變化元件)的第I電極和電阻變化層和第2電極的存儲(chǔ)器單元來(lái)構(gòu)成的多層的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置的情況下，存在很難針對(duì)各層都利用統(tǒng)一的電流限制方法使存儲(chǔ)器單元達(dá)到穩(wěn)定并進(jìn)行電阻變化動(dòng)作的問(wèn)題。

發(fā)明內(nèi)容
鑒于前述問(wèn)題，本發(fā)明的目的在于，提供一種利用以使各層的特性穩(wěn)定的方式而在各層中在與半導(dǎo)體襯底垂直的方向上按照相同的順序配置了構(gòu)成電阻存儲(chǔ)元件(電阻變化元件)的第I電極和電阻變化層和第2電極的存儲(chǔ)器單元來(lái)構(gòu)成的多層的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置，該非易失性存儲(chǔ)裝置針對(duì)各層都能夠利用統(tǒng)一的電流限制方法進(jìn)行針對(duì)存儲(chǔ)器單元的低電阻狀態(tài)的穩(wěn)定的電阻值設(shè)定。用于解決問(wèn)題的手段本發(fā)明的一方式中，對(duì)于利用了電阻變化元件的非易失性存儲(chǔ)裝置，采用由具有電阻變化元件和與其串聯(lián)連接的電流控制元件的存儲(chǔ)器單元構(gòu)成的多層交叉點(diǎn)構(gòu)造，同時(shí)采用具有局部位線和全局位線的分層位線構(gòu)造，而且具有抑制因用于實(shí)現(xiàn)分層位線構(gòu)造的位線選擇開(kāi)關(guān)元件而導(dǎo)致的布局面積增加的結(jié)構(gòu)。另外，以低電阻化寫入時(shí)的穩(wěn)定的電阻值設(shè)定為目的，與奇數(shù)層和偶數(shù)層的存儲(chǔ)器單元相對(duì)應(yīng)，將一個(gè)位線選擇開(kāi)關(guān)元件作為PMOS晶體管，將另一個(gè)位線選擇開(kāi)關(guān)元件作為NMOS晶體管，從而具有雙向的電流限制功倉(cāng)泛。S卩，本發(fā)明的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置，具有:襯底；以及形成于所述襯底上并配置了多個(gè)存儲(chǔ)器單元的存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元具有電阻變化元件和雙向的電流控制元件，所述電阻變化元件通過(guò)被施加極性不同的電壓而在低電阻狀態(tài)和高電阻狀態(tài)的至少兩種狀態(tài)間可逆地變化，所述雙向的電流控制元件與所述電阻變化元件串聯(lián)連接并具有非線性的電流電壓特性，所述各個(gè)存儲(chǔ)器單元形成于多個(gè)位線與多個(gè)字線的各個(gè)交點(diǎn)位置，并且被夾在該位線和該字線之間，該多個(gè)位線形成接近所述襯底的主面的第I層和遠(yuǎn)離所述襯底的主面的第2層并沿X方向延伸，該多個(gè)字線形成于所述第I層的位線和所述第2層的位線之間并沿Y方向延伸，在將形成于所述第I層的位線和所述字線的交點(diǎn)位置的所述存儲(chǔ)器單元作為第I存儲(chǔ)器單元，將形成于所述第2層的位線和所述字線的交點(diǎn)位置的所述存儲(chǔ)器單元作為第2存儲(chǔ)器單元，將按照沿層重疊的方向即Z方向排列的所述多個(gè)位線組的每個(gè)位線組而構(gòu)成的、沿所述Y方向排列配置的至少一個(gè)XZ面中的每個(gè)XZ面作為垂直陣列面的情況下，所述至少一個(gè)垂直陣列面共同具有垂直地貫通所述至少一個(gè)垂直陣列面的所述多個(gè)字線，在所述至少一個(gè)垂直陣列面的每個(gè)垂直陣列面中，所述第I層的位線與在Z方向上相連的第I通孔連接，而且所述第2層的位線與在Z方向上相連的第2通孔連接，包含于所述存儲(chǔ)器單元中的所述電阻變化元件是在Z方向上順序地配置第I電極和電阻變化層和第2電極而構(gòu)成的，并且具有在以所述第I電極為基準(zhǔn)對(duì)所述第2電極施加規(guī)定電壓以上的電壓時(shí)變化為所述高電阻狀態(tài)、而在以所述第2電極為基準(zhǔn)對(duì)所述第I電極施加規(guī)定電壓以上的電壓時(shí)變化為所述低電阻狀態(tài)的特性，構(gòu)成所述第I存儲(chǔ)器單元的電阻變化元件和構(gòu)成所述第2存儲(chǔ)器單元的電阻變化元件，在Z方向上按照相同的順序配置所述第I電極和所述電阻變化層和所述第2電極，所述交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置還具有:全局位線，按所述至少一個(gè)垂直陣列面的每個(gè)垂直陣列面設(shè)置；第I位線選擇開(kāi)關(guān)元件，按所述至少一個(gè)垂直陣列面的每個(gè)所述垂直陣列面設(shè)置，由PMOS晶體管和NMOS晶體管中的一方構(gòu)成，源極或者漏極端子的一端與所述第I通孔連接，所述源極或者漏極端子的另一端與所述全局位線連接；以及第2位線選擇開(kāi)關(guān)元件，按所述至少一個(gè)垂直陣列面的每個(gè)所述垂直陣列面設(shè)置，由與PMOS晶體管和NMOS晶體管中的所述一方不同的另一方構(gòu)成，源極或者漏極端子的一端與所述第2通孔連接，所述源極或者漏極端子的另一端與所述全局位線連接。發(fā)明效果本發(fā)明的多層存儲(chǔ)器構(gòu)造的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置，具有以簡(jiǎn)單地層疊相同構(gòu)造的存儲(chǔ)器單元的構(gòu)造為前提的結(jié)構(gòu)(雙向電流限制功能)，因而容易制造。另外，在其寫入動(dòng)作中，在向任何層的存儲(chǔ)器單元進(jìn)行訪問(wèn)的情況下，向低電阻狀態(tài)的寫入能夠?qū)崿F(xiàn)用規(guī)定電流量進(jìn)行了電流限制的寫入，向高電阻狀態(tài)的寫入能夠用所述規(guī)定電流量以上的電流進(jìn)行驅(qū)動(dòng)，因而各個(gè)層都能夠?qū)崿F(xiàn)穩(wěn)定的寫入動(dòng)作。因此，根據(jù)本發(fā)明，能夠?qū)崿F(xiàn)能高速動(dòng)作、而且適合于大存儲(chǔ)容量的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置，在需要存儲(chǔ) 器的各種信息設(shè)備已經(jīng)普及的今天，本發(fā)明的實(shí)用價(jià)值極高。


圖1 (a)和圖1 (b)分別是單層和多層交叉點(diǎn)存儲(chǔ)器單元的立體構(gòu)造圖。圖2是過(guò)去的多層交叉點(diǎn)存儲(chǔ)器的斷面結(jié)構(gòu)圖。圖3是存儲(chǔ)器單元的斷面結(jié)構(gòu)圖。圖4是存儲(chǔ)器單元的等效電路圖。圖5是存儲(chǔ)器單元的V -1特性曲線圖。圖6是用于說(shuō)明低電阻化時(shí)的電流限制方法的等效電路圖。圖7是多層交叉點(diǎn)存儲(chǔ)器單元陣列的斷面結(jié)構(gòu)圖。圖8是交叉點(diǎn)存儲(chǔ)器單元陣列的異向?qū)盈B斷面結(jié)構(gòu)圖。圖9是交叉點(diǎn)存儲(chǔ)器單元陣列的同向?qū)盈B斷面結(jié)構(gòu)圖。圖10是存儲(chǔ)器單元的斷面結(jié)構(gòu)圖。圖11是參考例的多層交叉點(diǎn)存儲(chǔ)器的斷面結(jié)構(gòu)圖。圖12是表示參考例的存儲(chǔ)器單元陣列的結(jié)構(gòu)的電路圖。圖13是表示圖12所示的存儲(chǔ)器單元陣列及其外圍電路的電路圖。圖14是表示使用多個(gè)圖12所示的存儲(chǔ)器單元陣列的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置的主要部分的電路圖。圖15是表示參考例的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置的結(jié)構(gòu)的電路圖。圖16 (a)和圖16 (b)分別是表示參考例的源極跟隨器方式及飽和電流限制方式的連接關(guān)系圖。圖17 (a)和圖17 (b)分別是表示參考例的源極跟隨器方式及飽和電流限制方式的特性概要圖。圖18 (A)是表示參考例的源極跟隨器方式中的向第(4n + I)層的存儲(chǔ)器單元的低電阻化寫入的動(dòng)作的圖。圖18 (B)是表示參考例的源極跟隨器方式中的向第(4n + I)層的存儲(chǔ)器單元的高電阻化寫入的動(dòng)作的圖。圖18 (C)是 表示參考例的源極跟隨器方式中的向第(4n + 2)層的存儲(chǔ)器單元的低電阻化寫入的動(dòng)作的圖。圖18 (D)是表示參考例的源極跟隨器方式中的向第(4n + 2)層的存儲(chǔ)器單元的高電阻化寫入的動(dòng)作的圖。圖18 (E)是表示參考例的源極跟隨器方式中的向第(4n + 3)層的存儲(chǔ)器單元的低電阻化寫入的動(dòng)作的圖。圖18 (F)是表示參考例的源極跟隨器方式中的向第(4n + 3)層的存儲(chǔ)器單元的高電阻化寫入的動(dòng)作的圖。圖18 (G)是表示參考例的源極跟隨器方式中的向第(4n + 4)層的存儲(chǔ)器單元的低電阻化寫入的動(dòng)作的圖。圖18 (H)是表示參考例的源極跟隨器方式中的向第(4n + 4)層的存儲(chǔ)器單元的高電阻化寫入的動(dòng)作的圖。圖19 (a) 圖19 (d)分別是用于說(shuō)明基于參考例的源極跟隨器方式的向奇數(shù)層存儲(chǔ)器單元的低電阻化寫入、向奇數(shù)層存儲(chǔ)器單元的高電阻化寫入、向偶數(shù)層存儲(chǔ)器單元的低電阻化寫入、向偶數(shù)層存儲(chǔ)器單元的高電阻化寫入時(shí)的偏置的雙向電流限制電路的電路圖。圖20 (a) 圖20 (d)分別是用于說(shuō)明基于參考例的源極跟隨器方式的向奇數(shù)層存儲(chǔ)器單元的低電阻化寫入、向奇數(shù)層存儲(chǔ)器單元的高電阻化寫入、向偶數(shù)層存儲(chǔ)器單元的低電阻化寫入、向偶數(shù)層存儲(chǔ)器單元的高電阻化寫入時(shí)的偏置的雙向電流限制電路的特性圖。圖21是表示基于參考例的源極跟隨器方式的電流限制元件的柵極的設(shè)定電壓范圍的圖。圖22 (A)是說(shuō)明參考例的飽和電流限制方式中的向第(4n + I)層的存儲(chǔ)器單元的低電阻化寫入的動(dòng)作的圖。圖22 (B)是說(shuō)明參考例的飽和電流限制方式中的向第(4n + I)層的存儲(chǔ)器單元的高電阻化寫入的動(dòng)作的圖。圖22 (C)是說(shuō)明參考例的飽和電流限制方式中的向第(4n + 2)層的存儲(chǔ)器單元的低電阻化寫入的動(dòng)作的圖。圖22 (D)是說(shuō)明參考例的飽和電流限制方式中的向第(4n + 2)層的存儲(chǔ)器單元的高電阻化寫入的動(dòng)作的圖。圖22 (E)是說(shuō)明參考例的飽和電流限制方式中的向第(4η + 3)層的存儲(chǔ)器單元的低電阻化寫入的動(dòng)作的圖。圖22 (F)是說(shuō)明參考例的飽和電流限制方式中的向第(4η + 3)層的存儲(chǔ)器單元的高電阻化寫入的動(dòng)作的圖。圖22 (G)是說(shuō)明參考例的飽和電流限制方式中的向第(4η + 4)層的存儲(chǔ)器單元的低電阻化寫入的動(dòng)作的圖。圖22 (H)是說(shuō)明參考例的飽和電流限制方式中的向第(4η + 4)層的存儲(chǔ)器單元的高電阻化寫入的動(dòng)作的圖。圖23 (a) 圖23 (d)分別是用于說(shuō)明基于參考例的飽和電流限制方式的向奇數(shù)層存儲(chǔ)器單元的低電阻化寫入、向奇數(shù)層存儲(chǔ)器單元的高電阻化寫入、向偶數(shù)層存儲(chǔ)器單元的低電阻化寫入、向偶數(shù)層存儲(chǔ)器單元的高電阻化寫入時(shí)的偏置的雙向電流限制電路的電路圖。圖24 (a) 圖24 (d)分別是用于說(shuō)明基于參考例的飽和電流限制方式的向奇數(shù)層存儲(chǔ)器單元的低電阻化寫入、向奇數(shù)層存儲(chǔ)器單元的高電阻化寫入、向偶數(shù)層存儲(chǔ)器單元的低電阻化寫入、向偶數(shù)層存儲(chǔ)器單元的高電阻化寫入時(shí)的偏置的雙向電流限制電路的特性圖。圖25是表示參考例的飽和電流限制方式中的電流限制元件的柵極的設(shè)定電壓范圍的圖。圖26是針對(duì)參 考例的飽和電流限制方式的電流限制控制電路的結(jié)構(gòu)示例。圖27是參考例的展開(kāi)例I的多層交叉點(diǎn)存儲(chǔ)器的斷面結(jié)構(gòu)圖。圖28是參考例的展開(kāi)例2的多層交叉點(diǎn)存儲(chǔ)器的斷面結(jié)構(gòu)圖。圖29是參考例的展開(kāi)例2的全局位線驅(qū)動(dòng)器電路。圖30是參考例的與上拉元件的源極電壓的設(shè)定方法相關(guān)的電壓關(guān)系圖。圖31是參考例的偶數(shù)層或者奇數(shù)層位線選擇開(kāi)關(guān)元件及電流限制元件的等效電路。圖32是本發(fā)明的實(shí)施方式的2層交叉點(diǎn)存儲(chǔ)器的斷面結(jié)構(gòu)圖。圖33是本發(fā)明的實(shí)施方式的多層交叉點(diǎn)存儲(chǔ)器的斷面結(jié)構(gòu)圖。圖34是表示本發(fā)明的實(shí)施方式的存儲(chǔ)器單元陣列的結(jié)構(gòu)的電路圖。圖35是表示圖34所示的存儲(chǔ)器單元陣列及其外圍電路的電路圖。圖36是表示使用多個(gè)圖34所示的存儲(chǔ)器單元陣列的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置的主要部分的電路圖。圖37是表示本發(fā)明的實(shí)施方式的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置的結(jié)構(gòu)的電路圖。圖38A是說(shuō)明本發(fā)明的實(shí)施方式的源極跟隨器方式中的向第(4n + I)層的存儲(chǔ)器單元的低電阻化寫入的動(dòng)作的圖。圖38B是說(shuō)明本發(fā)明的實(shí)施方式的源極跟隨器方式中的向第(4n + I)層的存儲(chǔ)器單元的高電阻化寫入的動(dòng)作的圖。圖38C是說(shuō)明本發(fā)明的實(shí)施方式的源極跟隨器方式中的向第(4n + 2)層的存儲(chǔ)器單元的低電阻化寫入的動(dòng)作的圖。圖38D是說(shuō)明本發(fā)明的實(shí)施方式的源極跟隨器方式中的向第(4η + 2)層的存儲(chǔ)器單元的高電阻化寫入的動(dòng)作的圖。圖39是本發(fā)明的實(shí)施方式的變形例的2層交叉點(diǎn)存儲(chǔ)器的斷面結(jié)構(gòu)圖。圖40是本發(fā)明的實(shí)施方式的變形例的多層交叉點(diǎn)存儲(chǔ)器的斷面結(jié)構(gòu)圖。
具體實(shí)施例方式(作為本發(fā)明的基礎(chǔ)的見(jiàn)解)首先，在詳細(xì)說(shuō)明本發(fā)明之前，說(shuō)明作為本發(fā)明的基礎(chǔ)的見(jiàn)解。圖1 (a)是表示所謂單層交叉點(diǎn)存儲(chǔ)器單元陣列的立體構(gòu)造的圖。其中，圖示了存儲(chǔ)器單元51、在任意的一個(gè)方向上平行地配線的多條字線(例如第2層配線)52、在與字線52正交的一個(gè)方向上平行地配線的多條位線(例如第I層配線)53。在字線52與位線53的各個(gè)交點(diǎn)的位置構(gòu)成有被夾在位線53和字線52之間的存儲(chǔ)器單元51。圖1 (b)是表示所謂多層交叉點(diǎn)存儲(chǔ)器單元陣列的立體構(gòu)造的圖。其中，圖示了以下述的方式進(jìn)行幾層層疊而得的構(gòu)造，即:位線53配置 于第I配線層(第I層位線53a)，在其上層與位線53正交的字線52配置于第2配線層(第I層字線52a)，再在其上層與字線52正交的位線53配置于第3配線層(第2層位線53b)，再在其上層與位線53正交的字線52配置于第4配線層(第
2層字線52b)，再在其上層與字線52正交的位線53配置于第5配線層(第3層位線53c)。在字線52與位線53的各個(gè)交點(diǎn)的位置構(gòu)成有被夾在位線53和字線52之間的存儲(chǔ)器單元51。這種交叉點(diǎn)方式的存儲(chǔ)器是在配線的交點(diǎn)處形成存儲(chǔ)器單元的簡(jiǎn)單構(gòu)造，通過(guò)再在垂直方向上層疊這種構(gòu)造，能夠在不依賴于細(xì)微化的情況下縮小每單位面積的存儲(chǔ)器單元的面積，因而被公知為適合于高度集成化的構(gòu)造。下面，以本申請(qǐng)發(fā)明者們以前發(fā)明的多層交叉點(diǎn)存儲(chǔ)器為例，說(shuō)明在具體構(gòu)成多層交叉點(diǎn)存儲(chǔ)器的基礎(chǔ)上重新發(fā)現(xiàn)的課題。[交叉點(diǎn)存儲(chǔ)器單元陣列的具體構(gòu)造]說(shuō)明多層交叉點(diǎn)存儲(chǔ)器的具體的立體構(gòu)造。圖2是表示本申請(qǐng)發(fā)明者們發(fā)明的多層交叉點(diǎn)存儲(chǔ)器的一例(專利文獻(xiàn)4)的圖，是從字線方向觀察時(shí)的剖視圖。這種構(gòu)造為了減小流向非選擇存儲(chǔ)器單元的漏電流，在以比較小的單位對(duì)存儲(chǔ)器單元陣列進(jìn)行多個(gè)分割時(shí)，也能夠抑制芯片面積的增大。在圖2中圖示了存儲(chǔ)器單元51、與襯底平行而且與紙面垂直地配線的字線52、與襯底平行而且與字線52正交地配線的位線53 (分層位線構(gòu)造中的局部位線)。字線52和位線53與圖1 (b)—樣地交替層疊，在這種結(jié)構(gòu)中構(gòu)成有5層位線53 (第I層位線53a 第5層位線53e)、4層字線52 (第I層字線52a 第4層字線52d)，在各層的字線52與位線53的交叉點(diǎn)構(gòu)成有存儲(chǔ)器單元51。另外，在該圖中圖示了:偶數(shù)層位線通孔54，用于將位線53的偶數(shù)層配線(第2層位線53b、第4層位線53d)共同連接；奇數(shù)層位線通孔55，用于將位線53的奇數(shù)層配線(第I層位線53a、第3層位線53c、第5層位線53e)共同連接；全局位線56，以縱觀多層交叉點(diǎn)存儲(chǔ)器單元陣列的下層區(qū)域的方式進(jìn)行配線；偶數(shù)層位線選擇開(kāi)關(guān)元件57，與全局位線56及偶數(shù)層位線通孔54連接，按照偶數(shù)層位線選擇信號(hào)對(duì)全局位線56和偶數(shù)層位線通孔54進(jìn)行連接控制；奇數(shù)層位線選擇開(kāi)關(guān)元件58，與全局位線56及奇數(shù)層位線通孔55連接，按照奇數(shù)層位線選擇信號(hào)對(duì)全局位線56和奇數(shù)層位線通孔55進(jìn)行連接控制。下面，說(shuō)明針對(duì)圖2所示構(gòu)造的多層交叉點(diǎn)存儲(chǔ)器單元中的規(guī)定的存儲(chǔ)器單元的寫入動(dòng)作。在這種構(gòu)造中，在選擇了與奇數(shù)層位線通孔55連接的屬于第I層、第4層、第5層、第8層的存儲(chǔ)器單元(第I層存儲(chǔ)器單元51a、第4層存儲(chǔ)器單元51d、第5層存儲(chǔ)器單元51e、第8層存儲(chǔ)器單元51h)、和與偶數(shù)層位線通孔54連接的屬于第2層、第3層、第6層、第7層的存儲(chǔ)器單元(第2層存儲(chǔ)器單元51b、第3層存儲(chǔ)器單元51c、第6層存儲(chǔ)器單元51f、第7層存儲(chǔ)器單元51g)的情況下，其動(dòng)作是分開(kāi)進(jìn)行的。在圖2中，在向分別屬于歸屬于第I層、第4層、第5層、第8層的存儲(chǔ)器單元陣列的任意選擇的I比特的存儲(chǔ)器單元(第I層存儲(chǔ)器單元51a、第4層存儲(chǔ)器單元51d、第5層存儲(chǔ)器單元51e、第8層存儲(chǔ)器單元51h)進(jìn)行寫入的情況下，對(duì)與選擇存儲(chǔ)器單元相關(guān)聯(lián)的一條字線52施加規(guī)定的第I寫入電壓(例如0V)，同時(shí)向奇數(shù)層位線選擇開(kāi)關(guān)元件58提供奇數(shù)層位線選擇信號(hào)，使奇數(shù)層位線選擇開(kāi)關(guān)元件58成為導(dǎo)通(ON)狀態(tài)(而且偶數(shù)層位線選擇開(kāi)關(guān)元件57成為截止(關(guān)斷，OFF)狀態(tài))，在對(duì)全局位線56施加規(guī)定的第2寫入電壓(例如Vp)時(shí)，對(duì)通 過(guò)奇數(shù)層位線選擇開(kāi)關(guān)元件58與奇數(shù)層位線通孔55連接的位線53施加寫入電壓Vp，選擇存儲(chǔ)器單元被施加電壓Vp，從而執(zhí)行寫入。此時(shí)，對(duì)與另一個(gè)非選擇存儲(chǔ)器單元相關(guān)聯(lián)的字線52施加規(guī)定的非選擇電壓(例如Vp/2)。另一方面，在向?qū)儆诘?層、第3層、第6層、第7層的任意選擇的I比特的存儲(chǔ)器單元(第I層存儲(chǔ)器單元51a、第4層存儲(chǔ)器單元51d、第5層存儲(chǔ)器單元51e、第8層存儲(chǔ)器單元51h)進(jìn)行寫入的情況下，對(duì)與選擇存儲(chǔ)器單元相關(guān)聯(lián)的一條字線52施加規(guī)定的第I寫入電壓(例如0V)，同時(shí)向偶數(shù)層位線選擇開(kāi)關(guān)元件57提供偶數(shù)層位線選擇信號(hào)，使偶數(shù)層位線選擇開(kāi)關(guān)元件57成為導(dǎo)通狀態(tài)(而且奇數(shù)層位線選擇開(kāi)關(guān)元件58成為截止?fàn)顟B(tài))，在對(duì)全局位線56施加規(guī)定的第2寫入電壓(例如Vp)時(shí)，對(duì)通過(guò)偶數(shù)層位線選擇開(kāi)關(guān)元件57與偶數(shù)層位線通孔54連接的位線53施加寫入電壓Vp，選擇存儲(chǔ)器單元被施加電壓Vp，從而執(zhí)行寫入。此時(shí)，對(duì)與另一個(gè)非選擇存儲(chǔ)器單元相關(guān)聯(lián)的字線52施加規(guī)定的非選擇電壓(例如Vp/2)ο存儲(chǔ)器單元51的向高電阻狀態(tài)或者低電阻狀態(tài)的寫入(也稱為高電阻化或者低電阻化寫入)，是指對(duì)于存儲(chǔ)器單元51兩端的規(guī)定的施加電壓，通過(guò)使另一端相對(duì)于一端為相反極性而執(zhí)行的雙向?qū)懭?。因此，在上述的示例中，在進(jìn)行相反的數(shù)據(jù)寫入的情況下，將全局位線56設(shè)定為規(guī)定的第I寫入電壓(例如0V)，將字線52設(shè)定為規(guī)定的第2寫入電壓(例如Vp)即可。另外，向存儲(chǔ)器單元的“高電阻狀態(tài)(或者低電阻狀態(tài))的寫入”、或者“向高電阻狀態(tài)(或者低電阻狀態(tài))的寫入”，意味著使存儲(chǔ)器單元變化為高電阻狀態(tài)(或者低電阻狀態(tài))。[存儲(chǔ)器單元的構(gòu)造]圖3表示在交叉點(diǎn)存儲(chǔ)器中使用的存儲(chǔ)器單元51的斷面結(jié)構(gòu)圖。存儲(chǔ)器單元51具有電阻變化元件10和電流控制元件29被串聯(lián)連接的結(jié)構(gòu)，并構(gòu)成I比特。
電阻變化元件10的構(gòu)造如下:在用氮化鉭(TaN)構(gòu)成的下部電極14的上層層疊氧缺少型的鉭氧化物(Ta0x，0〈x〈2.5)作為第I電阻變化層(構(gòu)成電阻變化層的第I區(qū)域)13，在其上部界面照射300°C、200W、20秒的氧等離子，再形成較薄的第2電阻變化層(構(gòu)成電阻變化層的第2區(qū)域)12，在其上層層疊用鉬(Pt)構(gòu)成的上部電極11，該第2電阻變化層12用相比TaOx氧缺少度小于第I電阻變化層13的TaOy (x〈y)構(gòu)成。其中，氧缺少型是指氧的量比作為顯示出通常絕緣性的化學(xué)計(jì)量學(xué)的組成的金屬氧化物的組成少，而顯示出半導(dǎo)體的電特性的金屬氧化物的組成狀態(tài)，氧缺少度是指相對(duì)于作為化學(xué)計(jì)量學(xué)的組成的金屬氧化物的氧的組成而缺少的氧的比例。并且，作為與第2電阻變化層12相接的電極的上部電極11采用鉬(Pt)，并采用比構(gòu)成第I電阻變化層13的鉭(Ta)和構(gòu)成下部電極14的氮化鉭(TaN)的標(biāo)準(zhǔn)電極電勢(shì)高的材料,這些是特征點(diǎn)。在這種構(gòu)造中，電阻變化是在與用鉬(Pt)構(gòu)成的上部電極11相接的、用氧缺少度更小的TaOd^成的第2電阻變化層12產(chǎn)生的，在施加使上部電極11的電壓比下部電極14的電壓高出規(guī)定電壓以上的電壓的情況下，電阻變化元件10變化為高電阻狀態(tài)，相反，在施加使下部電極14的電壓比上部電極11的電壓高出規(guī)定電壓以上的電壓的情況下，電阻變化元件10變化為低電阻狀態(tài)。更具體地講，電阻變化元件10的結(jié)構(gòu)如下所述。電阻變化層(由第I電阻變化層13和第2電阻變化層12構(gòu)成的層)是這樣的層，該電阻變化層介入在下部電極14與上部電極11之間，其電阻值根據(jù)提供給下部電極14與上部電極11之間的電信號(hào)而可逆地變化。例如，電阻變化層是根據(jù)提供給下部電極14與上部電極11之間的電壓的極性、而可逆地在高電阻狀態(tài)和低電阻狀態(tài)間轉(zhuǎn)變的層。電阻變化層通過(guò)將連接下部電極14的第I電阻變化層13、和連接上部電極11的第2電阻變化層12這至少2層進(jìn)行層疊而構(gòu)成。第I電阻變化層13用氧缺少型的第I金屬氧化物構(gòu)成，第2電阻變化層12用氧缺少度小于第I金屬氧化物的第2金屬氧化物構(gòu)成。在電阻變化元件10的第2電阻變化層12中形成有微小的局部區(qū)域，該局部`區(qū)域的氧缺少度根據(jù)電脈沖的施加而可逆地變化?？梢哉J(rèn)為局部區(qū)域包括用缺氧位點(diǎn)構(gòu)成的絲狀結(jié)構(gòu)。所謂“氧缺少度”是指在金屬氧化物中相對(duì)于構(gòu)成其化學(xué)計(jì)量學(xué)的組成(在存在多種化學(xué)計(jì)量學(xué)的組成的情況下，是指其中電阻值最高的化學(xué)計(jì)量學(xué)的組成)的氧化物的氧的量而缺少的氧的比例。化學(xué)計(jì)量學(xué)的組成的金屬氧化物具有比其它組成的金屬氧化物穩(wěn)定而且高的電阻值。例如，在金屬是鉭(Ta)的情況下，基于上述定義的化學(xué)計(jì)量學(xué)的組成的氧化物是Ta2O5,能夠表述為TaO2.5。TaO2.5的氧缺少度是O1^JaO1.5的氧缺少度是氧缺少度=(2.5-1.5)/2.5 = 40%。另外，氧過(guò)剩的金屬氧化物的氧缺少度是負(fù)的值。另外，在本說(shuō)明書中，只要沒(méi)有特別說(shuō)明，即假設(shè)為包括氧缺少度是正的值、O、負(fù)的值進(jìn)行說(shuō)明。氧缺少度較小的氧化物更接近于化學(xué)計(jì)量學(xué)的組成的氧化物，因而電阻值較高，氧缺少度較大的氧化物更接近于構(gòu)成氧化物的金屬，因而電阻值較低。所謂“含氧率”是指氧原子占總原子數(shù)的比率。例如，Ta2O5的含氧率是指氧原子占總原子數(shù)的比率(0/ (Ta + 0))，即71.4atm%。因此，氧缺少型鉭氧化物的含氧率大于O且小于71.4atm%。例如，在構(gòu)成第I金屬氧化物層的金屬和構(gòu)成第2金屬氧化物層的金屬是相同種類的情況下，含氧率與氧缺少度是對(duì)應(yīng)關(guān)系。即，在第2金屬氧化物的含氧率大于第I金屬氧化物的含氧率時(shí)，第2金屬氧化物的氧缺少度小于第I金屬氧化物的氧缺少度。構(gòu)成電阻變化層的金屬也可以采用鉭以外的金屬。關(guān)于構(gòu)成電阻變化層的金屬能夠采用過(guò)渡金屬或者鋁(Al)。關(guān)于過(guò)渡金屬能夠采用鉭(Ta)、鈦(Ti)、鉿(Hf)、鋯(Zr)、鈮(Nb)、鎢(W)、鎳(Ni)等。過(guò)渡金屬能夠取多種氧化狀態(tài)，因而能夠通過(guò)氧化還原反應(yīng)實(shí)現(xiàn)不同的電阻狀態(tài)。例如，在使用鉿氧化物的情況下，在將第I金屬氧化物的組成設(shè)為HfOx時(shí)X為0.9以上1.6以下、而且將第2金屬氧化物的組成設(shè)為HfOy時(shí)y比X的值大的情況下，能夠使電阻變化層的電阻值穩(wěn)定且高速地變化。在這種情況下，第2金屬氧化物的膜厚可以設(shè)為
3 4nm。另外，在使用鋯氧化物的情況下，在將第I金屬氧化物的組成設(shè)為ZrOx時(shí)X為0.9以上1.4以下、而且將第2金屬氧化物的組成設(shè)為ZrOy時(shí)y比X的值大的情況下，能夠使電阻變化層的電阻值穩(wěn)定且高速地變化。在這種情況下，第2金屬氧化物的膜厚可以設(shè)為I 5nm。構(gòu)成第I金屬氧化物的第I金屬和構(gòu)成第2金屬氧化物的第2金屬也可以采用不同的金屬。在這種情況下，也可以是，第2金屬氧化物的氧缺少度小于第I金屬氧化物、即電阻高于第I金屬氧化物。通過(guò)形成這種結(jié)構(gòu)，在電阻變化時(shí)施加給下部電極14與上部電極11之間的電壓中更多的電壓被分配給第2金屬氧化物，使得在第2金屬氧化物中產(chǎn)生的氧化還原反應(yīng)能夠更容易發(fā)生。

另外，在構(gòu)成作為第I電阻變化層13的第I金屬氧化物的第I金屬、和構(gòu)成作為第2電阻變化層12的第2金屬氧化物的第2金屬采用彼此不同的材料的情況下，也可以使第2金屬的標(biāo)準(zhǔn)電極電勢(shì)低于第I金屬的標(biāo)準(zhǔn)電極電勢(shì)。在標(biāo)準(zhǔn)電極電勢(shì)的值越高時(shí)顯示出越不容易氧化的特性。由此，在標(biāo)準(zhǔn)電極電勢(shì)相對(duì)較低的第2金屬氧化物中容易產(chǎn)生氧化還原反應(yīng)。另外，電阻變化現(xiàn)象可以理解為在形成于電阻較高的第2金屬氧化物中的微小的局部區(qū)域中產(chǎn)生氧化還原反應(yīng)并且絲狀結(jié)構(gòu)(導(dǎo)電路徑)變化，由此其電阻值(氧缺少度)變化。例如，第I金屬氧化物采用氧缺少型的鉭氧化物(TaOx)、第2金屬氧化物采用鈦氧化物(TiO2),由此能夠?qū)崿F(xiàn)穩(wěn)定的電阻變化動(dòng)作。鈦(標(biāo)準(zhǔn)電極電勢(shì)=一 1.63eV)是標(biāo)準(zhǔn)電極電勢(shì)比鉭(標(biāo)準(zhǔn)電極電勢(shì)=一 0.6eV)低的材料。這樣，通過(guò)使第2金屬氧化物采用標(biāo)準(zhǔn)電極電勢(shì)比第I金屬氧化物低的金屬的氧化物，在第2金屬氧化物中更容易產(chǎn)生氧化還原反應(yīng)。作為其它組合，作為高電阻層的第2金屬氧化物能夠采用鋁氧化物(Al2O3X例如，也可以是，第I金屬氧化物采用氧缺少型的鉭氧化物(TaOx)，第2金屬氧化物采用鋁氧化物(Al2O3)0層疊構(gòu)造的電阻變化層中的電阻變化現(xiàn)象可以理解為，在形成于電阻都高的第2金屬氧化物中的微小的局部區(qū)域中產(chǎn)生氧化還原反應(yīng)，局部區(qū)域中的絲狀結(jié)構(gòu)(導(dǎo)電路徑)變化，由此其電阻值變化。S卩，在以下部電極14為基準(zhǔn)對(duì)連接第2金屬氧化物的上部電極11施加正的電壓時(shí)，電阻變化層中的氧離子被拉向第2金屬氧化物側(cè)。由此，在形成于第2金屬氧化物中的微小的局部區(qū)域中產(chǎn)生氧化反應(yīng)，氧缺少度減小。其結(jié)果是，可以認(rèn)為局部區(qū)域中的絲狀結(jié)構(gòu)不易連接，電阻值增大。相反，在以下部電極14為基準(zhǔn)對(duì)連接第2金屬氧化物的上部電極11施加負(fù)的電壓時(shí)，第2金屬氧化物中的氧離子被推向第I金屬氧化物側(cè)。由此，在形成于第2金屬氧化物中的微小的局部區(qū)域中產(chǎn)生還原反應(yīng)，氧缺少度增大。其結(jié)果是，可以認(rèn)為局部區(qū)域中的絲狀結(jié)構(gòu)容易連接，電阻值減小。與氧缺少度較小的第2金屬氧化物連接的上部電極11，利用例如鉬(Pt)、銥(Ir)、鈀(Pd)等標(biāo)準(zhǔn)電極電勢(shì)比構(gòu)成第2金屬氧化物的金屬和構(gòu)成下部電極14的材料高的材料構(gòu)成。另外，與氧缺少度較大的第I金屬氧化物連接的下部電極14，利用例如鎢(W)、鎳(Ni)、鉭(Ta)、鈦(Ti)、鋁(Al)、氮化鉭(TaN)、氮化鈦(TiN)等標(biāo)準(zhǔn)電極電勢(shì)比構(gòu)成第I金屬氧化物的金屬低的材料構(gòu)成。在標(biāo)準(zhǔn)電極電勢(shì)的值越高時(shí)顯示出越不容易氧化的特性。S卩，也可以是，第2電極的標(biāo)準(zhǔn)電極電勢(shì)V2、構(gòu)成第2金屬氧化物的金屬的標(biāo)準(zhǔn)電極電勢(shì)Vr2、構(gòu)成第I金屬氧化物的金屬的標(biāo)準(zhǔn)電極電勢(shì)Vrl、第I電極的標(biāo)準(zhǔn)電極電勢(shì)Vl之間滿足KV2且V1O2的關(guān)系。另外，也可以是滿足V2>Vr2且Vrl ^ Vl的關(guān)系。通過(guò)形成上述結(jié)構(gòu)，在上部電極11與第2金屬氧化物的界面附近的第2金屬氧化物中有選擇地產(chǎn)生氧化還原反應(yīng)，能夠?qū)崿F(xiàn)穩(wěn)定的電阻變化現(xiàn)象。電流控制元件29是在施加電壓的正負(fù)雙向具有非線性的電流電壓特性的二極管元件，具有用利用氮化鉭(TaN)等構(gòu)成的下部電極23和上部電極21將用氮缺少型氮化硅構(gòu)成的電流控制層22夾在中間的構(gòu)造。雙向非線性的電流電壓特性是指電流控制元件29在規(guī)定的電壓范圍內(nèi)顯示出高電阻(截止)狀態(tài)，在電壓比規(guī)定的電壓范圍高的區(qū)域以及電壓比規(guī)定的電壓范圍低的區(qū)域中顯示出低電阻(導(dǎo)通)狀態(tài)。即，在施加電壓的絕對(duì)值為規(guī)定值以下時(shí)，電流控制元件29顯示出高電阻(截止)狀態(tài)，在施加電壓的絕對(duì)值大于規(guī)定值時(shí)，電流控制元件29顯 示出低電阻(導(dǎo)通)狀態(tài)。存儲(chǔ)器單元51是利用通孔27將電阻變化元件10和電流控制元件29串聯(lián)連接的存儲(chǔ)器單元。利用通孔26將電阻變化元件10的上部電極11和上部配線70 (相當(dāng)于位線53或者字線52)連接，利用通孔28將電流控制元件29的下部電極23和下部配線71 (相當(dāng)于位線53或者字線52)連接。另外，在圖3中，電流控制元件29和電阻變化元件10的關(guān)系也可以上下顛倒。并且，存儲(chǔ)器單元51也可以是圖10 (詳細(xì)情況在后面說(shuō)明)所示的省略了通孔27的構(gòu)造。圖4是表示電阻變化元件10的構(gòu)造和對(duì)應(yīng)的連接關(guān)系的電路圖，即表示與存儲(chǔ)器單元51對(duì)應(yīng)的等效電路圖。在電阻變化元件10的等效電路圖中，為了注明位于上部電極11側(cè)的第2電阻變化層12的方向，對(duì)其方向進(jìn)行涂黑表示。[存儲(chǔ)器單元的特性]下面，使用圖5說(shuō)明存儲(chǔ)器單元51的動(dòng)作。圖5是對(duì)具有圖3所示構(gòu)造的存儲(chǔ)器單元51施加電壓時(shí)的電壓與電流的關(guān)系的實(shí)測(cè)的特性圖，在施加電壓時(shí)將使上部配線70成為比下部配線71高的電壓的極性設(shè)為正。首先，假設(shè)存儲(chǔ)器單元51是高電阻狀態(tài)。從施加電壓OV開(kāi)始逐漸對(duì)存儲(chǔ)器單元51施加使下部配線71成為比上部配線70高的電位的負(fù)極性的電壓，在約一 2.5V附近(C點(diǎn))流出電流，在超過(guò)一 3.0V附近，電阻變化元件開(kāi)始從高電阻狀態(tài)向低電阻狀態(tài)變化。在繼續(xù)施加到一 4.0V (A點(diǎn))時(shí)，與施加電壓對(duì)應(yīng)地急劇向低電阻化發(fā)展。然后，在保持低電阻狀態(tài)不變的情況下緩慢施加電壓直到成為施加電壓0V。然后，對(duì)存儲(chǔ)器單元51施加使上部配線70成為比下部配線71高的電位的正極性的電壓，在約1.5V附近(D點(diǎn))流出電流，在與達(dá)到低電阻狀態(tài)的電壓(A點(diǎn))大致呈點(diǎn)對(duì)稱的點(diǎn)即3.9V附近(B點(diǎn))，電阻變化元件開(kāi)始從低電阻狀態(tài)向高電阻狀態(tài)變化。在繼續(xù)施加到
5.1V時(shí)觀察到電流增加，然后降低施加電壓時(shí)，與提高施加電壓時(shí)相比電流減小，因而可知變化為高電阻狀態(tài)。S卩，圖5所示的實(shí)測(cè)數(shù)據(jù)表明，具有圖3所示構(gòu)造的存儲(chǔ)器單元51顯示出雙向性的電阻變化特性，即，在以上部配線70的電壓為基準(zhǔn)、下部配線71的電壓提高到規(guī)定電壓VLth以上時(shí)變化為低電阻狀態(tài)，在以下部配線71的電壓為基準(zhǔn)、上部配線70的電壓提高到規(guī)定電壓VHth以上時(shí)變化為高電阻狀態(tài)，并且低電阻狀態(tài)的施加電壓(A點(diǎn))和開(kāi)始向高電阻狀態(tài)變化的電壓(B點(diǎn))具有大致對(duì)稱的電壓、電流關(guān)系。并且，低電阻狀態(tài)的電阻值與專利文獻(xiàn)2公開(kāi)的情況相同，在該存儲(chǔ)器單元51中，在從高電阻狀態(tài)變化為低電阻狀態(tài)時(shí)，變化為與在能夠使電阻變化元件10產(chǎn)生電阻變化的規(guī)定的電壓時(shí)流過(guò)電阻變化元件10的電流值的大小相對(duì)應(yīng)的低電阻值。并且，低電阻狀態(tài)的施加電壓(A點(diǎn))和開(kāi)始向高電阻狀態(tài)變化的電壓(B點(diǎn))顯示出基本對(duì)稱的特性，因此高電阻化需要用與低電阻化相同或者在其之上的電流進(jìn)行驅(qū)動(dòng)。S卩，為了進(jìn)行穩(wěn)定的電阻變化動(dòng)作，在低電阻化時(shí)用規(guī)定的電流值進(jìn)行電流限制，由此得到規(guī)定的低電阻狀態(tài)，而在高電阻化時(shí)施加朝向與低電阻化相反的電壓，進(jìn)行比低電阻化時(shí)更多的電流驅(qū)動(dòng)，這是實(shí)現(xiàn)穩(wěn)定的電阻變化所需要的。另外，即使對(duì)存儲(chǔ)器單元51施加電壓，在低電阻化時(shí)(高電阻狀態(tài))從OV到C點(diǎn)的電壓區(qū)間、以及在高電阻化時(shí)(低電阻狀態(tài))從OV到D點(diǎn)的電壓區(qū)間，是明顯不流過(guò)電流的電壓段。C點(diǎn)及D點(diǎn)對(duì)應(yīng)于電流控制元件29的閾值電壓(下面稱為VF)和電阻變化元件10的電阻變化電壓的合計(jì)電壓。在交叉點(diǎn)陣列中，優(yōu)選對(duì)選擇單元施加該合計(jì)電壓以上的電壓，對(duì)非選擇存儲(chǔ)器單元進(jìn)行控制使動(dòng)作點(diǎn)到達(dá)該C點(diǎn)和D點(diǎn)之間，減小對(duì)非選擇存儲(chǔ)器單元的漏電流，進(jìn)行交叉點(diǎn)存儲(chǔ)器的讀出或?qū)懭氲膭?dòng)作。[以現(xiàn)有的公開(kāi)技術(shù)為基礎(chǔ)的最佳的交叉點(diǎn)構(gòu)造和課題]如上所述，以過(guò)去公知的電阻變化元件的構(gòu)造和特性、多層交叉點(diǎn)存儲(chǔ)器的構(gòu)造為基礎(chǔ)來(lái)穩(wěn)定地產(chǎn)生電阻變化，其更加優(yōu)選的構(gòu)造的一例如圖7所示。圖7除了在圖2中注明存儲(chǔ)器單元51的上下方向之外的內(nèi)容與圖2相同，圖8表示在圖7中用斷面A示出的部位的斷面構(gòu)造。構(gòu)成屬于第2層、第4層、第6層、第8層這些偶數(shù)層的存儲(chǔ)器單元(第2層存儲(chǔ)器單元51b、第4層存儲(chǔ)器單元51d、第6層存儲(chǔ)器單元51f、第8層存儲(chǔ)器單元51h)的電阻變化元件10、與構(gòu)成屬于第I層、第3層、第5層、第7層這些奇數(shù)層的存儲(chǔ)器單元(第I層存儲(chǔ)器單元51a、第3層存儲(chǔ)器單元51c、第5層存儲(chǔ)器單元51e、第7層存儲(chǔ)器單元51g)的電阻變化元件10， 在Z方向的結(jié)構(gòu)是相反的關(guān)系，各層的存儲(chǔ)器單元51的朝向按每層交替地形成電阻變化元件10的朝向，以使得奇數(shù)層存儲(chǔ)器單元陣列是使氧缺少濃度較小的第2電阻變化層12位于上側(cè)，偶數(shù)層存儲(chǔ)器單元陣列是使氧缺少濃度較小的第2電阻變化層12位于下側(cè)。這種結(jié)構(gòu)為最佳結(jié)構(gòu)的理由如下所述。如前面所述，在使電阻變化元件10或者電阻變化元件10從高電阻狀態(tài)變化為低電阻狀態(tài)的情況下，需要使與第2電阻變化層12相接的一側(cè)的電極11成為相對(duì)于另一個(gè)電極14為規(guī)定的電壓以上的負(fù)電壓。并且，此時(shí)進(jìn)行電流限制使不流過(guò)規(guī)定的電流值以上的電流，由此能夠設(shè)定規(guī)定的低電阻狀態(tài)的電阻值。并且，在從低電阻狀態(tài)變化為高電阻狀態(tài)的情況下，需要在與此相反的朝向用低電阻化時(shí)的電流限制值以上的驅(qū)動(dòng)電流進(jìn)行驅(qū)動(dòng)。例如，說(shuō)明將屬于第2層存儲(chǔ)器單元51b的存儲(chǔ)器單元和屬于第3層存儲(chǔ)器單元51c的存儲(chǔ)器單元設(shè)定為低電阻狀態(tài)的動(dòng)作。這些存儲(chǔ)器單元共用第2層位線53b，并通過(guò)偶數(shù)層位線通孔54以及偶數(shù)層位線選擇開(kāi)關(guān)元件57與全局位線56連接。并且，向全局位線56提供規(guī)定的第2寫入脈沖電壓VP，另一方面，在使屬于第2層存儲(chǔ)器單元51b的存儲(chǔ)器單元低電阻化的情況下，對(duì)與選擇的存儲(chǔ)器單元連接的規(guī)定的第I層字線52a施加規(guī)定的第I寫入脈沖電壓(例如0V)，或者在使屬于第3層存儲(chǔ)器單元51c的存儲(chǔ)器單元51c低電阻化的情況下，對(duì)與選擇的存儲(chǔ)器單元連接的規(guī)定的第2層字線52b施加規(guī)定的第I寫入脈沖電壓(例如OV )。第2層的電阻變化元件10和第3層的電阻變化元件10形成為在Z方向?yàn)橄喾吹年P(guān)系(上下對(duì)稱)的構(gòu)造，因此向?qū)儆诘?層存儲(chǔ)器單元51b的存儲(chǔ)器單元的寫入、和向?qū)儆诘?層存儲(chǔ)器單元51c的存儲(chǔ)器單元的寫入，都是僅需改變被選擇的字線的位置，全局位線能夠進(jìn)行相同的控制(極性)。圖6是用于簡(jiǎn)化說(shuō)明的圖，是選出了在圖7中被選擇的一個(gè)存儲(chǔ)器單元和奇數(shù)/偶數(shù)層位線選擇開(kāi)關(guān)元件而得的等效電路圖。在圖6中圖示了表示奇數(shù)層位線選擇開(kāi)關(guān)元件58或者偶數(shù)層位線選擇開(kāi)關(guān)元件57的NMOS晶體管578。

在用箭頭Ib表示的、電流從全局位線(GBL) 56側(cè)流向字線(WL) 52側(cè)的朝向產(chǎn)生低電阻化。此時(shí)，設(shè)定全局位線56的電壓，以便使NMOS晶體管578的源極成為位線53側(cè)，但其源極電壓至少成為與存儲(chǔ)器單元51低電阻化寫入電壓相當(dāng)?shù)碾妷阂陨系碾妷?。因此，?dāng)在該方向流過(guò)電流時(shí)，在NMOS晶體管578產(chǎn)生襯底偏置效應(yīng)，與流向相反朝向時(shí)相比，NMOS晶體管578的電流驅(qū)動(dòng)能力減小。并且，如果將NMOS晶體管578的柵極電壓設(shè)定為低電阻化寫入電壓與NMOS晶體管578的閾值電壓之和以上的規(guī)定電壓，則即使對(duì)全局位線56施加較高的電壓，也能夠作為根據(jù)柵極電壓而確定的恒定電流源進(jìn)行動(dòng)作(源極跟隨器動(dòng)作)。另一方面,在用箭頭Ia表示的、電流從字線52側(cè)流向全局位線56側(cè)的朝向產(chǎn)生高電阻化。在高電阻化時(shí)，成為NMOS晶體管578的襯底偏置效應(yīng)較小的朝向，僅需在相反朝向施加與低電阻化時(shí)相同的電壓，即可驅(qū)動(dòng)比低電阻化時(shí)更大的電流，由此能夠?qū)崿F(xiàn)穩(wěn)定的低電阻化動(dòng)作。通過(guò)形成以上所述的構(gòu)造，能夠穩(wěn)定地進(jìn)行低電阻化動(dòng)作和高電阻化動(dòng)作?？墒?，從交叉點(diǎn)存儲(chǔ)器單元陣列部的制造方法的角度考慮，圖9所示構(gòu)造的制造工藝更簡(jiǎn)單，是優(yōu)選的構(gòu)造。圖9所示的構(gòu)造的特征在于，無(wú)論在哪一層，構(gòu)成存儲(chǔ)器單元陣列層的電阻變化元件10都是第I電阻變化層13和第2電阻變化層12在Z方向按照相同的順序進(jìn)行層疊。作為電阻變化元件10的制造方法有這樣的方法，在下部電極14的上層形成氧缺少型的第I電阻變化層13，使其上部界面氧化，形成氧缺少度小于第I電阻變化層13的第2電阻變化層12。在將這種形成方法適用于多層交叉點(diǎn)存儲(chǔ)器的情況下，圖7中的奇數(shù)層存儲(chǔ)器單元(第I層存儲(chǔ)器單元51a、第3層存儲(chǔ)器單元51c、第5層存儲(chǔ)器單元51e、第7層存儲(chǔ)器單元51g，下面稱為奇數(shù)層存儲(chǔ)器單元)是同樣形成的，但是偶數(shù)層存儲(chǔ)器單元(第2層存儲(chǔ)器單元51b、第4層存儲(chǔ)器單元51d、第6層存儲(chǔ)器單元51f、第8層存儲(chǔ)器單元51h，下面稱為偶數(shù)層存儲(chǔ)器單元)，不能先形成第2電阻變化層12。并且，作為獨(dú)立地形成第2電阻變化層12的其他手段，有通過(guò)濺射來(lái)成膜形成第2電阻變化層12的方法。如果將該方法適用于圖8所示的構(gòu)造，則奇數(shù)層存儲(chǔ)器單元和偶數(shù)層存儲(chǔ)器單元都能夠形成為相同的構(gòu)造。但是，在這種情況下，認(rèn)為第I電阻變化層13與第2電阻變化層12的邊界(界面)的狀態(tài)、第2電阻變化層12與電極11或者第2電阻變化層12a與電極Ila的邊界(界面)的狀態(tài)，在奇數(shù)層存儲(chǔ)器單元和偶數(shù)層存儲(chǔ)器單元中存在微妙的差異，并且對(duì)電阻變化特性帶來(lái)差異。例如，在奇數(shù)層存儲(chǔ)器單元中，在成膜第I電阻變化層13后，濺射形成作為高電阻層的第2電阻變化層12。因此，認(rèn)為第I電阻變化層13的表面即使微量但也附著有自然氧化膜。另一方面，在偶數(shù)層存儲(chǔ)器單元中，在成膜作為高電阻層的第2電阻變化層12后形成第I電阻變化層13a，因而不會(huì)附著那樣的自然氧化膜等。其結(jié)果是，認(rèn)為在奇數(shù)層的 存儲(chǔ)器單元和偶數(shù)層的存儲(chǔ)器單元中寫入和讀出性能、成品率、乃至可靠性的實(shí)力有可能不同。因此，存儲(chǔ)器單元51優(yōu)選如圖9所示的、各層都形成于同一朝向的、無(wú)論在哪一層都能夠用相同的制造工藝條件制造的構(gòu)造。但是，在采用這種構(gòu)造的情況下產(chǎn)生如下所述的問(wèn)題。作為采用這種優(yōu)選構(gòu)造時(shí)的動(dòng)作，例如在圖9所示的構(gòu)造中考慮以下情況:將屬于第2層存儲(chǔ)器單元51b的存儲(chǔ)器單元(即偶數(shù)層存儲(chǔ)器單元)寫入為低電阻狀態(tài)的情況，和將屬于第3層存儲(chǔ)器單元51c的存儲(chǔ)器單元(奇數(shù)層存儲(chǔ)器單元)寫入為低電阻狀態(tài)的情況。在對(duì)屬于第2層存儲(chǔ)器單元51b的存儲(chǔ)器單元寫入低電阻狀態(tài)的情況下，對(duì)與屬于第3層存儲(chǔ)器單元51c的存儲(chǔ)器單元共用的第2層位線71 (53b)施加規(guī)定的第I寫入電壓(例如0V)。另一方面，在對(duì)第3層的存儲(chǔ)器單元寫入低電阻狀態(tài)的情況下，需要對(duì)共用的第2層位線71 (53b)施加規(guī)定的第2寫入電壓(例如VP>0)。利用圖6所示的等效電路對(duì)上述情況進(jìn)行分析，向?qū)儆诘?層存儲(chǔ)器單元51b的存儲(chǔ)器單元寫入低電阻狀態(tài)是在箭頭Ia的朝向進(jìn)行的，向?qū)儆诘?層存儲(chǔ)器單元51c的存儲(chǔ)器單元寫入低電阻狀態(tài)是在箭頭Ib的朝向進(jìn)行的，在各自的情況下都需要用相同的電流量進(jìn)行電流限制。在用NMOS晶體管578分別構(gòu)成偶數(shù)層位線選擇開(kāi)關(guān)元件57和奇數(shù)層位線選擇開(kāi)關(guān)元件58的情況下，如前面所述，在箭頭Ib的朝向，NMOS晶體管578通過(guò)源極跟隨器動(dòng)作來(lái)限制電流，在箭頭Ia的朝向不進(jìn)行源極跟隨器動(dòng)作，因而用其以上的電流進(jìn)行驅(qū)動(dòng)。即，判明了問(wèn)題在于雖然奇數(shù)層的存儲(chǔ)器單元能夠進(jìn)行穩(wěn)定的電阻變化動(dòng)作，但是偶數(shù)層的存儲(chǔ)器單元在這種構(gòu)造中不能進(jìn)行穩(wěn)定的電阻變化動(dòng)作。
因此，鑒于前述問(wèn)題，本發(fā)明的目的在于，提供一種利用以使各層的特性穩(wěn)定的方式而在各層中在與半導(dǎo)體襯底垂直的方向上按照相同的順序配置了構(gòu)成電阻存儲(chǔ)元件(電阻變化元件)的第I電極和電阻變化層和第2電極的存儲(chǔ)器單元來(lái)構(gòu)成的多層的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置，該非易失性存儲(chǔ)裝置針對(duì)各層都能夠利用統(tǒng)一的電流限制方法進(jìn)行針對(duì)存儲(chǔ)器單元的低電阻狀態(tài)的穩(wěn)定的電阻值設(shè)定。首先，在說(shuō)明本發(fā)明的實(shí)施方式之前，將本申請(qǐng)人已經(jīng)提交申請(qǐng)的(專利文獻(xiàn)5 (國(guó)際公開(kāi)第2011/152061號(hào)))、與利用雙向電流限制電路的結(jié)構(gòu)相關(guān)的發(fā)明的實(shí)施方式I和2，分別作為用于說(shuō)明本申請(qǐng)發(fā)明的“參考例I”和“參考例2”，使用圖10 圖31進(jìn)行說(shuō)明。這些參考例I和參考例2是達(dá)到與本發(fā)明相同的目的的一種發(fā)明，但是在采用雙向電流限制電路方面不是采用那樣的電路，而是利用簡(jiǎn)單的電路實(shí)現(xiàn)電流限制，這與本申請(qǐng)發(fā)明(后述的實(shí)施方式)不同。另外，在下面的說(shuō)明中，以施加給電阻變化元件的脈沖電壓的施加方向與電阻變化極性、即施加給電阻變化元件的脈沖電壓的施加方向與向高電阻狀態(tài)或者低電阻狀態(tài)的變化的關(guān)系是明確的這一點(diǎn)為前提。這可以通過(guò)電阻變化元件的電極材料或電阻變化層的構(gòu)造來(lái)實(shí)現(xiàn)。在國(guó)際公開(kāi)第2009/141857號(hào)(專利文獻(xiàn)6)中公開(kāi)了以下內(nèi)容，在將用標(biāo)準(zhǔn)電極電勢(shì)不同的材料的電極將過(guò)渡金屬氧化物夾在中間而構(gòu)成的電阻變化元件、和晶體管進(jìn)行連接而形成的ITlR型電阻變化存儲(chǔ)器中，以標(biāo)準(zhǔn)電極電勢(shì)較高的電極為基準(zhǔn)、向標(biāo)準(zhǔn)電極電勢(shì)較低的電極施加規(guī)定的電壓來(lái)進(jìn)行電流限制，由此能夠設(shè)定規(guī)定的低電阻狀態(tài)，另一方面，以標(biāo)準(zhǔn)電極電勢(shì)較低的電極為基準(zhǔn)、向標(biāo)準(zhǔn)電極電勢(shì)較高的電極施加規(guī)定的電壓，由此能夠控制為高電阻狀態(tài)。

在本申請(qǐng)人的在先的專利申請(qǐng)(國(guó)際公開(kāi)第2010/021134號(hào)(專利文獻(xiàn)7))中公開(kāi)了以下內(nèi)容，將過(guò)渡金屬氧化物和氧缺少度小于該過(guò)渡金屬氧化物的相同的過(guò)渡金屬氧化物進(jìn)行層疊，用電極將這些層疊構(gòu)造夾在中間而構(gòu)成電阻變化元件，在將該電阻變化元件和晶體管進(jìn)行連接而形成的ITlR型電阻變化存儲(chǔ)器中，以與氧缺少度較小的過(guò)渡金屬氧化物相接的電極為基準(zhǔn)，向與氧缺少度較大的過(guò)渡金屬氧化物相接的電極施加規(guī)定的電壓來(lái)進(jìn)行電流限制，由此能夠設(shè)定規(guī)定的低電阻狀態(tài)，另一方面，以與氧缺少度較大的過(guò)渡金屬氧化物相接的電極為基準(zhǔn)，向與氧缺少度較小的過(guò)渡金屬氧化物相接的電極施加規(guī)定的電壓，由此能夠控制為高電阻狀態(tài)。這樣，根據(jù)電極的標(biāo)準(zhǔn)電極電勢(shì)或電阻變化層的氧缺少度的大小或者它們的組合，能夠控制電阻變化極性，這些控制的基礎(chǔ)數(shù)據(jù)的詳細(xì)內(nèi)容記載于這些專利文獻(xiàn)6和7中，因而省略詳細(xì)內(nèi)容。(參考例I)[電路結(jié)構(gòu)的說(shuō)明]圖10是表示存儲(chǔ)器單元51的斷面構(gòu)造的圖，該存儲(chǔ)器單元51構(gòu)成參考例I的多層構(gòu)造的存儲(chǔ)器單元陣列的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置。存儲(chǔ)器單元51構(gòu)成為順序地層疊以下要素的構(gòu)造:用氮化鉭(TaN)構(gòu)成的第I電極23 ;用氮缺少型氮化硅構(gòu)成的電流控制層22 ;用TaN構(gòu)成的第2電極21 ;用氧缺少型鉭氧化物(TaOx)構(gòu)成的第I電阻變化層13 ;用在氧等離子氛圍中使第I電阻變化層13氧化而形成的、氧缺少度小于TaOx的TaOy (x〈y)構(gòu)成的第2電阻變化層12 ;以及用鉬(Pt)構(gòu)成的第3電極11。在存儲(chǔ)器單元51的下層配置有用鋁(Al)構(gòu)成的下部配線71，該下部配線71和存儲(chǔ)器單元51的第I電極23通過(guò)第I通孔28相連接。另一方面，在存儲(chǔ)器單元51的上層配置有用鋁(Al)構(gòu)成的上部配線70，該上部配線70和存儲(chǔ)器單元51的第3電極11通過(guò)第3通孔26相連接。并且，下部配線71和上部配線70相互正交地進(jìn)行配置。在這種構(gòu)造中，用第I電極23和電流控制層22和第2電極21構(gòu)成電流控制元件29，用第2電極21和第I電阻變化層13和第2電阻變化層12和第3電極11構(gòu)成電阻變化元件10。即，存儲(chǔ)器單元51具有:電阻變化元件10，通過(guò)被施加極性不同的電壓而在低電阻狀態(tài)和高電阻狀態(tài)這至少兩種狀態(tài)之間可逆地變化；以及與該電阻變化元件10串聯(lián)連接的電流控制元件29。其中，第2電極21兼做電流控制元件29的電極和電阻變化元件10的電極。并且，這種存儲(chǔ)器單元構(gòu)造如在現(xiàn)有技術(shù)中說(shuō)明的那樣，第2電阻變化層12與第3電極相接，電阻變化是在用氧缺少度小于第I電阻變化層13的TaOy構(gòu)成的第2電阻變化層12產(chǎn)生的，所述第3電極用具有比第I電阻變化層13的構(gòu)成材料即鉭以及相當(dāng)于電阻變化元件10的下部電極的第2電極的構(gòu)成材料即TaN的標(biāo)準(zhǔn)電極電勢(shì)都高的標(biāo)準(zhǔn)電極電勢(shì)的材料(此處是鉬(Pt))構(gòu)成。在施加使上部配線70的電壓比下部配線71的電壓高出規(guī)定電壓以上的電壓的情況下，電阻變化元件10向高電阻化方向變化，相反，在施加使下部配線71的電壓比上部配線70的電壓高出規(guī)定電壓以上的電壓的情況下，電阻變化元件10向低電阻化方向變化。即，電阻變化元件10在Z方向(后面敘述的層疊方向)上順序地配置第2電極和第3電極以及被夾在它們之間的第I電阻變化層13和第2電阻變化層12，并且在從第2電極向第3電極的方向上觀察時(shí)的構(gòu)造、與從第3電極向第2電極的方向上觀察時(shí)的構(gòu)造具有不對(duì)稱性，而且具有在以第2電極為基準(zhǔn)向第3電極施加規(guī)定電壓以上的電壓時(shí)變化為高電阻狀態(tài)、在以第3電極為基準(zhǔn)向第2電極施加規(guī)定電壓以上的電壓時(shí)變化為低電阻狀態(tài)的特性。以后，在本參考例中，下部配線71相當(dāng)于位線或者字線，與下部配線71為正交關(guān)系的上部配線70相當(dāng)于字線或者位線。將圖10所示的存儲(chǔ)器單元51進(jìn)行層疊而得的存儲(chǔ)器單元陣列的結(jié)構(gòu)，如圖9所示，存儲(chǔ)器單元51在各層都形成為相同的朝向。圖9的特征在于，無(wú)論在哪個(gè)層中，構(gòu)成存儲(chǔ)器單元陣列層的電阻變化元件10都是在Z方向上按照相同的順序來(lái)層疊第I電阻變化層13和第I電阻變化層12。圖11表示本參考例的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置的一部分(一個(gè)垂直陣列面)，表示在從字線方向觀察以與圖9相同的方式來(lái)層疊存儲(chǔ)器單元得到的多層交叉點(diǎn)存儲(chǔ)器單元陣列時(shí)的存儲(chǔ)器單元陣列的斷面構(gòu)造、和表示被配置于其下層部的電路結(jié)構(gòu)的結(jié)構(gòu)概要圖。在第I層位線53a與第I層字線52a的交點(diǎn)配置存儲(chǔ)器單元51，在第I層位線53a上沿著X方向排列η比特而形成第I層存儲(chǔ)器單元51a，其中上述第I層位線53a用鋁等配線材料構(gòu)成、并且沿與紙面平行的方向(X方向)延伸配置，第I層字線52a用鋁等配線材料構(gòu)成、并且沿與紙面垂直的方向(Y方向:未圖示) 延伸配置。并且，在第I層存儲(chǔ)器單元51a的上層(Z方向)，這次使第I層字線52a位于下側(cè)，在第I層字線52a與第2層位線53b的交點(diǎn)配置存儲(chǔ)器單元51，并且在第2層位線53b下方沿著X方向排列η比特來(lái)形成第2層存儲(chǔ)器單元51b，其中上述第2層位線53b用鋁等配線材料構(gòu)成、并且沿紙面上的X方向延伸配置。另外，Z方向是指層重疊的方向。以后同樣以共用字線或者位線的方式，在第2層位線53b與第2層字線52b的交點(diǎn)構(gòu)成第3層存儲(chǔ)器單元51c，在第2層字線52b與第3層位線53c的交點(diǎn)構(gòu)成第4層存儲(chǔ)器單元51d，在第3層位線53c與第3層字線52c的交點(diǎn)構(gòu)成第5層存儲(chǔ)器單元51e，在第3層字線52c與第4層位線53d的交點(diǎn)構(gòu)成第6層存儲(chǔ)器單元51f，在第4層位線53d與第4層字線52d的交點(diǎn)構(gòu)成第7層存儲(chǔ)器單元51g，在第4層字線52d與第5層位線53e的交點(diǎn)構(gòu)成第8層存儲(chǔ)器單元51h，如此形成將存儲(chǔ)器單元51層疊8層得到的三維存儲(chǔ)器單元陣列。這樣，各個(gè)存儲(chǔ)器單元51形成于沿X方向延伸地形成多個(gè)層的多個(gè)位線53a e、與沿y方向延伸地形成位線之間的各個(gè)層的多個(gè)字線52a d的各個(gè)交點(diǎn)位置，并且被夾在相應(yīng)的位線和相應(yīng)的字線之間。在此，將從相應(yīng)的位線觀察時(shí)形成于與上方的字線的交點(diǎn)位置的存儲(chǔ)器單元稱為奇數(shù)層(第I層、第3層、第5層、第7層)的存儲(chǔ)器單元，將從相應(yīng)的位線觀察時(shí)形成于與下方的字線的交點(diǎn)位置的存儲(chǔ)器單元稱為偶數(shù)層(第2層、第4層、第6層、第8層)的存儲(chǔ)器單元。并且，第I層位線53a、第3層位線53c、第5層位線53e通過(guò)作為第I通孔的一例的奇數(shù)層位線通孔55而共同連接，第2層位線53b、第4層位線53d通過(guò)作為第2通孔的一例的偶數(shù)層位線通孔54而共同連接。這樣，由于在Z方向上相鄰的層的存儲(chǔ)器單元組是共用位線或者字線中任意一方的構(gòu)造，因而能夠用最少的配線層數(shù)構(gòu)成多層交叉點(diǎn)存儲(chǔ)器，能夠?qū)崿F(xiàn)低成本。

本參考例的特征在于，在從第I層存儲(chǔ)器單元51a到第8層存儲(chǔ)器單元51h的任何一個(gè)層中，在存儲(chǔ)器單元51內(nèi)，電阻變化元件10都能夠相對(duì)于Z方向用相同的構(gòu)造以及制造條件形成(例如，無(wú)論在哪層都能夠在更下層側(cè)形成第2電極21，在其上形成第I電阻變化層13，在其上形成第2電阻變化層12，在其上形成第3電極11)，能夠與存儲(chǔ)器單元是奇數(shù)層還是偶數(shù)層無(wú)關(guān)地制造相同構(gòu)造的存儲(chǔ)器單元。即，構(gòu)成偶數(shù)層的存儲(chǔ)器單元的電阻變化元件10、和構(gòu)成奇數(shù)層的存儲(chǔ)器單元的電阻變化元件10在Z方向上按照相同的朝向進(jìn)行配置。偶數(shù)層位線通孔54與作為用NMOS晶體管構(gòu)成的第I位線選擇開(kāi)關(guān)元件的一例的偶數(shù)層位線選擇開(kāi)關(guān)元件57的漏極或者源極中一方連接，而奇數(shù)層位線通孔55與作為用NMOS晶體管構(gòu)成的第2位線選擇開(kāi)關(guān)元件的一例的奇數(shù)層位線選擇開(kāi)關(guān)元件58的漏極或者源極中一方連接。偶數(shù)層位線選擇開(kāi)關(guān)元件57的漏極或者源極中的另一方、以及奇數(shù)層位線選擇開(kāi)關(guān)元件58的漏極或者源極中的另一方共同地與共同接點(diǎn)(GBLI)連接。并且，偶數(shù)層位線選擇開(kāi)關(guān)元件57的柵極與偶數(shù)層位線選擇信號(hào)線連接，奇數(shù)層位線選擇開(kāi)關(guān)元件58的柵極與奇數(shù)層位線選擇信號(hào)線連接。并且，共同接點(diǎn)GBLI與用NMOS晶體管構(gòu)成的N型電流限制元件90的漏極或者源極中一方連接，共同接點(diǎn)GBLI還與用PMOS晶體管構(gòu)成的P型電流限制元件91的漏極或者源極中一方連接。N型電流限制元件90的漏極或者源極中的另一方與全局位線(GBL)連接，P型電流限制元件91的漏極或者源極中的另一方同樣與全局位線(GBL)連接。即，N型電流限制元件90和P型電流限制元件91并聯(lián)連接來(lái)構(gòu)成雙向電流限制電路920，限制在偶數(shù)層位線選擇開(kāi)關(guān)元件57及奇數(shù)層位線選擇開(kāi)關(guān)元件58與全局位線(GBL)之間流過(guò)的雙向電流中的各個(gè)電流。與節(jié)點(diǎn)CMN連接的信號(hào)線與N型電流限制元件90的柵極連接，與節(jié)點(diǎn)CMP連接的信號(hào)線與P型電流限制元件91連接。并且，P型電流限制元件91被設(shè)計(jì)為晶體管的溝道寬度為Wps，N型電流限制元件90被設(shè)計(jì)為晶體管的溝道寬度為Wns。用N型電流限制元件90和P型電流限制元件91構(gòu)成雙向電流限制元件，關(guān)于從節(jié)點(diǎn)CMP、節(jié)點(diǎn)CMN施加給各個(gè)柵極的信號(hào)的電壓值及控制方法、以及溝道寬度為Wps、Wns的設(shè)計(jì)方法，將在后面進(jìn)行詳細(xì)說(shuō)明。另外，將圖11所示的沿位線53排列的方向進(jìn)行分層而構(gòu)成的組稱為垂直陣列面。即，將按照在層重疊的方向即Z方向上排列的多個(gè)位線組的每個(gè)位線組而構(gòu)成的共同具有垂直貫通的字線、而且在Y方向上排列配置的多個(gè)XZ面分別稱為垂直陣列面。圖12表示將所述垂直陣列面按照使面匹配的方式排列4個(gè)時(shí)的結(jié)構(gòu)圖。在圖12中，將位線延伸的方向稱為X方向，將字線延伸的方向稱為Y方向，將位線或字線的層重疊的方向稱為Z方向。在圖12中，位線(BL)53沿X方向延伸地形成多個(gè)層(在圖12中是5層)，字線(WL)52沿Y方向延伸地形成位線之間的各個(gè)層(在圖12中是4層)。并且，在存儲(chǔ)器單元陣列100中，各個(gè)存儲(chǔ)器單元(MC) 51形成于位線53與字線52的交點(diǎn)位置，并且被夾在該位線53與該字線52之間。另外，為了簡(jiǎn)化圖示，省略圖示存儲(chǔ)器單元51的一部分和字線的一部分。并且，按照沿Z方向?qū)R的各層的每個(gè)位線BL組，利用在與字線WL之間形成的存儲(chǔ)器單元51分別構(gòu)成垂直陣列面O 3。在各個(gè)垂直陣列面O 3中共用字線WL。在圖12的示例中，在各個(gè)垂直陣列面O 3中，在X方向配置了 32個(gè)(在圖11中，η = 32)存儲(chǔ)器單元51，在Z方向配置了 8 個(gè)存儲(chǔ)器單元51。并且，存儲(chǔ)器單元陣列100由沿Y方向排列的4個(gè)垂直陣列面O 3構(gòu)成。但是，垂直陣列面中的存儲(chǔ)器單元的個(gè)數(shù)或沿Y方向排列的垂直陣列面的個(gè)數(shù)不限于此。并且，在各個(gè)垂直陣列面O 3中，偶數(shù)層的位線BL通過(guò)圖11中的偶數(shù)層位線通孔54而共同連接(BL_eO BL_e3)，奇數(shù)層的位線BL通過(guò)圖11中的奇數(shù)層位線通孔55而共同連接(BL_oO BL_o3)。另外，與各個(gè)垂直陣列面O 3對(duì)應(yīng)設(shè)置的全局位線GBL000 GBL003沿Y方向延伸形成。并且，在各個(gè)垂直陣列面O 3的每個(gè)垂直陣列面中，分別設(shè)有奇數(shù)層位線選擇開(kāi)關(guān)元件61 64和偶數(shù)層位線選擇開(kāi)關(guān)元件65 68。在圖12中，奇數(shù)層位線選擇開(kāi)關(guān)元件61 64和偶數(shù)層位線選擇開(kāi)關(guān)元件65 68用NMOS晶體管構(gòu)成。此外，用NMOS晶體管構(gòu)成的N型電流限制元件90、92、94、96、和用PMOS晶體管構(gòu)成的P型電流限制元件91、93、95、97的相關(guān)聯(lián)的奇數(shù)層位線選擇開(kāi)關(guān)元件61 64和偶數(shù)層位線選擇開(kāi)關(guān)元件65 68中的各個(gè)開(kāi)關(guān)元件、和相關(guān)聯(lián)的各個(gè)全局位線GBL000 GBL003，分別通過(guò)奇數(shù)層位線選擇開(kāi)關(guān)元件61 64和偶數(shù)層位線選擇開(kāi)關(guān)元件65 68中另一方的漏極或者柵極的擴(kuò)散層端子而連接。N型電流限制元件90、92、94、96的柵極端子共同與控制電壓用節(jié)點(diǎn)CMN連接，P型電流限制元件91、93、95、97的柵極端子共同與控制電壓用節(jié)點(diǎn)CMP連接。并且，節(jié)點(diǎn)CMN和節(jié)點(diǎn)CMP的電壓能夠根據(jù)想要限制的電流量而任意設(shè)定。奇數(shù)層位線選擇開(kāi)關(guān)元件61 64，經(jīng)由分別相關(guān)聯(lián)的N型電流限制元件90、92、94,96和P型電流限制元件91、93、95、97，按照奇數(shù)層位線選擇信號(hào)BLs_oO，對(duì)該垂直陣列面的相關(guān)全局位線GBL000 GBL003和在該垂直陣列面中分別共同連接的奇數(shù)層的位線BL_oO BL_o3的電連接或者不連接進(jìn)行切換控制。另一方面，偶數(shù)層位線選擇開(kāi)關(guān)元件65 68經(jīng)由分別相關(guān)聯(lián)的N型電流限制元件90、92、94、96和P型電流限制元件91、93、95、97，按照偶數(shù)層位線選擇信號(hào)BLs_eO，對(duì)該垂直陣列面的相關(guān)全局位線GBL000 GBL003和在該垂直陣列面中分別共同連接的偶數(shù)層的位線BL_eO BL_e3的電連接或者不連接進(jìn)行切換控制。在這種結(jié)構(gòu)中，無(wú)論在哪個(gè)存儲(chǔ)器單元層中，電阻變化元件10的Z方向的構(gòu)造都能夠在用相同構(gòu)造形成的存儲(chǔ)器單元51中形成各個(gè)垂直陣列面O 3。并且，在圖11中，偶數(shù)層的位線53b和53d以及奇數(shù)層的位線53a、53c和53e通過(guò)彼此獨(dú)立的通孔(偶數(shù)層位線通孔54和奇數(shù)層位線通孔55)而共同連接，另外通過(guò)雙向電流限制電路920將這些通孔和全局位線GBL與偶數(shù)層或者奇數(shù)層的切換開(kāi)關(guān)57和58連接，由此實(shí)現(xiàn)基于分層位線方式的多層交叉點(diǎn)構(gòu)造。圖13是表示圖12所示的存儲(chǔ)器單元陣列100及其外圍電路的電路圖。在圖13中，全局位線解碼器/驅(qū)動(dòng)器電路98是向各個(gè)全局位線GBL000 GBL003提供用于選擇存儲(chǔ)器單元51的信號(hào)的電路，以便有選擇地驅(qū)動(dòng)控制全局位線GBL000 GBL003。

電流限制控制電路99是控制雙向電流限制電路920的電路，是在使被選擇的存儲(chǔ)器單元低電阻化時(shí)，將 N型電流限制元件90、92、94、96和P型電流限制元件91、93、95、97中、更加能夠限制流向被選擇的存儲(chǔ)器單元的電流量的一方的電流限制元件激活的電路。SP，該電流限制控制電路99是使作為一對(duì)的N型電流限制元件90、92、94、96和P型電流限制元件91、93、95、97中的一方成為導(dǎo)通狀態(tài)、同時(shí)使另一方成為截止?fàn)顟B(tài)的控制電路，分別利用各種動(dòng)作模式(例如向高電阻狀態(tài)或者低電阻狀態(tài)的寫入或讀出模式)或要選擇的存儲(chǔ)器單元層(偶數(shù)層或者奇數(shù)層)來(lái)控制針對(duì)節(jié)點(diǎn)CMN和節(jié)點(diǎn)CMP的輸出電壓VCMN和VCMP。具體地講，電流限制控制電路99在對(duì)于選擇存儲(chǔ)器單元將電阻值從高電阻狀態(tài)變化為低電阻狀態(tài)的情況下，產(chǎn)生用于對(duì)寫入脈沖限制電流量的電壓VCMN和VCMP。在對(duì)于選擇存儲(chǔ)器單元將電阻值從低電阻狀態(tài)變化為高電阻狀態(tài)的情況下，產(chǎn)生用于不對(duì)寫入脈沖限制電流量的足夠高的電壓VCMN或者VCMP，在讀出模式的情況下，也產(chǎn)生用于不對(duì)讀出脈沖限制電流量的足夠高的電壓VCMN或者VCMP。關(guān)于針對(duì)選擇存儲(chǔ)器單元的各種電壓設(shè)定，將在后面進(jìn)行詳細(xì)說(shuō)明。輔(sub)位線選擇電路73是控制奇數(shù)層位線選擇開(kāi)關(guān)元件61 64和偶數(shù)層位線選擇開(kāi)關(guān)元件65 68的電路，根據(jù)地址信號(hào)AO Ax，輸出偶數(shù)層位線選擇信號(hào)BLs_eO和奇數(shù)層位線選擇信號(hào)BLs_oO。字線解碼器/驅(qū)動(dòng)器電路74是向各個(gè)字線WL00000 WL00331提供用于選擇存儲(chǔ)器單元51的信號(hào)的電路，以便有選擇地驅(qū)動(dòng)控制各個(gè)字線WL00000 WL00331。圖14是表示本參考例的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置的主要部分的電路圖。如圖14所示，在實(shí)際的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置中，通過(guò)配置多個(gè)圖12所示的存儲(chǔ)器單元陣列100 (相當(dāng)于各個(gè)垂直陣列面)來(lái)構(gòu)成存儲(chǔ)器單元陣列200。在圖14的示例中配置有(n + I) Χ16個(gè)存儲(chǔ)器單元陣列100。字線解碼器/驅(qū)動(dòng)器電路74有選擇地驅(qū)動(dòng)控制各個(gè)字線WL00000 WL15331。全局位線解碼器/驅(qū)動(dòng)器電路98有選擇地驅(qū)動(dòng)控制各個(gè)全局位線GBL000 GBL153。電流限制控制電路99根據(jù)動(dòng)作模式獨(dú)立地產(chǎn)生用于控制雙向電流限制電路920的電壓VCMNn和VCMPn (η為O 15)。輔位線選擇電路73根據(jù)地址信號(hào)AO Αχ，控制針對(duì)各個(gè)存儲(chǔ)器單元陣列100的偶數(shù)層位線選擇信號(hào)BLs_eO BLs_en和奇數(shù)層位線選擇信號(hào)BLs_oO BLs_on,以便使存儲(chǔ)器單元陣列200中屬于任意的選擇垂直陣列面的奇數(shù)層位線選擇開(kāi)關(guān)元件(在圖12中是奇數(shù)層位線選擇開(kāi)關(guān)元件61 64)或者偶數(shù)層位線選擇開(kāi)關(guān)元件(在圖12中是偶數(shù)層位線選擇開(kāi)關(guān)元件65 68)中任意一個(gè)開(kāi)關(guān)元件導(dǎo)通。圖15是表示本參考例的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置400的整體結(jié)構(gòu)的電路圖。在圖15中，主要部分300相當(dāng)于圖14所示的結(jié)構(gòu)。在圖15中，地址輸入電路110在高電阻化寫入周期、低電阻化寫入周期或者讀出周期的期間，將來(lái)自外部的地址信號(hào)暫時(shí)鎖存(latch)，將鎖存后的地址信號(hào)輸出給輔位線選擇電路73、全局位線解碼器/驅(qū)動(dòng)器電路98、字線解碼器/驅(qū)動(dòng)器電路74以及電流限制控制電路99?？刂齐娐?09接收多個(gè)輸入`信號(hào)(控制信號(hào))，將表示高電阻化寫入周期、低電阻化寫入周期、讀出周期以及待機(jī)時(shí)的狀態(tài)的信號(hào)，作為分別相應(yīng)的信號(hào)輸出給輔位線選擇電路73、全局位線解碼器/驅(qū)動(dòng)器電路98、字線解碼器/驅(qū)動(dòng)器電路74、電流限制控制電路99、寫入電路105、讀出電路106以及數(shù)據(jù)輸入輸出電路107。并且，控制電路109向?qū)懭朊}沖產(chǎn)生電路108輸出、用于在高電阻化寫入周期、低電阻化寫入周期以及讀出周期時(shí)分別產(chǎn)生高電阻化寫入、低電阻化寫入以及讀出脈沖的觸發(fā)信號(hào)。寫入脈沖產(chǎn)生電路108在高電阻化寫入周期、低電阻化寫入周期以及讀出周期內(nèi)的各個(gè)高電阻化寫入、低電阻化寫入或者讀出時(shí)間中，在任意期間(tp_E、tp_P、tp_R)產(chǎn)生脈沖，并向全局位線解碼器/驅(qū)動(dòng)器電路98和字線解碼器/驅(qū)動(dòng)器電路74輸出。數(shù)據(jù)輸入輸出電路107是與外部傳遞數(shù)據(jù)的塊，在進(jìn)行寫入時(shí)通過(guò)外部端子DQ將數(shù)據(jù)Din鎖存，在下一個(gè)數(shù)據(jù)到達(dá)之前的期間，向?qū)懭腚娐?05輸出寫入數(shù)據(jù)，而在進(jìn)行讀出時(shí)將來(lái)自讀出電路106的讀出數(shù)據(jù)鎖存，在下一個(gè)輸出數(shù)據(jù)到達(dá)之前的期間，將讀出數(shù)據(jù)作為輸出數(shù)據(jù)向外部端子DQ輸出。寫入電路105是向由全局位線解碼器/驅(qū)動(dòng)器電路98和字線解碼器/驅(qū)動(dòng)器電路74選擇的存儲(chǔ)器單元寫入數(shù)據(jù)的電路，接收來(lái)自數(shù)據(jù)輸入輸出電路107的數(shù)據(jù)信號(hào)，向全局位線解碼器/驅(qū)動(dòng)器電路98、字線解碼器/驅(qū)動(dòng)器電路74、電流限制控制電路99輸出
寫入信號(hào)。讀出電路106是從由全局位線解碼器/驅(qū)動(dòng)器電路98和字線解碼器/驅(qū)動(dòng)器電路74選擇的存儲(chǔ)器單元讀出數(shù)據(jù)的電路，檢測(cè)由輔位線選擇電路73和全局位線解碼器/驅(qū)動(dòng)器電路98選擇的存儲(chǔ)器單元的存儲(chǔ)數(shù)據(jù)狀態(tài)，將其結(jié)果作為數(shù)據(jù)信號(hào)輸出給數(shù)據(jù)輸入輸出電路107。另外，關(guān)于構(gòu)成各個(gè)電路的晶體管的閾值，存儲(chǔ)器單元陣列200的外圍電路即輔位線選擇電路73、全局位線解碼器/驅(qū)動(dòng)器電路98、字線解碼器/驅(qū)動(dòng)器電路74、電流限制控制電路99、寫入電路105、讀出電路106、數(shù)據(jù)輸入輸出電路107、寫入脈沖產(chǎn)生電路108、控制電路109以及地址輸入電路110，用具有正的第I閾值電壓的NMOS晶體管和具有負(fù)的第2閾值電壓的PMOS晶體管中的至少一種晶體管構(gòu)成，構(gòu)成用于構(gòu)成雙向電流限制電路920的N型電流限制元件90、92、94、96的NMOS晶體管的閾值電壓，被設(shè)定為比上述第I閾值電壓低的第3閾值電壓(例如100mV)，構(gòu)成P型電流限制元件91、93、95、97的PMOS晶體管的閾值電壓，被設(shè)定為使其絕對(duì)值比上述第2閾值電壓低的第4閾值電壓(例如一 100mV)。并且，奇數(shù)層位線選擇開(kāi)關(guān)元件和偶數(shù)層位線選擇開(kāi)關(guān)元件都用具有上述第3閾值電壓的NMOS晶體管構(gòu)成。[動(dòng)作電壓設(shè)定的說(shuō)明]下面，說(shuō)明如上所述構(gòu)成的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置400的動(dòng)作。本參考例的一個(gè)特征在于，在圖11所示的交叉點(diǎn)存儲(chǔ)器的構(gòu)造中，能夠與存儲(chǔ)器單元層無(wú)關(guān)地、始終按 照相同的順序來(lái)層疊制造構(gòu)成圖10所示的存儲(chǔ)器單元51的電阻變化元件10的各個(gè)電阻變化層及電極層。另一方面，位線和字線，按照存儲(chǔ)器單元51的配置層，存儲(chǔ)器單元51的下層側(cè)連接和上層側(cè)連接被交替地切換。存儲(chǔ)器單元51具有這樣的雙向型的寫入的特性:將與第2電阻變化層12相接的一側(cè)的電極11設(shè)為以電極21為基準(zhǔn)時(shí)比規(guī)定電壓高的電壓而變化為高電阻狀態(tài)，將電極11設(shè)為以電極21為基準(zhǔn)時(shí)比規(guī)定電壓低的電壓而變化為低電阻狀態(tài)。因此，在選擇奇數(shù)層的存儲(chǔ)器單元的情況下和選擇偶數(shù)層的存儲(chǔ)器單元的情況下，位線和字線的動(dòng)作是相反的。根據(jù)選擇的位線的層，有選擇地使奇數(shù)層位線選擇開(kāi)關(guān)元件58和偶數(shù)層位線選擇開(kāi)關(guān)元件57中的任意一方導(dǎo)通，并且在選擇了某個(gè)層的存儲(chǔ)器單元的情況下，對(duì)于向低電阻狀態(tài)的寫入，用規(guī)定的值進(jìn)行電流限制，而對(duì)于向高電阻狀態(tài)的寫入不進(jìn)行電流限制，按照與低電阻化寫入時(shí)相反的朝向，用比低電阻化寫入時(shí)大的電流進(jìn)行驅(qū)動(dòng)，由此能夠穩(wěn)定地進(jìn)行電阻變化，這是另一個(gè)特征。因此，關(guān)于被選擇的存儲(chǔ)器單元層，低電阻狀態(tài)或者高電阻狀態(tài)的寫入與全局位線和字線的電流方向的全部組合需要假定以下8種動(dòng)作:(A)將第(4n + I)層(η:自然數(shù))的存儲(chǔ)器單元Ml寫入為低電阻狀態(tài)的動(dòng)作，(B)將第(4η + I)層(η:自然數(shù))的存儲(chǔ)器單元Ml寫入為高電阻狀態(tài)的動(dòng)作，(C)將第(4η + 2)層(η:自然數(shù))的存儲(chǔ)器單元M2寫入為低電阻狀態(tài)的動(dòng)作，(D)將第(4η + 2)層(η:自然數(shù))的存儲(chǔ)器單元M2寫入為高電阻狀態(tài)的動(dòng)作，(E)將第(4η + 3)層(η:自然數(shù))的存儲(chǔ)器單元M3寫入為低電阻狀態(tài)的動(dòng)作，(F)將第(4η + 3)層(η:自然數(shù))的存儲(chǔ)器單元M3寫入為高電阻狀態(tài)的動(dòng)作，(G)將第(4η + 4)層(η:自然數(shù))的存儲(chǔ)器單元Μ4寫入為低電阻狀態(tài)的動(dòng)作，(H)將第(4η + 4)層(η:自然數(shù))的存儲(chǔ)器單元Μ4寫入為高電阻狀態(tài)的動(dòng)作。另外，存儲(chǔ)器單元Ml Μ4表示圖11所示的各層的存儲(chǔ)器單元，在存儲(chǔ)器單元Μ4的上層的存儲(chǔ)器單元的動(dòng)作除了選擇字線不同之外，其它動(dòng)作與存儲(chǔ)器單元Ml Μ4相同。
并且，雙向電流限制電路920進(jìn)行與被選擇的存儲(chǔ)器單元層對(duì)應(yīng)的電流限制動(dòng)作，但在這種情況下，即使是相同的電路結(jié)構(gòu)，也能夠根據(jù)(I)利用晶體管的源極跟隨器特性的方法(下面稱為源極跟隨器方式)、(2)利用晶體管的飽和區(qū)域特性的方法(下面稱為飽和電流限制方式)這兩種方法中的任意一種方法進(jìn)行電流限制動(dòng)作。下面，利用圖16 (a)和(b)的結(jié)構(gòu)示例以及圖17 (a)和(b)的特性圖，說(shuō)明各種方法的概況。圖16 (a)和(b)表示存儲(chǔ)器單元51與電流限制用的NMOS晶體管190的串聯(lián)連接的示例，圖16 (a)表示利用源極跟隨器方式時(shí)的連接及施加電壓的關(guān)系的一例，圖16 (b)表示利用飽和電流限制方式時(shí)的連接及施加電壓的關(guān)系的一例。無(wú)論在哪種情況下，都是為了設(shè)定低電阻狀態(tài)的電阻值而將流向存儲(chǔ)器單元51的電流量控制為規(guī)定值的方法。在圖16 (a)中，由于利用源極跟隨器方式，所以將NMOS晶體管190的漏極端子與電壓VPLR的節(jié)點(diǎn)B連接，將低電壓(例如0V)的節(jié)點(diǎn)A與存儲(chǔ)器單元51的不與NMOS晶體管190的源極連接的另一個(gè)端子連接。并且，與NMOS晶體管190的柵極端子連接的節(jié)點(diǎn)CMN被施加電壓VSO。

圖17 (a)表示這種連接時(shí)的特性動(dòng)作點(diǎn)圖。在圖17 (a)中，實(shí)線(MH)表示高電阻狀態(tài)的存儲(chǔ)器單元51的電壓/電流特性，實(shí)線(ML)表示低電阻狀態(tài)的存儲(chǔ)器單元51的電壓/電流特性，虛線(T)表示向NMOS晶體管190的柵極端子施加電壓VSO時(shí)的NMOS晶體管190的負(fù)荷特性。NMOS晶體管190根據(jù)源極跟隨器方式而進(jìn)行動(dòng)作，因而根據(jù)其柵極電壓值，特性線(T)在電壓軸上左右移動(dòng)。在存儲(chǔ)器單元51從高電阻狀態(tài)轉(zhuǎn)變?yōu)榈碗娮锠顟B(tài)的情況下，首先根據(jù)高電阻狀態(tài)的電壓/電流特性(MH)，與NMOS晶體管190的動(dòng)作點(diǎn)成為交點(diǎn)H (圖16 (a)中的節(jié)點(diǎn)M的電壓是點(diǎn)H的電壓)，然后在變化為低電阻狀態(tài)的情況下，存儲(chǔ)器單元51轉(zhuǎn)變?yōu)榈碗娮锠顟B(tài)，因而其電壓/電流特性為(ML)，與NMOS晶體管190的動(dòng)作點(diǎn)轉(zhuǎn)變?yōu)榻稽c(diǎn)L(節(jié)點(diǎn)M的電壓是點(diǎn)L的電壓VLR)。存儲(chǔ)器單元51的低電阻狀態(tài)的電阻值根據(jù)在施加給存儲(chǔ)器單元51的電壓達(dá)到VLR時(shí)的電流ILR而確定。例如，如果提高NMOS晶體管190的柵極電壓VS0，則晶體管特性(T)向高電壓側(cè)移動(dòng)，因而動(dòng)作點(diǎn)L向高電流側(cè)遷移，被設(shè)定為更低的電阻值，而如果降低柵極電壓VS0，則晶體管特性(T)向低電壓側(cè)移動(dòng)，因而動(dòng)作點(diǎn)L向低電流側(cè)遷移，被設(shè)定為更高的電阻值。在圖16 (b)中，由于利用飽和電流限制方式，所以將NMOS晶體管190的源極端子與低電壓(例如0V)的節(jié)點(diǎn)A連接，將高電壓VPLR的節(jié)點(diǎn)B與存儲(chǔ)器單元51的不與NMOS晶體管190的漏極連接的另一個(gè)端子連接。并且，與NMOS晶體管190的柵極端子連接的節(jié)點(diǎn)CMN被施加電壓VHO。圖17 (b)表示這種連接時(shí)的特性動(dòng)作點(diǎn)圖。在圖17 (b)中，實(shí)線(MH)表示高電阻狀態(tài)的存儲(chǔ)器單元51的特性，實(shí)線(ML)表示低電阻狀態(tài)的存儲(chǔ)器單元51的特性，虛線(T)表示向柵極端子施加電壓VHO時(shí)的NMOS晶體管190的特性。NMOS晶體管190根據(jù)飽和特性而進(jìn)行動(dòng)作，因而根據(jù)其柵極電壓值，特性線(T)的飽和區(qū)域特性線在電壓軸上上下移動(dòng)。在存儲(chǔ)器單元51從高電阻狀態(tài)轉(zhuǎn)變?yōu)榈碗娮锠顟B(tài)的情況下，首先根據(jù)高電阻狀態(tài)的電壓/電流特性(MH)，與NMOS晶體管190的動(dòng)作點(diǎn)成為交點(diǎn)H(節(jié)點(diǎn)M的電壓是從VPLR減去點(diǎn)H的電壓而得的值)，然后在變化為低電阻狀態(tài)的情況下，存儲(chǔ)器單元51轉(zhuǎn)變?yōu)榈碗娮锠顟B(tài)，因而其電壓/電流特性為(ML)，與NMOS晶體管190的動(dòng)作點(diǎn)轉(zhuǎn)變?yōu)轱柡蛥^(qū)域的交點(diǎn)L (節(jié)點(diǎn)M的電壓是VPLR - VLR)。存儲(chǔ)器單元51的低電阻狀態(tài)的電阻值根據(jù)在施加給存儲(chǔ)器單元51的電壓達(dá)到VLR時(shí)的電流ILR而確定。例如，如果提高NMOS晶體管190的柵極電壓VH0，則晶體管特性(T)的飽和區(qū)域特性線向高電流側(cè)移動(dòng)，因而動(dòng)作點(diǎn)L向高電流側(cè)遷移，被設(shè)定為更低的電阻值，而如果降低柵極電壓VH0，則晶體管特性(T)的飽和區(qū)域特性線向低電流側(cè)移動(dòng)，因而動(dòng)作點(diǎn)L向低電流側(cè)遷移，被設(shè)定為更高的電阻值。如上所述，存儲(chǔ)器單元51的低電阻狀態(tài)的電阻值能夠利用兩種電流限制方式進(jìn)行控制。依次說(shuō)明將上述的兩種電流限制方式應(yīng)用于圖11所示的多層交叉點(diǎn)存儲(chǔ)器的構(gòu)造時(shí)的詳細(xì)動(dòng)作。在向本參考例的多層構(gòu)造的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置的寫入動(dòng)作中，說(shuō)明下述情況時(shí)的動(dòng)作，即:在根據(jù)寫入對(duì)象的存儲(chǔ)器單元層向?qū)儆谠摯鎯?chǔ)器單元層的選擇存儲(chǔ)器單元進(jìn)行低電阻化寫入時(shí)，僅將N型電流限制元件90或者P型電流限制元件91中產(chǎn)生更大的襯底偏置效應(yīng)的一方的電流限制元件激活來(lái)進(jìn)行低電阻化寫入，并且作為低電阻化寫入時(shí)的電流限制而采用源極跟隨器方式。另外，關(guān)于飽和電流限制方式的詳細(xì)情況將在參考例2中詳細(xì)說(shuō)明。下面的表I示出了在源極跟隨器方式中，與各層的存儲(chǔ)器單元Ml M4各自的動(dòng)作對(duì)應(yīng)的、圖11所示的基本結(jié)構(gòu)概要圖的主要信號(hào)的設(shè)定電壓。另外，表中的(ON:SF)表示“電流限制元件為ON狀態(tài)，而且是源極跟隨器電流限制發(fā)揮作用的狀態(tài)”。另外，(ON)和(OFF)表示各個(gè)位 線選擇開(kāi)關(guān)元件和電流限制元件為“導(dǎo)通狀態(tài)”和“截止?fàn)顟B(tài)”。表I
權(quán)利要求
1.一種交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 該交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置具有: 襯底；以及 形成于所述襯底上并配置了多個(gè)存儲(chǔ)器單元的存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元具有電阻變化元件和雙向的電流控制元件，所述電阻變化元件通過(guò)被施加極性不同的電壓而在低電阻狀態(tài)和高電阻狀態(tài)的至少兩種狀態(tài)間可逆地變化，所述雙向的電流控制元件與所述電阻變化元件串聯(lián)連接并具有非線性的電流電壓特性， 所述各個(gè)存儲(chǔ)器單元形成于多個(gè)位線與多個(gè)字線的各個(gè)交點(diǎn)位置，并且被夾在該位線和該字線之間，該多個(gè)位線形成接近所述襯底的主面的第I層和遠(yuǎn)離所述襯底的主面的第2層并沿X方向延伸，該多個(gè)字線形成于所述第I層的位線和所述第2層的位線之間并沿Y方向延伸， 在將形成于所述第I層的位線和所述字線的交點(diǎn)位置的所述存儲(chǔ)器單元作為第I存儲(chǔ)器單元，將形成于所述第2層的位線和所述字線的交點(diǎn)位置的所述存儲(chǔ)器單元作為第2存儲(chǔ)器單元，將按照沿層重疊的方向即Z方向排列的所述多個(gè)位線組的每個(gè)位線組而構(gòu)成的、沿所述Y方向排列配置的至少一個(gè)XZ面中的每個(gè)XZ面作為垂直陣列面的情況下，所述至少一個(gè)垂直陣列面共同具有垂直地貫通所述至少一個(gè)垂直陣列面的所述多個(gè)字線， 在所述至少一個(gè)垂直陣列面的每個(gè)垂直陣列面中，所述第I層的位線與在Z方向上相連的第I通孔連接，而且所述第2層的位線與在Z方向上相連的第2通孔連接， 包含于所述存儲(chǔ)器單元中的所述電阻變化元件是在Z方向上順序地配置第I電極和電阻變化層和第2電極而構(gòu)成的，并且具有在以所述第I電 極為基準(zhǔn)對(duì)所述第2電極施加規(guī)定電壓以上的電壓時(shí)變化為所述高電阻狀態(tài)、而在以所述第2電極為基準(zhǔn)對(duì)所述第I電極施加規(guī)定電壓以上的電壓時(shí)變化為所述低電阻狀態(tài)的特性， 構(gòu)成所述第I存儲(chǔ)器單元的電阻變化元件和構(gòu)成所述第2存儲(chǔ)器單元的電阻變化元件，在Z方向上按照相同的順序配置所述第I電極和所述電阻變化層和所述第2電極，所述交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置還具有: 全局位線，按所述至少一個(gè)垂直陣列面的每個(gè)垂直陣列面設(shè)置； 第I位線選擇開(kāi)關(guān)元件，按所述至少一個(gè)垂直陣列面的每個(gè)所述垂直陣列面設(shè)置，由PMOS晶體管和NMOS晶體管中的一方構(gòu)成，源極或者漏極端子的一端與所述第I通孔連接，所述源極或者漏極端子的另一端與所述全局位線連接；以及 第2位線選擇開(kāi)關(guān)元件，按所述至少一個(gè)垂直陣列面的每個(gè)所述垂直陣列面設(shè)置，由與PMOS晶體管和NMOS晶體管中的所述一方不同的另一方構(gòu)成，源極或者漏極端子的一端與所述第2通孔連接，所述源極或者漏極端子的另一端與所述全局位線連接。
2.根據(jù)權(quán)利要求1所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 所述第2電極形成在所述第I電極的Z方向的上方， 所述第I位線選擇開(kāi)關(guān)元件是NMOS晶體管，而且所述第2位線選擇開(kāi)關(guān)元件是PMOS晶體管。
3.根據(jù)權(quán)利要求1所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 所述第2電極形成在所述第I電極的Z方向的下方，所述第I位線選擇開(kāi)關(guān)元件是PMOS晶體管，而且所述第2位線選擇開(kāi)關(guān)元件是NMOS晶體管。
4.根據(jù)權(quán)利要求1 3中任意一項(xiàng)所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 在將由所述第I層的位線、多個(gè)所述第I存儲(chǔ)器單元、多個(gè)所述字線、多個(gè)所述第2存儲(chǔ)器單元、所述第2層的位線、所述第I通孔以及所述第2通孔構(gòu)成的2層的存儲(chǔ)器單元陣列作為2層存儲(chǔ)器單元陣列單位時(shí)，所述存儲(chǔ)器單元陣列通過(guò)層疊多個(gè)2層存儲(chǔ)器單元陣列單位而構(gòu)成， 所述多個(gè)2層存儲(chǔ)器單元陣列單位各自的所述第I通孔被串聯(lián)連接，而且所述多個(gè)2層存儲(chǔ)器單元陣列單位各自的所述第2通孔被串聯(lián)連接。
5.根據(jù)權(quán)利要求1 4中任意一項(xiàng)所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 所述交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置還具有: 全局位線解碼器/驅(qū)動(dòng)器，向所述全局位線提供用于選擇所述存儲(chǔ)器單元的信號(hào)； 字線解碼器/驅(qū)動(dòng)器，向所述多個(gè)字線提供用于選擇所述存儲(chǔ)器單元的信號(hào)； 輔位線選擇電路，向所述第I位線選擇開(kāi)關(guān)元件和所述第2位線選擇開(kāi)關(guān)元件提供用于選擇所述位線的選擇信號(hào)； 寫入電路，向由所述全局位線解碼器/驅(qū)動(dòng)器和所述字線解碼器/驅(qū)動(dòng)器選擇的存儲(chǔ)器單元寫入數(shù)據(jù)； 讀出電路，從由所述全局位線解碼器/驅(qū)動(dòng)器和所述字線解碼器/驅(qū)動(dòng)器選擇的存儲(chǔ)器單元讀出數(shù)據(jù)；以及 控制電路，控制所述全局位線解碼器/驅(qū)動(dòng)器、所述字線解碼器/驅(qū)動(dòng)器、所述寫入電路和所述讀出電路。
6.根據(jù)權(quán)利要求5所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 所述寫入電路、所述讀出電路和所述控制電路由具有第I閾值電壓的NMOS晶體管和具有第2閾值電壓的PMOS晶體管中至少一方構(gòu)成， 構(gòu)成所述第I位線選擇開(kāi)關(guān)元件或者所述第2位線選擇開(kāi)關(guān)元件的所述NMOS晶體管的閾值電壓是比所述第I閾值電壓低的第3閾值電壓， 構(gòu)成所述第I位線選擇開(kāi)關(guān)元件或者所述第2位線選擇開(kāi)關(guān)元件的所述PMOS晶體管的閾值電壓是比所述第2閾值電壓高的第4閾值電壓。
7.根據(jù)權(quán)利要求6所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 所述全局位線解碼器/驅(qū)動(dòng)器具有: 緩沖電路，在激活狀態(tài)下至少輸出與寫入電壓的高電平對(duì)應(yīng)的第I電壓的輸出狀態(tài)、和與低電平對(duì)應(yīng)的第2電壓的輸出狀態(tài)中的至少一種輸出狀態(tài)，在不激活狀態(tài)下至少輸出高阻抗?fàn)顟B(tài)；以及 上拉元件，一端與所述緩沖電路的輸出端子連接，另一端與電源連接，該電源具有所述第I閾值電壓與所述第3閾值電壓的絕對(duì)值之和以上的第3電壓。
8.根據(jù)權(quán)利要求7所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 在向所述存儲(chǔ)器單元寫入時(shí)，所述全局位線解碼器/驅(qū)動(dòng)器對(duì)非選擇的全局位線施加所述第3電壓。
9.根據(jù)權(quán)利要求7所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置，在從所述存儲(chǔ)器單元讀出時(shí)，所述全局位線解碼器/驅(qū)動(dòng)器對(duì)非選擇的所述全局位線施加所述第3電壓。
10.根據(jù)權(quán)利要求7所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 所述第3電壓是在使所述存儲(chǔ)器單元成為非選擇狀態(tài)時(shí)對(duì)連接該存儲(chǔ)器單元的位線施加的電壓。
11.根據(jù)權(quán)利要求5所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 所述第I位線選擇開(kāi)關(guān)元件和所述第2位線選擇開(kāi)關(guān)元件在接受了從所述輔位線選擇電路提供的所述選擇信號(hào)的情況下， 在向所述存儲(chǔ)器單元進(jìn)行低電阻化的寫入時(shí)，通過(guò)處于產(chǎn)生更大的襯底偏置效應(yīng)的導(dǎo)通狀態(tài)來(lái)向所述存儲(chǔ)器單元進(jìn)行寫入， 在向所述存儲(chǔ)器單元進(jìn)行高電阻化的寫入時(shí)，通過(guò)處于產(chǎn)生更小的襯底偏置效應(yīng)的導(dǎo)通狀態(tài)來(lái)向所述存儲(chǔ)器單元進(jìn)行寫入。
12.根據(jù)權(quán)利要求11所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 使第I電流和第2電流的電流方向相反、而且其絕對(duì)值在規(guī)定的偏差范圍內(nèi)相等，所述第I電流是在向所述第I存儲(chǔ)器單元進(jìn)行低電阻化的寫入時(shí)流過(guò)所述第I位線選擇開(kāi)關(guān)元件的電流，所述第2電流是在向所述第2存儲(chǔ)器單元進(jìn)行低電阻化的寫入時(shí)流過(guò)所述第2位線選擇開(kāi)關(guān)元件的電流 。
13.根據(jù)權(quán)利要求12所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 所述交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置還具有: 電流限制電壓產(chǎn)生電路，產(chǎn)生為了使所述第I電流和所述第2電流的電流方向相反、且其絕對(duì)值在規(guī)定的偏差范圍內(nèi)相等而應(yīng)該對(duì)所述第I位線選擇開(kāi)關(guān)元件和所述第2位線選擇開(kāi)關(guān)元件的柵極端子施加的電壓， 所述輔位線選擇電路將所述電流限制電壓產(chǎn)生電路產(chǎn)生的電壓作為所述選擇信號(hào)，提供給所述第I位線選擇開(kāi)關(guān)元件和所述第2位線選擇開(kāi)關(guān)元件的柵極端子。
14.根據(jù)權(quán)利要求12所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 構(gòu)成所述第I位線選擇開(kāi)關(guān)元件或者所述第2位線選擇開(kāi)關(guān)元件的所述PMOS晶體管的柵極寬度，是構(gòu)成所述第I位線選擇開(kāi)關(guān)元件或者所述第2位線選擇開(kāi)關(guān)元件的所述NMOS晶體管的柵極寬度的大致2倍。
15.根據(jù)權(quán)利要求13所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 在將寫入對(duì)象的所述存儲(chǔ)器單元寫入為所述高電阻狀態(tài)的情況下和寫入為所述低電阻狀態(tài)的情況下，所述電流限制電壓產(chǎn)生電路通過(guò)所述輔位線選擇電路向所述第I位線選擇開(kāi)關(guān)元件的柵極端子提供相同的第I柵極電壓， 在將寫入對(duì)象的所述存儲(chǔ)器單元寫入為所述高電阻狀態(tài)的情況下和寫入為所述低電阻狀態(tài)的情況下，所述電流限制電壓產(chǎn)生電路通過(guò)所述輔位線選擇電路向所述第2位線選擇開(kāi)關(guān)元件的柵極端子提供相同的第2柵極電壓。
16.根據(jù)權(quán)利要求13所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 在將所述存儲(chǔ)器單元寫入為所述低電阻狀態(tài)時(shí)向所述存儲(chǔ)器單元的兩端施加的電壓設(shè)為VLR，并將構(gòu)成所述第I位線選擇開(kāi)關(guān)元件或者所述第2位線選擇開(kāi)關(guān)元件的所述NMOS晶體管的閾值電壓設(shè)為Vtn時(shí)，所述電流限制電壓產(chǎn)生電路通過(guò)所述輔位線選擇電路對(duì)所述NMOS晶體管的柵極端子施加Vtn + VLR以上的電壓，由此使所述NMOS晶體管成為導(dǎo)通狀態(tài)。
17.根據(jù)權(quán)利要求13所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 所述電流限制電壓產(chǎn)生電路通過(guò)對(duì)構(gòu)成所述第I位線選擇開(kāi)關(guān)元件或者所述第2位線選擇開(kāi)關(guān)元件的所述PMOS晶體管的柵極端子施加OV電壓，使所述PMOS晶體管成為導(dǎo)通狀態(tài)。
18.根據(jù)權(quán)利要求1 17中任意一項(xiàng)所述的交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置， 所述交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置具有多個(gè)垂直陣列面作為所述至少一個(gè)垂直陣列面， 所述交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置具有與所述多個(gè)垂直陣列面分別對(duì)應(yīng)設(shè)置的多個(gè)全局位線作為所述至少一個(gè)全局位線， 所述交叉點(diǎn)型電阻變化非易 失性存儲(chǔ)裝置具有與所述多個(gè)垂直陣列面分別對(duì)應(yīng)設(shè)置的多個(gè)第I位線選擇開(kāi)關(guān)元件和多個(gè)第2位線選擇開(kāi)關(guān)元件，作為所述第I位線選擇開(kāi)關(guān)元件和所述第2位線選擇開(kāi)關(guān)元件。
全文摘要
提供一種交叉點(diǎn)型電阻變化非易失性存儲(chǔ)裝置。存儲(chǔ)器單元(51)形成于形成多層的X方向的位線(53a和53b)與Y方向的字線(52a)的各交點(diǎn)位置。在對(duì)沿Z方向?qū)R的每個(gè)位線組、沿Y方向排列了字線共用的多個(gè)垂直陣列面的多層交叉點(diǎn)構(gòu)造中，共同連接的偶數(shù)層的位線(53b)通過(guò)偶數(shù)層位線選擇開(kāi)關(guān)元件(1002)、共同連接的奇數(shù)層的位線(53a)通過(guò)奇數(shù)層位線選擇開(kāi)關(guān)元件(1001)來(lái)切換控制與全局位線(56)的連接/不連接。偶數(shù)層位線選擇開(kāi)關(guān)(1002)以及奇數(shù)層位線選擇開(kāi)關(guān)元件(1001)具有位線的選擇功能和低電阻化寫入時(shí)的電流限制功能。
文檔編號(hào)H01L27/105GK103238214SQ20128000387
公開(kāi)日2013年8月7日 申請(qǐng)日期2012年11月21日 優(yōu)先權(quán)日2011年12月2日
發(fā)明者東亮太郎, 島川一彥 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社