專利名稱：低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管及其制備方法。
背景技術(shù)：
雙極晶體管的基極電阻Rb和集電極-基極電容CB。一直是制約器件高頻性能進(jìn)一步提高的主要寄生參數(shù)，其對器件高頻性能指標(biāo)的影響可用如下簡化的表達(dá)式描述。fmax =J~~其中，fT和fmax分別表示器件的截止頻率和最高振蕩頻率。 此外，Rb還是雙極晶體管熱噪聲的主要來源。因此，為了提高器件的高頻性能和改善器件的噪聲性能，減小Rb和CB。一直是雙極晶體管器件與工藝優(yōu)化的重要任務(wù)。采用單晶發(fā)射區(qū)-外基區(qū)自對準(zhǔn)結(jié)構(gòu)，即保證器件重?fù)诫s外基區(qū)與單晶發(fā)射區(qū)的間距不取決于而且一般來說遠(yuǎn)小于光刻允許的最小線寬或最小套刻間距，是減小Rb的有效途徑之一。另外，采用統(tǒng)一的掩模實(shí)現(xiàn)本征集電區(qū)窗口、選擇注入集電區(qū)(SIC)掩模窗口和單晶發(fā)射區(qū)的自對準(zhǔn)，且將多晶抬升外基區(qū)置于本征集電區(qū)窗口外部的隔離介質(zhì)層上，可以最大限度地減小Cb。?，F(xiàn)有技術(shù)所制備器件中利用圖形外延方法生長本征基區(qū)外延的同時會在多晶硅籽晶層上面以及其下面的隔離介質(zhì)層側(cè)面上淀積Si/SiGe/Si多晶層，其中在隔離介質(zhì)層側(cè)面上淀積的那部分Si/SiGe/Si多晶層可以定義為多晶連接基區(qū)。該多晶連接基區(qū)是采用原位摻雜的方法摻雜第一導(dǎo)電類型雜質(zhì)，因?yàn)橐挠谕瑫r生長的本征基區(qū)Si/SiGe/Si外延層的相關(guān)設(shè)計(jì)要求，一般來說該多晶連接基區(qū)的厚度較薄，而且其摻雜濃度有可能不夠高，所以該多晶連接基區(qū)往往會引入可觀的串聯(lián)電阻，因此該現(xiàn)有技術(shù)存在著仍然不能有效減小成的缺點(diǎn)。

發(fā)明內(nèi)容
為了克服上述的缺陷，本發(fā)明提供一種能夠有效減小Rb的低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管及其制備方法。為達(dá)到上述目的，一方面，本發(fā)明提供一種低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管，所述晶體管包括第一導(dǎo)電類型的襯底、第二導(dǎo)電類型的硅埋層集電區(qū)、生長在所述襯底和硅埋層集電區(qū)上的第二導(dǎo)電類型的輕摻雜硅外延層、在所述輕摻雜硅外延層內(nèi)形成連接所述硅埋層集電區(qū)的第二導(dǎo)電類型重?fù)诫s硅集電極引出區(qū)、在輕摻雜硅外延層中形成的場區(qū)介質(zhì)層、位于輕摻雜硅外延層內(nèi)的選擇注入集電區(qū)、對應(yīng)于所述選擇注入集電區(qū)的本征基區(qū)外延層、位于本征基區(qū)外延層內(nèi)且對應(yīng)發(fā)射區(qū)-基區(qū)隔離介質(zhì)區(qū)所圍成窗口的第二導(dǎo)電類型重?fù)诫s單晶發(fā)射區(qū)、位于所述本征基區(qū)外延層上的發(fā)射區(qū)-基區(qū)隔離介質(zhì)區(qū)和第二導(dǎo)電類型重?fù)诫s多晶發(fā)射區(qū)、位于所述發(fā)射區(qū)-基區(qū)隔離介質(zhì)區(qū)外圍的抬升外基區(qū)、以及位于抬升外基區(qū)下方的氧化硅隔離介質(zhì)層；所述第二導(dǎo)電類型重?fù)诫s多晶發(fā)射區(qū)位于所述發(fā)射區(qū)-基區(qū)隔離介質(zhì)區(qū)的內(nèi)側(cè)；所述發(fā)射區(qū)-基區(qū)隔離介質(zhì)區(qū)由外側(cè)的非保形覆蓋氧化硅層和內(nèi)側(cè)的氮化硅側(cè)墻組成；所述抬升外基區(qū)包括位于氧化硅隔離介質(zhì)層上的第一導(dǎo)電類型重?fù)诫s多晶硅層、位于所述多晶硅層側(cè)面和氧化硅隔離介質(zhì)層側(cè)面的多晶硅側(cè)墻、位于所述多晶硅層上的Si/SiGe/Si多晶層、以及位于所述多晶硅側(cè)墻上面和側(cè)面的Si/SiGe/Si多晶層。另一方面，本發(fā)明提供一種低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管制備方法，所述方法包括下述步驟2.1采用第一導(dǎo)電類型輕摻雜硅片作為襯底10，在襯底10上形成第二導(dǎo)電類型重?fù)诫s硅埋層集電區(qū)12 ;在襯底10和硅埋層集電區(qū)12上生長第二導(dǎo)電類型輕摻雜硅外延層14；2. 2在硅外延層14中形成第二導(dǎo)電類型重?fù)诫s硅集電極引出區(qū)16，所述硅集電極引出區(qū)16與硅埋層集電區(qū)12相連接并一直延伸到硅外延層14表面；
·
2. 3在所得結(jié)構(gòu)上形成場區(qū)介質(zhì)層18 ；2. 4淀積氧化硅層20，在所述氧化硅層20上形成第一導(dǎo)電類型重?fù)诫s多晶硅層22 ；2. 5依次光刻、刻蝕多晶娃層22和氧化娃層20至娃外延層14的上表面,形成本征集電區(qū)窗口 26 ；2. 6在本征集電區(qū)窗口 26內(nèi)形成第二導(dǎo)電類型選擇注入集電區(qū)28 ；2. 7在所得結(jié)構(gòu)上形成第一導(dǎo)電類型重?fù)诫s多晶硅層，通過各向異性刻蝕的方法在本征集電區(qū)窗口 26內(nèi)的邊緣處形成第一導(dǎo)電類型重?fù)诫s多晶硅側(cè)墻29 ；2. 8在露出的硅外延層14表面上生長本征基區(qū)Si/SiGe/Si外延層30，同時在露出的多晶硅層22的表面、以及多晶硅側(cè)墻29的表面和側(cè)面上淀積Si/SiGe/Si多晶層32 ；2. 9在所得結(jié)構(gòu)后上淀積非保形覆蓋氧化硅層36，所述非保形覆蓋氧化硅層36覆蓋在Si/SiGe/Si多晶層32上表面的厚度大于覆蓋在Si/SiGe/Si多晶層32側(cè)面以及覆蓋在本征基區(qū)Si/SiGe/Si外延層30上表面的的厚度；2. 10通過先淀積氮化硅層然后各向異性刻蝕的方法在非保形覆蓋氧化硅層36凹陷處的內(nèi)壁上形成氮化硅側(cè)墻38 ；2. 11以氮化硅側(cè)墻38為掩蔽層進(jìn)行腐蝕，腐蝕掉位于氮化硅側(cè)墻38之間露出的非保形覆蓋氧化硅層36，同時使得氮化硅側(cè)墻38之外露出的非保形覆蓋氧化硅層36經(jīng)過腐蝕后仍然保持大于IOOnm的厚度；2. 12在所得結(jié)構(gòu)上形成第二導(dǎo)電類型重?fù)诫s多晶硅層，依次光刻、刻蝕所述重?fù)诫s多晶硅層和其下方的非保形覆蓋氧化硅層36，形成第二導(dǎo)電類型重?fù)诫s多晶硅發(fā)射區(qū)40 ；2. 13通過光刻依次去除部分Si/SiGe/Si多晶層32、多晶硅層22和氧化硅層20，露出硅集電極引出區(qū)16的上表面；保留的氧化硅層20成為氧化硅隔離介質(zhì)層；2. 14使得多晶硅發(fā)射區(qū)40中的雜質(zhì)向本征基區(qū)Si/SiGe/Si外延層30內(nèi)擴(kuò)散，形成第二導(dǎo)電類型重?fù)诫s單晶發(fā)射區(qū)42 ；2. 15采用常規(guī)半導(dǎo)體集成電路后道工藝步驟，包括淀積孔介質(zhì)層，制備接觸孔，引出發(fā)射極金屬電極、基極金屬電極和集電極金屬電極，完成器件制備。
特別是，步驟2. 1中采用離子注入再熱推進(jìn)的方法在襯底10上形成硅埋層集電區(qū) 12。特別是，步驟2. 2中采用離子注入再熱推進(jìn)的方法形成硅集電極引出區(qū)16。特別是，步驟2. 3中采用挖槽再填充介質(zhì)層或者局部氧化的方法形成場區(qū)介質(zhì)層 18。特別是，步驟2. 4中通過原位摻雜淀積或者先淀積再離子注入的方法形成多晶硅 層22。特別是，步驟2. 6中利用一次或多次離子注入形成第二導(dǎo)電類型選擇注入集電區(qū) 28。特別是，步驟2. 7中通過原位摻雜淀積或者先淀積再離子注入的方法形成第一導(dǎo) 電類型重?fù)诫s多晶硅層。特別是，步驟2. 8中利用圖形外延方法同時生長本征基區(qū)Si/SiGe/Si外延層30 和 Si/SiGe/Si 多晶層 32。特別是，步驟2. 12中通過原位摻雜淀積或者先淀積再離子注入的方法形成第二 導(dǎo)電類型重?fù)诫s多晶硅層。特別是，步驟2. 14中使得多晶硅發(fā)射區(qū)40中雜質(zhì)外擴(kuò)散形成第二導(dǎo)電類型重?fù)?雜單晶發(fā)射區(qū)42利用的是熱推進(jìn)工藝或者快速熱退火工藝。本發(fā)明低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管在本征集電區(qū)窗口 26內(nèi)緊挨著 氧化硅層20和多晶硅層22的側(cè)壁增加了多晶硅側(cè)墻29，多晶硅側(cè)墻29和Si/SiGe/Si多 晶層32與其接觸的部分一同構(gòu)成多晶連接基區(qū)，有效地減小了這部分的串聯(lián)電阻，而且同 時保持了現(xiàn)有技術(shù)所具有的單晶發(fā)射區(qū)、抬升外基區(qū)、本征集電區(qū)窗口和SIC掩膜窗口之 間的全自對準(zhǔn)優(yōu)點(diǎn)。本發(fā)明低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管制備方法通過原位摻雜淀積或 者先淀積再離子注入形成第一導(dǎo)電類型重?fù)诫s多晶Si層、再進(jìn)行各向異性刻蝕在本征集 電區(qū)窗口 26邊緣形成該多晶硅側(cè)墻29，在保持較低CBC的基礎(chǔ)上進(jìn)一步減小了 RB，從而能 夠進(jìn)一步優(yōu)化器件性能。


圖1 圖9為本發(fā)明優(yōu)選實(shí)施例結(jié)構(gòu)示意圖。
具體實(shí)施例方式下面結(jié)合說明書附圖和優(yōu)選實(shí)施例對本發(fā)明做詳細(xì)描述。優(yōu)選實(shí)施例一如圖1所示，以第一導(dǎo)電類型輕摻雜硅片作為襯底10，然后采用離 子注入再熱推進(jìn)的方法在襯底10上形成第二導(dǎo)電類型重?fù)诫s硅埋層集電區(qū)12。在襯底10 和硅埋層集電區(qū)12上生長第二導(dǎo)電類型輕摻雜硅外延層14。在硅外延層14內(nèi)采用離子注入再熱推進(jìn)的方法形成第二導(dǎo)電類型重?fù)诫s硅集電 極引出區(qū)16，硅集電極引出區(qū)16與硅埋層集電區(qū)12相連接，從而將集電區(qū)引出到表面。在 硅外延層14內(nèi)采用先挖槽再填充介質(zhì)層的方法形成場區(qū)介質(zhì)層18。如圖2所示，在所得結(jié)構(gòu)上淀積氧化硅層20，在氧化硅層20上通過原位摻雜淀積的方法形成第一導(dǎo)電類型重?fù)诫s多晶娃層22。如圖3所示，在多晶硅層22上涂覆光刻膠24，通過光刻、先后干法刻蝕多晶硅層22和氧化娃層20,暴露出娃外延層14上表面,形成本征集電區(qū)窗口 26。利用一次離子注入形成第二導(dǎo)電類型SIC區(qū)(選擇注入集電區(qū))28，即保證本征集電區(qū)窗口 26同時也是SIC
掩膜窗口。如圖4所示，去掉光刻膠24。通過原位摻雜淀積的方法形成第一導(dǎo)電類型重?fù)诫s多晶硅層，再通過各向異性刻蝕的方法在本征集電區(qū)窗口 26邊緣形成第一導(dǎo)電類型重?fù)诫s多晶硅側(cè)墻29。如圖5所不,利用圖形外延方法在露出的娃外延層14表面上生長本征基區(qū)Si/ SiGe/Si外延層30，同時在露出的多晶硅層22的表面、以及多晶硅側(cè)墻29的表面和側(cè)面上淀積Si/SiGe/Si多晶層32。如圖6所示，在所得結(jié)構(gòu)上淀積非保形覆蓋氧化硅層36，使其覆蓋在Si/SiGe/Si多晶層32上表面的部分厚度較大、而覆蓋在Si/SiGe/Si多晶層32側(cè)面的部分以及覆蓋在本征基區(qū)Si/SiGe/Si外延層30上表面的部分厚度較小。通過先淀積氮化硅層然后各向異性刻蝕的方法形成氮化硅側(cè)墻38。如圖7所示，以氮化硅側(cè)墻38為掩蔽層通過濕法腐蝕氧化硅的方法對非保形覆蓋氧化硅層36進(jìn)行腐蝕。在腐蝕干凈位于氮化硅側(cè)墻38之間的非保形覆蓋氧化硅層36的同時使得位于氮化硅側(cè)墻38外面的非保形覆蓋氧化硅層36仍大于150nm的厚度。如圖8所示，在所得結(jié)構(gòu)上通過原位摻雜淀積的方法形成第二導(dǎo)電類型重?fù)诫s多晶硅層，然后通過光刻和刻蝕方法先后刻蝕該多晶硅層和其下面的非保形覆蓋氧化硅層36，形成第二導(dǎo)電類型重?fù)诫s多晶硅發(fā)射區(qū)40。通過光刻和刻蝕方法先后刻蝕Si/SiGe/Si多晶層32、多晶硅層22和氧化硅層20，露出硅集電極引出區(qū)16。形成由多晶硅側(cè)墻29以及剩余的多晶硅層22和Si/SiGe/Si多晶層32組成的抬升外基區(qū)。如圖9所示，利用快速熱退火工藝使得多晶硅發(fā)射區(qū)40中的雜質(zhì)向本征基區(qū)Si/SiGe/Si外延層30內(nèi)擴(kuò)散，形成第二導(dǎo)電類型重?fù)诫s單晶發(fā)射區(qū)42。最后，采用常規(guī)半導(dǎo)體集成電路后道工藝步驟，包括淀積孔介質(zhì)層，制備接觸孔，引出發(fā)射極金屬電極、基極金屬電極和集電極金屬電極，完成器件制備。優(yōu)選實(shí)施例二 如圖1所示，以第一導(dǎo)電類型輕摻雜硅片作為襯底10，然后采用離子注入再熱推進(jìn)的方法在襯底10上形成第二導(dǎo)電類型重?fù)诫s硅埋層集電區(qū)12。在襯底10和硅埋層集電區(qū)12上生長第二導(dǎo)電類型輕摻雜硅外延層14。在硅外延層14內(nèi)采用離子注入再熱推進(jìn)的方法形成第二導(dǎo)電類型重?fù)诫s硅集電極引出區(qū)16，硅集電極引出區(qū)16與硅埋層集電區(qū)12相連接，從而將集電區(qū)引出到表面。在硅外延層14內(nèi)采用局部氧化的方法形成場區(qū)介質(zhì)層18。如圖2所示，在所得結(jié)構(gòu)上淀積氧化硅層20，在氧化硅層20上通過先淀積再離子注入的方法形成第一導(dǎo)電類型重?fù)诫s多晶硅層22。如圖3所示，在多晶硅層22上涂覆光刻膠24，通過光刻、先后濕法腐蝕多晶硅層22和氧化娃層20,暴露出娃外延層14上表面,形成本征集電區(qū)窗口 26。利用多次離子注入形成第二導(dǎo)電類型SIC區(qū)(選擇注入集電區(qū))28，即保證本征集電區(qū)窗口 26同時也是SIC掩膜窗口。如圖4所示，去掉光刻膠24。通過先淀積再離子注入的方法形成第一導(dǎo)電類型重?fù)诫s多晶硅層，再通過各向異性刻蝕的方法在本征集電區(qū)窗口 26邊緣形成第一導(dǎo)電類型重?fù)诫s多晶硅側(cè)墻29。如圖5所不,利用圖形外延方法在露出的娃外延層14表面上生長本征基區(qū)Si/SiGe/Si外延層30，同時在露出的多晶硅層22的表面、以及多晶硅側(cè)墻29的表面和側(cè)面上淀積Si/SiGe/Si多晶層32。如圖6所示，在所得結(jié)構(gòu)上淀積非保形覆蓋氧化硅層36，使其覆蓋在Si/SiGe/Si多晶層32上表面的部分厚度較大、而覆蓋在Si/SiGe/Si多晶層32側(cè)面的部分以及覆蓋在本征基區(qū)Si/SiGe/Si外延層30上表面的部分厚度較小。通過先淀積氮化硅層然后各向異性刻蝕的方法形成氮化硅側(cè)墻38。如圖7所示，以氮化硅側(cè)墻38為掩蔽層通過濕法腐蝕氧化硅的方法對非保形覆蓋·氧化硅層36進(jìn)行腐蝕。在腐蝕干凈位于氮化硅側(cè)墻38之間的非保形覆蓋氧化硅層36的同時使得位于氮化硅側(cè)墻38外面的非保形覆蓋氧化硅層36仍大于150nm的厚度。如圖8所示，在所得結(jié)構(gòu)上通過先淀積再離子注入的方法形成第二導(dǎo)電類型重?fù)诫s多晶硅層，然后通過光刻和刻蝕方法先后刻蝕該多晶硅層和其下面的非保形覆蓋氧化硅層36，形成第二導(dǎo)電類型重?fù)诫s多晶硅發(fā)射區(qū)40。通過光刻和刻蝕方法先后刻蝕Si/SiGe/Si多晶層32、多晶硅層22和氧化硅層20，露出硅集電極引出區(qū)16。形成由多晶硅側(cè)墻29以及剩余的多晶硅層22和Si/SiGe/Si多晶層32組成的抬升外基區(qū)。如圖9所示，利用專門熱退火工藝使得多晶硅發(fā)射區(qū)40中的雜質(zhì)向本征基區(qū)Si/SiGe/Si外延層30內(nèi)擴(kuò)散，形成第二導(dǎo)電類型重?fù)诫s單晶發(fā)射區(qū)42。最后，采用常規(guī)半導(dǎo)體集成電路后道工藝步驟，包括淀積孔介質(zhì)層，制備接觸孔，弓I出發(fā)射極金屬電極、基極金屬電極和集電極金屬電極，完成器件制備。以上，僅為本發(fā)明的較佳實(shí)施例，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求所界定的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1.一種低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管，其特征在于所述晶體管包括第一導(dǎo)電類型的襯底、第二導(dǎo)電類型的硅埋層集電區(qū)、生長在所述襯底和硅埋層集電區(qū)上的第二導(dǎo)電類型的輕摻雜硅外延層、在所述輕摻雜硅外延層內(nèi)形成連接所述硅埋層集電區(qū)的第二導(dǎo)電類型重?fù)诫s硅集電極引出區(qū)、在輕摻雜硅外延層中形成的場區(qū)介質(zhì)層、位于輕摻雜硅外延層內(nèi)的選擇注入集電區(qū)、對應(yīng)于所述選擇注入集電區(qū)的本征基區(qū)外延層、位于本征基區(qū)外延層內(nèi)且對應(yīng)發(fā)射區(qū)-基區(qū)隔離介質(zhì)區(qū)所圍成窗口的第二導(dǎo)電類型重?fù)诫s單晶發(fā)射區(qū)、位于所述本征基區(qū)外延層上的發(fā)射區(qū)-基區(qū)隔離介質(zhì)區(qū)和第二導(dǎo)電類型重?fù)诫s多晶發(fā)射區(qū)、位于所述發(fā)射區(qū)-基區(qū)隔離介質(zhì)區(qū)外圍的抬升外基區(qū)、以及位于抬升外基區(qū)下方的氧化硅隔離介質(zhì)層；所述第二導(dǎo)電類型重?fù)诫s多晶發(fā)射區(qū)位于所述發(fā)射區(qū)-基區(qū)隔離介質(zhì)區(qū)的內(nèi)側(cè)；所述發(fā)射區(qū)-基區(qū)隔離介質(zhì)區(qū)由外側(cè)的非保形覆蓋氧化硅層和內(nèi)側(cè)的氮化硅側(cè)墻組成；所述抬升外基區(qū)包括位于氧化硅隔離介質(zhì)層上的第一導(dǎo)電類型重?fù)诫s多晶硅層、位于所述多晶硅層側(cè)面和氧化硅隔離介質(zhì)層側(cè)面的多晶硅側(cè)墻、位于所述多晶硅層上的Si/SiGe/Si多晶層、以及位于所述多晶硅側(cè)墻上面和側(cè)面的Si/SiGe/Si多晶層。
2.一種低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管制備方法，其特征在于，所述方法包括下述步驟2.1采用第一導(dǎo)電類型輕摻雜硅片作為襯底(10)，在襯底(10)上形成第二導(dǎo)電類型重?fù)诫s硅埋層集電區(qū)(12);在襯底(10)和硅埋層集電區(qū)(12)上生長第二導(dǎo)電類型輕摻雜硅外延層(14)；2. 2在硅外延層(14)中形成第二導(dǎo)電類型重?fù)诫s硅集電極引出區(qū)(16)，所述硅集電極引出區(qū)(16)與硅埋層集電區(qū)(12)相連接并一直延伸到硅外延層(14)表面；2. 3在所述硅外延層(14)內(nèi)形成場區(qū)介質(zhì)層(18)；2. 4淀積氧化硅層(20)，在所述氧化硅層(20)上形成第一導(dǎo)電類型重?fù)诫s多晶硅層 (22)；2. 5依次光刻、刻蝕多晶娃層(22)和氧化娃層(20)至娃外延層(14)的上表面,形成本征集電區(qū)窗口 (26)；2. 6在本征集電區(qū)窗口(26)內(nèi)形成第二導(dǎo)電類型選擇注入集電區(qū)(28)；2. 7在所得結(jié)構(gòu)上形成第一導(dǎo)電類型重?fù)诫s多晶硅層，通過各向異性刻蝕的方法在本征集電區(qū)窗口(26)內(nèi)的邊緣處形成第一導(dǎo)電類型重?fù)诫s多晶硅側(cè)墻(29)；2. 8在露出的硅外延層(14)表面上生長本征基區(qū)Si/SiGe/Si外延層(30)，同時在露出的多晶硅層(22)的表面、以及多晶硅側(cè)墻(29)的表面和側(cè)面上淀積Si/SiGe/Si多晶層 (32)；2. 9在所得結(jié)構(gòu)后上淀積非保形覆蓋氧化硅層(36)，所述非保形覆蓋氧化硅層(36)覆蓋在Si/SiGe/Si多晶層(32)上表面的厚度大于覆蓋在Si/SiGe/Si多晶層(32)側(cè)面以及覆蓋在本征基區(qū)Si/SiGe/Si外延層(30)上表面的的厚度；2. 10通過先淀積氮化硅層然后各向異性刻蝕的方法在非保形覆蓋氧化硅層(36)凹陷處的內(nèi)壁上形成氮化硅側(cè)墻(38)；2.11以氮化硅側(cè)墻(38)為掩蔽層進(jìn)行腐蝕，腐蝕掉位于氮化硅側(cè)墻(38)之間露出的非保形覆蓋氧化硅層(36)，同時使得氮化硅側(cè)墻(38)之外露出的非保形覆蓋氧化硅層 (36)經(jīng)過腐蝕后仍然保持大于IOOnm的厚度；[2.12在所得結(jié)構(gòu)上形成第二導(dǎo)電類型重?fù)诫s多晶硅層，依次光刻、刻蝕所述重?fù)诫s多晶硅層和其下方的非保形覆蓋氧化硅層(36)，形成第二導(dǎo)電類型重?fù)诫s多晶硅發(fā)射區(qū) (40)；[2.13通過光刻依次去除部分Si/SiGe/Si多晶層(32)、多晶硅層(22)和氧化硅層 (20)，露出硅集電極引出區(qū)(16)的上表面；保留的氧化硅層(20)成為氧化硅隔離介質(zhì)層；[2.14使得多晶硅發(fā)射區(qū)(40)中的雜質(zhì)向本征基區(qū)Si/SiGe/Si外延層(30)內(nèi)擴(kuò)散，形成第二導(dǎo)電類型重?fù)诫s單晶發(fā)射區(qū)(42)；[2.15采用常規(guī)半導(dǎo)體集成電路后道工藝步驟，包括淀積孔介質(zhì)層，制備接觸孔，引出發(fā)射極金屬電極、基極金屬電極和集電極金屬電極，完成器件制備。
3.根據(jù)權(quán)利要求2所述的低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管制備方法，其特征在于，步驟2.1中采用離子注入再熱推進(jìn)的方法在襯底(10)上形成硅埋層集電區(qū)(12)。
4.根據(jù)權(quán)利要求2所述的低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管制備方法，其特征在于，步驟2. 2中采用離子注入再熱推進(jìn)的方法形成硅集電極引出區(qū)(16)。
5.根據(jù)權(quán)利要求2所述的低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管制備方法，其特征在于，步驟2. 3中采用挖槽再填充介質(zhì)層或者局部氧化的方法形成場區(qū)介質(zhì)層(18)。
6.根據(jù)權(quán)利要求2所述的低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管制備方法，其特征在于，步驟2. 4中通過原位摻雜淀積或者先淀積再離子注入的方法形成多晶硅層(22)。
7.根據(jù)權(quán)利要求2所述的低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管制備方法，其特征在于，步驟2. 6中利用一次或多次離子注入形成第二導(dǎo)電類型選擇注入集電區(qū)(28)。
8.根據(jù)權(quán)利要求2所述的低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管制備方法，其特征在于，步驟2. 7中通過原位摻雜淀積或者先淀積再離子注入的方法形成第一導(dǎo)電類型重?fù)诫s多晶娃層。
9.根據(jù)權(quán)利要求2所述的低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管制備方法，其特征在于，步驟2. 8中利用圖形外延方法同時生長本征基區(qū)Si/SiGe/Si外延層(30)和Si/ SiGe/Si 多晶層(32)。
10.根據(jù)權(quán)利要求2所述的低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管制備方法，其特征在于，步驟2. 12中通過原位摻雜淀積或者先淀積再離子注入的方法形成第二導(dǎo)電類型重?fù)诫s多晶娃層。
11.根據(jù)權(quán)利要求2所述的低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管制備方法，其特征在于，步驟2. 14中使得多晶硅發(fā)射區(qū)(40)中雜質(zhì)外擴(kuò)散形成第二導(dǎo)電類型重?fù)诫s單晶發(fā)射區(qū)(42)利用的是熱推進(jìn)工藝或者快速熱退火工藝。
全文摘要
本發(fā)明公開一種低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管及其制備方法，為解決現(xiàn)有產(chǎn)品及方法不能有效減小基極電阻RB的缺點(diǎn)而發(fā)明。本發(fā)明低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管包括襯底、硅埋層集電區(qū)、硅外延層、硅集電極引出區(qū)、場區(qū)介質(zhì)層、選擇注入集電區(qū)、本征基區(qū)外延層、單晶發(fā)射區(qū)、發(fā)射區(qū)-基區(qū)隔離介質(zhì)區(qū)、多晶發(fā)射區(qū)、抬升外基區(qū)、以及氧化硅隔離介質(zhì)層。抬升外基區(qū)包括多晶硅層、多晶硅側(cè)墻和Si/SiGe/Si多晶層。本發(fā)明低電阻多晶連接基區(qū)全自對準(zhǔn)雙極晶體管及其制備方法在保持了現(xiàn)有技術(shù)所具有的較低CBC這一優(yōu)點(diǎn)的同時進(jìn)一步減小了RB，從而能夠進(jìn)一步優(yōu)化器件性能。
文檔編號H01L29/08GK103000679SQ20121055855
公開日2013年3月27日 申請日期2012年12月20日 優(yōu)先權(quán)日2012年12月20日
發(fā)明者付軍, 王玉東, 崔杰, 趙悅, 張偉, 劉志弘, 許平 申請人:清華大學(xué)