專利名稱：制造非易失性存儲(chǔ)器件的方法
制造非易失性存儲(chǔ)器件的方法
相關(guān)申請(qǐng)的交叉引用
本申請(qǐng)要求2011年10月18日提交的韓國(guó)專利申請(qǐng)No. 10-2011-0106608的優(yōu)先權(quán),其全部?jī)?nèi)容通過引用合并于此。技術(shù)領(lǐng)域
本發(fā)明的示例性實(shí)施例涉及一種制造非易失性存儲(chǔ)器件的方法，更具體而言涉及一種制造包括具有不同圖案密度的單元區(qū)和外圍電路區(qū)的非易失性存儲(chǔ)器件的方法。
背景技術(shù)：
非易失性存儲(chǔ)器件代表一種即使供電中斷仍能保留所儲(chǔ)存的數(shù)據(jù)的存儲(chǔ)器件，例如，已經(jīng)廣泛使用了 NAND型快閃存儲(chǔ)器件等。
非易失性存儲(chǔ)器件包括單元區(qū)和外圍電路區(qū)。單元區(qū)包括多個(gè)存儲(chǔ)器單元以儲(chǔ)存數(shù)據(jù)。外圍電路區(qū)包括用于非易失性存儲(chǔ)器件的操作的驅(qū)動(dòng)電路、電壓發(fā)生電路等，并且在外圍電路區(qū)中形成有用于這些電路的配置的各種單位元件，例如，晶體管、電阻器等。下面將描述制造非易失性存儲(chǔ)器件的方法。
圖1至圖4是說明制造現(xiàn)有的非易失性存儲(chǔ)器件的方法的截面圖。
參見圖1，在襯底100中限定出單元區(qū)C和外圍電路區(qū)P。單元區(qū)C代表要形成多個(gè)存儲(chǔ)器單元的區(qū)域，每個(gè)存儲(chǔ)器單元包括順序?qū)盈B在襯底100上的隧道絕緣層、浮柵、電荷阻擋層和控制柵。外圍電路區(qū)P的第一外圍電路區(qū)Pi代表要形成外圍電路晶體管的區(qū)域，外圍電路晶體管的柵(下文稱為外圍電路柵)由與單元區(qū)C的浮柵和控制柵基本相同的材料層形成。即，外圍電路柵可以包括彼此直接耦接的浮柵和控制柵，使得浮柵和控制柵彼此電連接。外圍電路區(qū)P的第二外圍電路區(qū)P2代表要形成電阻器的區(qū)域，電阻器由與單元區(qū)C的浮柵基本相同的材料層形成。
在襯底100上形成用于隧道絕緣層的第一絕緣層110和用于浮柵的第一導(dǎo)電層 120。
參見圖2,利用暴露出隔離區(qū)的掩模圖案(未不出)來刻蝕第一導(dǎo)電層120、第一絕緣層110和襯底100，使得在單元區(qū)C以及第一外圍電路區(qū)Pl和第二外圍電路區(qū)P2中形成隔離溝槽以及由隔離溝槽限定出的有源區(qū)Al至A3。在上述工藝中被刻蝕的第一導(dǎo)電層 120和第一絕緣層110分別由附圖標(biāo)記120A和IlOA表示。
在隔離溝槽中填充絕緣層以形成隔離層130。具體地，形成具有足夠厚度以填充隔離溝槽的絕緣層，并且可以執(zhí)行化學(xué)機(jī)械拋光(CMP)工藝直到第一導(dǎo)電層120A暴露出來為止，由此形成隔尚層130。
參見圖3，形成覆蓋外圍電路區(qū)P的掩模圖案140，去除被掩模圖案140暴露出的單元區(qū)C的隔離層130的一部分。由附圖標(biāo)記130A來表示單元區(qū)C的被部分地去除的隔離層130。作為上述工藝的結(jié)果，在單元區(qū)C中，第一導(dǎo)電層120A的上部從隔離層130A突出。執(zhí)行上 述工藝的原因在于，通過增加控制柵與浮柵之間的接觸面積來增加耦合比。
參見圖4，在去除掩模圖案140之后的工藝結(jié)果之上形成用于電荷阻擋層的第二絕緣層150，第二絕緣層150具有暴露出第一外圍電路區(qū)Pl的第一導(dǎo)電層120A的一部分的區(qū)域(下文稱為開放區(qū)域)01。形成開放區(qū)域01的原因在于，防止在第一外圍電路區(qū)Pl中形成的外圍電路柵的浮柵和控制柵因第二絕緣層150而相互斷開連接，浮柵與控制柵為相互電連接。
在具有開放區(qū)域01的第二絕緣層150上形成用于控制柵的第二導(dǎo)電層160。
盡管在圖中未示出，但是將單元區(qū)C的第一絕緣層110A、第一導(dǎo)電層120A、第二絕緣層150和第二導(dǎo)電層160圖案化，由此形成上述存儲(chǔ)器單元。另外，將第一外圍電路區(qū)Pl 的第一導(dǎo)電層120A、具有開放區(qū)域01的第二絕緣層150、第二導(dǎo)電層160圖案化，由此形成上述外圍電路柵。另外，選擇性地刻蝕第二外圍電路區(qū)P2的第二導(dǎo)電層160，由此形成上述電阻器，其僅由第一導(dǎo)電層120A形成。
然而，上述制造方法具有以下問題。
首先，在圖2的工藝中，可能同時(shí)對(duì)單元區(qū)C、第一外圍電路區(qū)Pl和第二外圍電路區(qū)P2執(zhí)行隔離溝槽形成工藝以及用于形成填充在隔離溝槽中的隔離層130的工藝。這里， 單元區(qū)C的圖案密度可能高于外圍電路區(qū)P的圖案密度。換言之，相比于外圍電路區(qū)P的有源區(qū)A2和A3以及隔離層130，單元區(qū)C的有源區(qū)Al和隔離層130可能密集地形成。由于這種圖案密度差異所引起的負(fù)載效應(yīng)，可能會(huì)導(dǎo)致單元區(qū)C與外圍電路區(qū)P之間的許多差異，例如，為了形成隔離溝槽而執(zhí)行的刻蝕工藝的刻蝕速度上的差異、為了形成隔離層130 而填充的絕緣層的填充厚度上的差異、以及為了形成隔離層130而執(zhí)行的CMP工藝的CMP 速度上的差異。
其次，在圖3的工藝中，為了使第一導(dǎo)電層120A僅從單元區(qū)C的隔離層130A突出， 可能需要額外的工藝用于形成覆蓋外圍電路區(qū)P的掩模圖案140。由于掩模圖案形成工藝要經(jīng)歷一系列步驟，諸如光致抗蝕劑涂覆步驟、曝光步驟和顯影步驟，因此隨著掩模圖案形成工藝的次數(shù)的增加而可能增加整個(gè)工藝的成本、時(shí)間的困難程度。
此外，在圖2的工藝中形成隔離溝槽之后，還對(duì)第一外圍電路區(qū)Pl的襯底100執(zhí)行離子注入工藝，以便改善外圍電路晶體管的靜態(tài)電流。在形成覆蓋單元區(qū)C和第二外圍電路區(qū)P2的掩模圖案的狀態(tài)下執(zhí)行這種離子注入工藝。然而，在執(zhí)行離子注入工藝之后的用于去除掩模圖案的工藝中，已經(jīng)形成在單元區(qū)C中的第一導(dǎo)電層120A可能會(huì)傾斜，稱為傾斜現(xiàn)象。這是因?yàn)橐呀?jīng)形成在單元區(qū)C中的第一導(dǎo)電層120A相比于外圍電路區(qū)P具有非常小的線寬。
就此而言，正在開發(fā)解決上述問題的非易失性存儲(chǔ)器件制造方法。發(fā)明內(nèi)容
本發(fā)明的示例性實(shí)施例涉及一種制造非易失性存儲(chǔ)器件的方法，所述方法可以保證工藝中的均勻性，并且減少工藝時(shí)間、成本、難度和失效。
根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，一種制造非易失性存儲(chǔ)器件的方法包括以下步驟在包括第一區(qū)和第二區(qū)的襯底上形成第一絕緣層和第一導(dǎo) 電層；通過選擇性地刻蝕第一區(qū)的第一導(dǎo)電層、第一絕緣層和襯底而在第一區(qū)中形成第一隔離溝槽；形成填充在第一隔離溝槽中的第一隔離層；在第一隔離層和第一導(dǎo)電層上形成第二絕緣層和導(dǎo)電的覆蓋層；刻蝕第二區(qū)的覆蓋層和第二絕緣層；在所得結(jié)構(gòu)上形成第二導(dǎo)電層；以及通過選擇性地刻蝕第一區(qū)的第二導(dǎo)電層、覆蓋層、第二絕緣層、第一導(dǎo)電層和第一絕緣層來形成第一柵圖案，并且通過選擇性地刻蝕第二區(qū)的第二導(dǎo)電層、第一導(dǎo)電層、第一絕緣層和襯底而在第二區(qū)中形成第二隔離溝槽。
根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，一種制造非易失性存儲(chǔ)器件的方法，包括以下步驟在包括單元區(qū)、第一外圍電路區(qū)和第二外圍電路區(qū)的襯底上形成用于隧道絕緣層的第一絕緣層和用于浮柵的第一導(dǎo)電層；通過選擇性地刻蝕單元區(qū)的第一導(dǎo)電層、第一絕緣層和襯底而在單元區(qū)中形成第一隔離溝槽；形成填充在第一隔離溝槽中的第一隔離層；在第一隔離層和第一導(dǎo)電層上形成用于電荷阻擋層的第二絕緣層和導(dǎo)電的覆蓋層；去除第一外圍電路區(qū)的覆蓋層和第二絕緣層，而將第二外圍電路區(qū)的覆蓋層和第二絕緣層圖案化以定位在有源區(qū)中；在所得結(jié)構(gòu)上形成用于控制柵的第二導(dǎo)電層；以及通過選擇性地刻蝕單元區(qū)的第二導(dǎo)電層、覆蓋層、第二絕緣層、第一導(dǎo)電層和第一絕緣層來形成第一柵圖案，并且通過選擇性地刻蝕第一外圍電路區(qū)和第二外圍電路區(qū)的第二導(dǎo)電層、第一導(dǎo)電層、第一絕緣層和襯底來在所述第一外圍電路區(qū)和所述第二外圍電路區(qū)中形成第二隔離溝槽。
根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例，一種制造非易失性存儲(chǔ)器件的方法，包括以下步驟在包括第一區(qū)和第二區(qū)的襯底上形成第一絕緣層和第一導(dǎo)電層；在第一區(qū)的襯底中形成第一隔離層；在第一隔離層和第一導(dǎo)電層上形成第二絕緣層和導(dǎo)電的覆蓋層；刻蝕第二區(qū)的覆蓋層和第二絕緣層；在所得結(jié)構(gòu)上形成第二導(dǎo)電層；以及通過選擇性地刻蝕第一區(qū)的第二導(dǎo)電層、覆蓋層、第二絕緣層、第一導(dǎo)電層和第一絕緣層以及第二區(qū)的第二導(dǎo)電層、第一導(dǎo)電層、第一絕緣層和襯底而在第一區(qū)中形成第一柵圖案以及在第二區(qū)中形成第二隔離溝槽。


圖1至圖4是說明制造現(xiàn)有的非易失性存儲(chǔ)器件的方法的截面圖。
圖5是說明根據(jù)本發(fā)明一個(gè)示例性實(shí)施例的非易失性存儲(chǔ)器件的平面圖。
圖6至圖16是根據(jù)本發(fā)明一個(gè)示例性實(shí)施例的制造非易失性存儲(chǔ)器件的方法的截面圖。
圖17至圖20是根據(jù)本發(fā)明另一個(gè)示例性實(shí)施例的制造非易失性存儲(chǔ)器件的方法的平面圖和截面圖。
具體實(shí)施方式
下面將參照附圖更加詳細(xì)描述本發(fā)明的示例性實(shí)施例。然而，可以采用不同的方式來實(shí)現(xiàn)本發(fā)明，而不應(yīng)將本發(fā)明理解為限于本文所提供的實(shí)施例。確切地說，提供這些實(shí)施例是為了使本說明書清楚且完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在整個(gè)說明書中，相同的附圖標(biāo)記在本發(fā)明的不同附圖和實(shí)施例中表示相同的部分。
附圖并非按比例繪制，在某些情況下，為了清楚地示出實(shí)施例的特征可能對(duì)比例做了夸大處理。當(dāng)提及第一層在第二層“上”或在襯底“上”時(shí)， 其不僅涉及第一層直接形成在第二層或襯底上的情況，而且還涉及在第一層與第二層或在第一層與襯底之間存在第三層的情況。
圖5是說明根據(jù)本發(fā)明的一個(gè)示例性實(shí)施例的非易失性存儲(chǔ)器件的平面圖。
參見圖5，非易失性存儲(chǔ)器件包括要形成多個(gè)存儲(chǔ)器單元的單元區(qū)C、以及要形成例如外圍電路晶體管或電阻器的多個(gè)單位元件的外圍電路區(qū)P。在本發(fā)明的示例性實(shí)施例中，具體地，要形成外圍電路晶體管的區(qū)域?qū)⒈环Q為第一外圍電路區(qū)P1，而要形成電阻器的區(qū)域?qū)⒈环Q為第二外圍電路區(qū)P2。單元區(qū)C、第一外圍電路區(qū)Pl和第二外圍電路區(qū)P2布置成行。然而，本發(fā)明不限于此。第一外圍電路區(qū)Pl和第二外圍電路區(qū)P2也可以只是圍繞單元區(qū)C布置。
首先，將描述單元區(qū)C。在半導(dǎo)體襯底中，多個(gè)有源區(qū)Al在彼此平行布置的同時(shí)沿一個(gè)方向Υ1-ΥΓ延伸。在半導(dǎo)體襯底上，多個(gè)控制柵CG在彼此平行布置的同時(shí)沿橫跨有源區(qū)Al的方向Χ1-ΧΓ延伸。在控制柵CG與有源區(qū)Al之間的相交處形成有島型的浮柵 FG。在浮柵FG與半導(dǎo)體襯底之間插入有隧道絕緣層(未示出)，在浮柵FG與控制柵CG之間插入有電荷阻擋層(未示出)。一個(gè)浮柵FG、該浮柵FG之下的隧道絕緣層、該浮柵FG之上的電荷阻擋層、以及與該浮柵FG接觸的控制柵CG構(gòu)成單位存儲(chǔ)器單元MC。
然后，將描述第一外圍電路區(qū)P1。在半導(dǎo)體襯底中形成有條形的有源區(qū)A2，并且在半導(dǎo)體襯底上橫跨有源區(qū)A2形成有外圍電路柵PG。結(jié)區(qū)在有源區(qū)A2中形成在外圍電路柵PG的兩側(cè)。在外圍電路柵PG與有源區(qū)A2之間插入有柵電介質(zhì)層(未示出)。外圍電路柵PG、結(jié)區(qū)和柵電介質(zhì)層構(gòu)成外圍電路晶體管。外圍電路柵PG的形狀、有源區(qū)A2的形狀等不限于上述示例性實(shí)施例，而是可以不同地改變。
最后，將描述第二外圍電路區(qū)P2。在半導(dǎo)體襯底中形成有條形的有源區(qū)A3，并且在有源區(qū)A3上形成有電阻器R。電阻器R可以由與單元區(qū)C的 浮柵FG基本相同的材料層形成。在電阻器R與有源區(qū)A3之間插入有絕緣層，在電阻器R上也可以形成有絕緣層。電阻器R的形狀、有源區(qū)A3的形狀等不限于上述示例性實(shí)施例，而是可以不同地改變。
將參照?qǐng)D6至圖20詳細(xì)描述制造上述非易失性存儲(chǔ)器件的方法。
圖6至圖16是說明根據(jù)本發(fā)明的實(shí)施例的制造非易失性存儲(chǔ)器件的方法的截面圖。具體地，在圖6至圖12中，單元區(qū)C表示沿圖5的線Χ1-ΧΓ截取的截面，第一外圍電路區(qū)Pl表示沿圖5的線X2-X2’截取的截面，第二外圍電路區(qū)P2表示沿圖5的線X3-X3’ 截取的截面。在圖13至圖16中，單元區(qū)C表示沿圖5的線Υ1-ΥΓ截取的截面，第一外圍電路區(qū)Pl表示沿圖5的線Y2-Y2’截取的截面，第二外圍電路區(qū)P2表示沿圖5的線Y3-Y3’ 截取的截面。
參見圖6，在襯底10中限定出單元區(qū)C、第一外圍電路區(qū)Pl和第二外圍電路區(qū)P2。 襯底10可以包括諸如硅襯底的半導(dǎo)體襯底。
在襯底10上形成用于隧道絕緣層的第一絕緣層11和用于浮柵的第一導(dǎo)電層12， 并且形成第一硬掩模層13。第一絕緣層11例如可以包括氧化物層，第一導(dǎo)電層12例如可以包括摻雜多晶硅層，第一硬掩模層13可以包括諸如氮化物層或氧化物層的絕緣層。
參見圖7，在第一硬掩模層13上形成掩模圖案14以在暴露出單元區(qū)C的隔離區(qū)的同時(shí)覆蓋外圍電路區(qū)P?？梢越?jīng)由光致抗蝕劑涂覆工藝、曝光工藝和顯影工藝來形成掩模圖案14。
利用掩模圖案14作為刻蝕掩模來刻蝕第一硬掩模層13以形成第一硬掩模圖案 13A，以及利用掩模圖案14和/或第一硬掩模圖案13A作為刻蝕掩模來刻蝕第一導(dǎo)電層12、第一絕緣層11和襯底10，以在單元區(qū)C中形成隔離溝槽Tl以及由隔離溝槽Tl限定的有源區(qū)Al。在上述工藝中被刻蝕的第一導(dǎo)電層12和第一絕緣層11分別由附圖標(biāo)記12A和IlA表不。
也就是，不同于現(xiàn)有技術(shù)，在本發(fā)明的示例性實(shí)施例中，首先形成單元區(qū)C的隔離溝槽Tl和有源區(qū)Al。
參見圖8，在圖7的工藝結(jié)果上形成絕緣層(例如，氧化物層)，其具有足夠的厚度以填充隔離溝槽Tl，并且執(zhí)行平坦化工藝(例如，CMP工藝)直到第一導(dǎo)電層12A暴露出來為止，由此形成隔離層15。如上所述，由于隔離溝槽Tl僅形成在單元區(qū)C中，因此隔離層15 也僅形成在單元區(qū)C中。
參見圖9，去除單元區(qū)C的隔離層15的上部。由附圖標(biāo)記15A來表示上部被去除的隔離層15。作為上述工藝的結(jié)果，單元區(qū)C的第一導(dǎo)電層12A的上部從隔離層15A突出。 這是為了通過增加浮柵與控制柵之間的接觸面積來提高耦合比。
可以利用第一導(dǎo)電層12A的刻蝕速率與隔離層15的刻蝕速率之間的差異來執(zhí)行用于去除隔離層15的上部的工藝，而無需使用額外的掩模圖案形成工藝。例如，可以通過利用對(duì)氧化物層比對(duì)多晶硅層具有高刻蝕速率的刻蝕溶液或刻蝕氣體的刻蝕工藝來執(zhí)行用于去除隔離層15的上部的工藝。在現(xiàn)有技術(shù)中，由于是在外圍電路區(qū)以及單元區(qū)中形成隔離層，因此要形成覆蓋外圍電路區(qū)的掩模圖案以防止外圍電路區(qū)的隔離層損失，然后去除隔離層的上部(參見圖3)。然而，在本發(fā)明的示例性實(shí)施例中，由于未在外圍電路區(qū)P中形成隔離層，因此可以通過省略用于形成覆蓋外圍電路區(qū)的掩模圖案的工藝來減少工藝時(shí)間、成本和難度。
參見圖10，在圖9的工藝結(jié)果之上形成用于電荷阻擋層的第二絕緣層16?？梢匝刂虏拷Y(jié)構(gòu)的表面形成第二絕緣層16，例如，第二絕緣層16可以包括順序?qū)盈B的氧化物、 氮化物、氧化物(ONO)層。
在第二絕緣層16上形成覆蓋層17。覆蓋層17在后續(xù)的工藝中保護(hù)第二絕緣層 16，覆蓋層17可以由諸如摻雜有雜質(zhì)的多晶硅層的導(dǎo)電層形成。
參見圖11，在覆蓋層17上形成掩模圖案18，以覆蓋單元區(qū)C以及第二外圍電路區(qū) P2的電阻器形成區(qū)域，并且暴露出第二外圍電路區(qū)P2的其余區(qū)域和整個(gè)第一外圍電路區(qū) P1。利用掩模圖案18作為刻蝕阻擋來刻蝕覆蓋層17和第二絕緣層16。分別由附圖標(biāo)記 17A和16A來表示被刻蝕的覆蓋層17和被刻蝕的第二絕緣層16。
執(zhí)行上述工藝的原因在于，去除第二絕緣層16以形成第一外圍電路區(qū)Pl的外圍電路柵。具體地，在現(xiàn)有技術(shù)中，第一外圍電路區(qū)的第二絕緣層被部分地去除。然而，在本發(fā)明的示例性實(shí)施例中，第一外圍電路區(qū)Pl的整個(gè)第二絕緣層16都被去除。這是為了在圖13的后續(xù)工藝中在形成單元區(qū)C的柵圖案Gl的同時(shí)在第一外圍電路區(qū)Pl中形成隔離溝槽。這將在下文詳細(xì)描述。
另外，執(zhí)行上述工藝的原因是因?yàn)榈诙鈬娐穮^(qū)P2的電阻器僅由第一導(dǎo)電層 12A形成，第二絕緣層16保留在電阻器上。
參見圖12，在去除掩模圖案18之后被暴露出的第一導(dǎo)電層12A和覆蓋層17上形成用于控制柵的第二導(dǎo)電層19。第二導(dǎo)電層19例如可以包括金屬層、金屬硅化物層、摻雜多晶娃層等。
參見圖13，在第二導(dǎo)電層19上形成諸如氮化物層的第二硬掩模層，并且在第二硬掩模層上形成掩模圖案21以在暴露出外圍電路區(qū)P的隔離區(qū)、即第一外圍電路區(qū)Pl和第二外圍電路區(qū)P2的隔離區(qū)的同時(shí)覆蓋要形成單元區(qū)C的控制柵的區(qū)域。
利用掩模圖案21作為刻蝕掩模來刻蝕第二硬掩模層以形成第二硬掩模圖案20， 以及利用掩模圖案21和/或第二硬掩模圖案20來刻蝕單元區(qū)C的第二導(dǎo)電層19、覆蓋層 17A、第二絕緣層16A、第一導(dǎo)電層12A和第一絕緣層11A，以在單元區(qū)C中形成柵圖案G1。 分別由附圖標(biāo)記19A、17B、16B、12B和IlB來表示被刻蝕的第二導(dǎo)電層19、覆蓋層17A、第二絕緣層16A、第一導(dǎo)電層12A和第一絕緣層11A。作為上述工藝的結(jié)果,在包括第二導(dǎo)電層 19A作為控制柵和第一導(dǎo)電層12B作為浮柵的單元區(qū)C中形成了多個(gè)存儲(chǔ)器單元。
在用于形成單元區(qū)C的柵圖案Gl的刻蝕工藝中，當(dāng)刻蝕第二導(dǎo)電層19、覆蓋層 17A和第二絕緣層16A時(shí)，第一外圍電路區(qū)Pl和第二外圍電路區(qū)P2的第二導(dǎo)電層19、第一導(dǎo)電層12A、第一絕緣層IlA也分別被刻蝕。由于經(jīng)由圖11的工藝已從第一外圍電路區(qū)Pl 去除了覆蓋層17和第二絕緣層16，并且覆蓋層17A和第二絕緣層16A在第二外圍電路區(qū) P2中與掩模圖案21重疊的寬度小，因此在第一外圍電路區(qū)Pl和第二外圍電路區(qū)P2中通過掩模圖案21僅刻蝕第二導(dǎo)電層19、第一導(dǎo)電層12A、第一絕緣層IlA和襯底10。當(dāng)在用于形成單元區(qū)C的柵圖案Gl的刻蝕工藝中刻蝕第一導(dǎo)電層12A和第一絕緣層IlA時(shí)，通過刻蝕第一外圍電路區(qū)Pl和第二外圍電路區(qū)P2的第二導(dǎo)電層19、第一導(dǎo)電層12A和第一絕緣層IlA而暴露出的襯底10也被刻蝕。結(jié)果，在第一外圍電路區(qū)Pl和第二外圍電路區(qū)P2 的襯底10中形成了隔離溝槽T2和T3以及由隔離溝槽T2和T3限定出的有源區(qū)A2和A3。 分別由附圖標(biāo)記19A、12B和IlB來表不被刻蝕的第二導(dǎo)電層19、第一導(dǎo)電層12A和第一絕緣層IlA0由于第二外圍電路區(qū)P2的第二絕緣層16A和覆蓋層17A位于有源區(qū)A3中，因此第二絕緣層16A和覆蓋層17A不被刻蝕而是保留原貌。
即，與現(xiàn)有技術(shù)不同，在本發(fā)明的實(shí)施例中，首先執(zhí)行形成單元區(qū)C的隔離溝槽Tl 和有源區(qū)Al的工藝，然后單獨(dú)地執(zhí)行用于形成外圍電路區(qū)P的隔離溝槽T2和T3以及有源區(qū)A2和A3的工藝。以此方式，可以防止工藝均勻性因上述圖案密度差異所引起的負(fù)載效應(yīng)而降低。此外，由于用于形成外圍電路區(qū)P的隔離溝槽T2和T3以及有源區(qū)A2和A3的工藝是與用于形成單元區(qū)C的柵圖案Gl的工藝一起執(zhí)行的，因此可以簡(jiǎn)化整個(gè)工藝。
參見圖14，在去除掩模圖案21之后的工藝結(jié)果上形成絕緣層(例如，氧化物層)， 其具有足夠的厚度以填充單元區(qū)C的柵圖案Gl之間的間隙，并且執(zhí)行平坦化工藝(例如， CMP工藝)直到第二硬掩模圖案20暴露出來為止，由此形成絕緣層22。
此時(shí)，由于已經(jīng)在第一外圍電路區(qū)Pl和第二外圍電路區(qū)P2中形成了隔離溝槽T2 和T3，因此絕緣層22形成在隔離溝槽T2和T3中以構(gòu)成隔離層。圖14示出絕緣層22填充隔離溝槽T2和T3的一部分。然而，本發(fā)明不限于此。例如，絕緣層22可以完全填充隔離溝槽T2和T3。
作為上述工藝的結(jié)果`而形成的絕緣層22可以將單元區(qū)C中的柵圖案Gl相互分隔開，并且在外圍電路區(qū)P中用作隔離層。也就是，與現(xiàn)有技術(shù)相比，可以在外圍電路區(qū)P中形成隔離層，而無需增加任何工藝。
參見圖15，在圖14的工藝結(jié)果上形成掩模圖案23，以覆蓋單元區(qū)C以及要形成第一外圍電路區(qū)Pl的外圍電路柵的區(qū)域，并且暴露出第二外圍電路區(qū)P2中的有源區(qū)A3而同時(shí)覆蓋第二外圍電路區(qū)P2中的其余區(qū)域。
參見圖16，利用掩模圖案23作為刻蝕掩模來刻蝕第一外圍電路區(qū)Pl的第二硬掩模圖案20、第二導(dǎo)電層19A、第一導(dǎo)電層12B和第一絕緣層11B，由此在第一外圍電路區(qū)Pl 中形成外圍電路柵PG。分別由附圖標(biāo)記20A、19B、12C和IlC來表示被刻蝕的第二硬掩模圖案20、第二導(dǎo)電層19A、第一導(dǎo)電層12B和第一絕緣層11B。
在執(zhí)行用于形成外圍電路柵PG的刻蝕工藝時(shí)，利用掩模圖案23作為刻蝕掩模來刻蝕第二外圍電路區(qū)P2的結(jié)構(gòu)，從第二外圍電路區(qū)P2去除被掩模圖案23完全暴露出來的第二硬掩模圖案20和第二導(dǎo)電層19A。然而，由于第一導(dǎo)電層12B和第一絕緣層IlB的一部分被覆蓋層17A和第二絕緣層16A覆蓋，因此僅去除未被覆蓋層17A和第二絕緣層16A 覆蓋的其它部分。換言之，在上述刻蝕工藝中，覆蓋層17A和第二絕緣層16A用作第一導(dǎo)電層12B和第一絕緣層IlB的刻蝕阻擋。另外，覆蓋層17A可以由與第一導(dǎo)電層12B和/或第二導(dǎo)電層19A基本相同的材料形成，因而可以在第一導(dǎo)電層12B的刻蝕工藝中和/或在第二導(dǎo)電層19A的刻蝕工藝中去除覆蓋層17A。作為上述工藝的結(jié)果，在第二外圍電路區(qū) P2中形成了由被刻蝕的第一導(dǎo)電層12C形成的電阻器R，并且保留的第二絕緣層16A和被刻蝕的第一絕緣層IlC形成在電阻器R上和電阻器R之下。
在上述刻蝕工藝中，可以部分地去除外圍電路區(qū)P的絕緣層22。一部分被去除的絕緣層22由附圖標(biāo)記22A表示。
盡管未在附圖中示出，但是可以執(zhí)行后續(xù)的工藝，例如，經(jīng)由絕緣層沉積和毯式刻蝕工藝(blanket etching process)而在外圍電路柵PG的側(cè)壁形成間隔件的工藝、在形成后續(xù)的自對(duì)準(zhǔn)接觸(SAC)時(shí)沉積用作刻蝕停止層的氮化物層的工藝、形成覆蓋氮化物層的層間電介質(zhì)層的工藝等。
根據(jù)上述制造方法，可以實(shí)現(xiàn)以下效果。
首先，單獨(dú)地執(zhí)行用于形成單元區(qū)的隔離溝槽和隔離層的工藝以及用于形成外圍電路區(qū)的隔離溝槽和隔離層的工藝，使得可以防止隔離溝槽形成工藝中或隔離層形成工藝中的均勻性因圖案密度差異所引起的負(fù)載效應(yīng)而降低。
另外，由于在用于形成外圍電路區(qū)的隔離溝槽的工藝中完成了單元區(qū)的柵圖案 (參見圖13)，因此可以同時(shí)執(zhí)行離子注入工藝以用于在單元區(qū)的有源區(qū)中和外圍電路區(qū)的有源區(qū)中形成結(jié)區(qū)，例如以用于改善靜態(tài)電流，使得可以實(shí)現(xiàn)工藝簡(jiǎn)化且可以減少工藝失效。
此外，在執(zhí)行容許用于浮柵的導(dǎo)電層從單元區(qū)中的隔離層突出的工藝(參見圖9) 時(shí)，由于整個(gè)外圍電路區(qū)已經(jīng)被用于浮柵的導(dǎo)電層覆蓋，因此可以省略用于形成覆蓋外圍電路區(qū)的掩模圖案的工藝，使得可以實(shí)現(xiàn)工藝簡(jiǎn)化。
此外，即使單獨(dú)地執(zhí)行用于形成單元區(qū)的隔離溝槽和隔離層以及用于形成外圍電路區(qū)的隔離溝槽和隔離層的工藝，也不會(huì)增加工藝步驟。例如，可以與用于形成單元區(qū)的柵圖案的工藝一起執(zhí)行用于形成外圍電路區(qū)的隔離溝槽的工藝，以及可以與用于形成填充在單元區(qū)的柵圖案之間的絕緣層的工藝一起執(zhí)行用于形成外圍電路區(qū)的隔離層的工藝。
另外，隨著非易失性存儲(chǔ)器件的集成度增加，難以在圖案密集并具有小線寬的單元區(qū)C中利用現(xiàn)有的光致抗蝕劑涂覆工藝、曝光工藝 和顯影工藝來形成具有期望線寬的圖案。就這點(diǎn)而言，已經(jīng)提出了稱為間隔件圖案化技術(shù)(SPT)工藝的工藝，這在本領(lǐng)域是公知的。在下文中，將描述如下的情況在根據(jù)本發(fā)明的實(shí)施例的制造非易失性存儲(chǔ)器件的方法中利用SPT工藝來形成圖13的柵圖案PG。
圖17至圖20是說明根據(jù)本發(fā)明的另一個(gè)實(shí)施例的制造非易失性存儲(chǔ)器件的方法的平面圖和截面圖。圖17和圖18是僅說明單元區(qū)C的平面圖，圖19和圖20是沿著圖5 的線Υ1-ΥΓ、Y2-Y2’和Υ3-Υ3’截取的截面圖。在本實(shí)施例的描述中，將簡(jiǎn)要給出或省略與上述實(shí)施例基本相同的描述。
首先，執(zhí)行上述的圖6至圖12的工藝。
參見圖17和圖19，在圖12的工藝結(jié)果上形成諸如氮化物層的第三硬掩模層30， 并且在第三硬掩模層30上形成掩模圖案31以交替地覆蓋單元區(qū)C的控制柵區(qū)域(參見由虛線表示的部分)之間的區(qū)域。可以經(jīng)由光致抗蝕劑涂覆工藝、曝光工藝和顯影工藝來形成掩模圖案31，并且掩模圖案31可以具有圖中所示的條形。
參見圖18和圖19，在第三硬掩模層30和掩模圖案31上沿著第三硬掩模層30和掩模圖案31的表面形成用于間隔件的絕緣層，例如氧化物層或氮化物層，并且執(zhí)行毯式刻蝕工藝直到第三硬掩模層30暴露出來為止，由此在單元區(qū)C的掩模圖案31的側(cè)壁形成間隔件32。在這種毯式刻蝕工藝中，形成在外圍電路區(qū)P中的絕緣層被去除。
參見圖20，去除掩模圖案31以僅允許間隔件32保留在單元區(qū)C中?？梢酝ㄟ^利用O2等離子體的剝離工藝來容易地去除掩模圖案31。
在外圍電路區(qū)P的第三硬掩模層30上形成掩模圖案33以暴露出第一外圍電路區(qū) Pl和第二外圍電路區(qū)Ρ2的隔離區(qū)域。
盡管在附圖中未示出，但是可以利用單元區(qū)C的間隔件32和外圍電路區(qū)P的掩模圖案33作為刻蝕阻擋來刻蝕下部結(jié)構(gòu)。換言之，單元區(qū)C的間隔件32和外圍電路區(qū)P的掩模圖案33執(zhí)行與圖13的掩模圖案21基本相同的功能，并且第三硬掩模層30執(zhí)行與圖 13的第二硬掩模層相同的功能。
因此，可以實(shí)現(xiàn)與圖13所示的結(jié)構(gòu)基本相似的結(jié)構(gòu)，S卩，在單元區(qū)C中形成柵圖案，并且在第一外圍電路區(qū)Pl和第二外圍電路區(qū)Ρ2中形成隔離溝槽Τ2和Τ3。然而，本實(shí)施例的單元區(qū)C的柵圖案不具有線形，而是具有框架形，其中線圖案在單元區(qū)C的邊緣(參見圖18的Ε)彼此連接，這與圖13不同。這是因?yàn)檠谀D案31具有條形，間隔件32具有包圍掩模圖案31的所有側(cè)壁的框架形，因而利用間隔件32而刻蝕出的單元區(qū)C的柵圖案也具有框架形。因此，為了形成如圖5和圖13所示的單元區(qū)C中的線型柵圖案G1，可以去除單元區(qū)C的邊緣(參見圖18的Ε)的柵圖案，由此將一個(gè)框架結(jié)構(gòu)分成兩個(gè)線結(jié)構(gòu)，這將在下面描述。
在如上所述利用間隔件32形成單元區(qū)C的柵圖案時(shí)，可以通過克服曝光極限來減小單元區(qū)C的柵圖案的寬度，引起單元區(qū)C的集成度的提高。這是因?yàn)榭梢酝ㄟ^調(diào)整用于間隔件的絕緣層的厚度而將間隔件32的寬度調(diào)整到非常小。
后續(xù)工藝與圖1 4至圖16描述的工藝基本相同。還可以執(zhí)行上述的用于從單元區(qū) C的邊緣E去除柵圖案的工藝，因而圖15和圖16的工藝可能部 分地改變。然而，雖然在圖 15和圖16未示出單元區(qū)C的邊緣Ε，但是也可以在圖14至圖16中說明后續(xù)的工藝。
具體地，在圖15的工藝中，掩模圖案23在暴露出單元區(qū)C的邊緣E的同時(shí)覆蓋單元區(qū)C。在圖16的工藝中，利用掩模圖案23在第一外圍電路區(qū)Pl中形成外圍電路柵PG以及在第二外圍電路區(qū)P2中形成電阻器R，并且去除單元區(qū)C的邊緣E處的柵圖案以獲得線型柵圖案。
根據(jù)如上所述的本發(fā)明另一個(gè)示例性實(shí)施例的制造方法，可以實(shí)現(xiàn)與前述實(shí)施例基本相同的有益結(jié)果。
此外，利用SPT工藝形成單元區(qū)的柵圖案，使得可以超出曝光極限來形成柵圖案， 從而帶來單元區(qū)的集成度顯著增加。
另外，與用于形成外圍電路區(qū)的柵和電阻器的工藝一起執(zhí)行由于SPT工藝造成的在單元區(qū)的邊緣處的柵圖案分離工藝，使得不需要額外的工藝。
根據(jù)本發(fā)明的制造非易失性存儲(chǔ)器件的方法，可以保證工藝中的均勻性，由此減少工藝時(shí)間、成本、難度和失效。
盡管已經(jīng)參照具體的實(shí)施例描述了本發(fā)明，但是對(duì)于本領(lǐng)域技術(shù)人員而言，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下 ，可以進(jìn)行各種變化和修改。
權(quán)利要求
1.一種制造非易失性存儲(chǔ)器件的方法，包括以下步驟在包括第一區(qū)和第二區(qū)的襯底上形成第一絕緣層和第一導(dǎo)電層；通過選擇性地刻蝕所述第一區(qū)的第一導(dǎo)電層、第一絕緣層和襯底而在所述第一區(qū)中形成第一隔離溝槽；形成填充在所述第一隔離溝槽中的第一隔離層；在所述第一隔離層和所述第一導(dǎo)電層上形成第二絕緣層和導(dǎo)電的覆蓋層；刻蝕所述第二區(qū)的覆蓋層和第二絕緣層；在所得結(jié)構(gòu)上形成第二導(dǎo)電層；以及通過選擇性地刻蝕所述第一區(qū)的第二導(dǎo)電層、覆蓋層、第二絕緣層、第一導(dǎo)電層和第一絕緣層來形成第一柵圖案，并且通過選擇性地刻蝕所述第二區(qū)的第二導(dǎo)電層、第一導(dǎo)電層、 第一絕緣層和襯底而在所述第二區(qū)中形成第二隔離溝槽。
2.如權(quán)利要求1所述的方法，在形成所述第一隔離層之后，還包括以下步驟去除所述第一隔離層的一部分，其中，所述第一區(qū)的第一導(dǎo)電層從所述第一隔離層突出。
3.如權(quán)利要求2所述的方法，其中，利用所述第一隔離層對(duì)所述第一導(dǎo)電層的刻蝕選擇性來去除所述第一隔離層的一部分。
4.如權(quán)利要求1所述的方法，在形成所述第二隔離溝槽之后，還包括以下步驟形成填充在所述第一區(qū)的第一柵圖案之間同時(shí)填充所述第二隔離溝槽的全部或一部分的第三絕緣層。
5.如權(quán)利要求1所述的方法，其中，在刻蝕所述覆蓋層和所述第二絕緣層時(shí)，從所述第二區(qū)去除所述覆蓋層和所述第二絕緣層。
6.如權(quán)利要求5所述的方法，在形成所述第二隔離溝槽之后，還包括以下步驟通過選擇性地刻蝕所述第二區(qū)的第二導(dǎo)電層、第一導(dǎo)電層和第一絕緣層而在所述第二區(qū)中形成第二柵圖案。
7.如權(quán)利要求6所述的方法，其中，形成所述第一柵圖案的步驟包括以下步驟在所述第二導(dǎo)電層上形成第一掩模圖案，以交替地覆蓋所述第二導(dǎo)電層的在要形成所述第一區(qū)的控制柵的區(qū)域之間的區(qū)域；在所述第一掩模圖案的側(cè)壁形成間隔件；去除所述第一掩模圖案；以及通過利用間隔件執(zhí)行刻蝕工藝來形成所述第一柵圖案。
8.如權(quán)利要求7所述的方法，在形成所述第一柵圖案和形成所述第二隔離溝槽之后， 還包括以下步驟在從所述第一區(qū)的邊緣去除所述第一柵圖案的同時(shí)形成所述第二柵圖案。
9.如權(quán)利要求1所述的方法，其中，在刻蝕所述覆蓋層和所述第二絕緣層時(shí)，所述覆蓋層和所述第二絕緣層被選擇性地刻蝕并且被定位在所述第二區(qū)的有源區(qū)中。
10.如權(quán)利要求9所述的方法，在形成所述第二隔離溝槽之后，還包括以下步驟 通過去除所述第二區(qū)的第二導(dǎo)電層并且利用被刻蝕的覆蓋層和被刻蝕的第二絕緣層作為刻蝕阻擋來選擇性地刻蝕所述第二區(qū)的第一導(dǎo)電層和第一絕緣層而形成電阻器。
11.如權(quán)利要求10所述的方法，其中，形成所述第一柵圖案的步驟包括以下步驟在所述第二導(dǎo)電層上形成第一掩模圖案，以交替地覆蓋所述第二導(dǎo)電層的在要形成所述第一區(qū)的控制柵的區(qū)域之間的區(qū)域；在所述第一掩模圖案的側(cè)壁形成間隔件；去除所述第一掩模圖案；以及通過利用所述間隔件執(zhí)行刻蝕工藝來形成所述第一柵圖案。
12.如權(quán)利要求11所述的方法，在形成所述第一柵圖案和形成所述第二隔離溝槽之后，還包括以下步驟在從所述第一區(qū)的邊緣去除所述第一柵圖案的同時(shí)形成所述電阻器。
13.—種制造非易失性存儲(chǔ)器件的方法，包括以下步驟在包括單元區(qū)、第一外圍電路區(qū)和第二外圍電路區(qū)的襯底上形成用于隧道絕緣層的第一絕緣層和用于浮柵的第一導(dǎo)電層；通過選擇性地刻蝕所述單元區(qū)的第一導(dǎo)電層、第一絕緣層和襯底而在所述單元區(qū)中形成第一隔離溝槽；形成填充在所述第一隔離溝槽中的第一隔離層；在所述第一隔離層和所述第一導(dǎo)電層上形成用于電荷阻擋層的第二絕緣層和導(dǎo)電的覆蓋層；去除所述第一外圍電路區(qū)的覆蓋層和第二絕緣層，而將所述第二外圍電路區(qū)的覆蓋層和第二絕緣層圖案化以定位在有源區(qū)中；在所得結(jié)構(gòu)上形成用于控制柵的第二導(dǎo)電層；以及通過選擇性地刻蝕所述單元區(qū)的第二導(dǎo)電層、覆蓋層、第二絕緣層、第一導(dǎo)電層和第一絕緣層來形成第一柵圖案，并且通過選擇性地刻蝕所述第一外圍電路區(qū)和所述第二外圍電路區(qū)的第二導(dǎo)電層、第一導(dǎo)電層、第一絕緣層和襯底來在所述第一外圍電路區(qū)和所述第二外圍電路區(qū)中形成第二隔離溝槽。
14.如權(quán)利要求13所述的方法，在形成所述第一隔離層之后，還包括以下步驟去除所述第一隔離層的一部分，其中，所述單元區(qū)的第一導(dǎo)電層從所述第一隔離層突出。
15.如權(quán)利要求14所述的方法，其中，利用所述第一隔離層對(duì)所述第一導(dǎo)電層的刻蝕選擇性來去除所述第一隔離層的一部分。
16.如權(quán)利要求13所述的方法，在形成所述第二隔離溝槽之后，還包括以下步驟 形成填充在所述單元區(qū)的所述第一柵圖案之間同時(shí)填充所述第二隔離溝槽的全部或一部分的第三絕緣層。
17.如權(quán)利要求13所述的方法，在形成所述第二隔離溝槽之后，還包括以下步驟通過選擇性地刻蝕所述第一外圍電路區(qū)的第二導(dǎo)電層、第一導(dǎo)電層和第一絕緣層來形成第二柵圖案，通過去除所述第二外圍電路區(qū)的第二導(dǎo)電層以及利用被圖案化的覆蓋層和被圖案化的第二絕緣層作為刻蝕阻擋來選擇性地刻蝕所述第二外圍電路區(qū)的第一導(dǎo)電層和第一絕緣層而形成電阻器。
18.如權(quán)利要求13所述的方法，其中，形成所述第一柵圖案的步驟包括以下步驟在所述第二導(dǎo)電層上形成第一掩模圖案，以交替地覆蓋所述第二導(dǎo)電層的在要形成所述第一區(qū)的控制柵的區(qū)域之間的區(qū)域；在所述第一掩模圖案的側(cè)壁形成間隔件；去除所述第一掩模圖案；以及通過利用所述間隔件執(zhí)行刻蝕工藝來形成所述第一柵圖案。
19.如權(quán)利要求18所述的方法，還包括以下步驟在形成所述第一柵圖案和形成所述第二隔離溝槽之后，通過選擇性地刻蝕所述第一外圍電路區(qū)的第二導(dǎo)電層、第一導(dǎo)電層和第一絕緣層來形成第二柵圖案，通過去除所述第二外圍電路區(qū)的第二導(dǎo)電層并且利用被圖案化的覆蓋層和被圖案化的第二絕緣層作為刻蝕阻擋來選擇性地刻蝕所述第二外圍電路區(qū)的第一導(dǎo)電層和第一絕緣層而形成電阻器；并且從所述單元區(qū)的邊緣去除所述第一柵圖案。
20.一種制造非易失性存儲(chǔ)器件的方法，包括以下步驟在包括第一區(qū)和第二區(qū)的襯底上形成第一絕緣層和第一導(dǎo)電層；在所述第一區(qū)的襯底中形成第一隔離層；在所述第一隔離層和所述第一導(dǎo)電層上形成第二絕緣層和導(dǎo)電的覆蓋層；刻蝕所述第二區(qū)的覆蓋層和第二絕緣層；在所得結(jié)構(gòu)上形成第二導(dǎo)電層；以及通過選擇性地刻蝕所述第一區(qū)的第二導(dǎo)電層、覆蓋層、第二絕緣層、第一導(dǎo)電層和第一絕緣層以及所述第二區(qū)的第二導(dǎo)電層、第一導(dǎo)電層、第一絕緣層和襯底而在所述第一區(qū)中形成第一柵圖案以及在所述第二區(qū)中形成第二隔離溝槽。
21.如權(quán)利要求20所述的方法，其中，在形成所述第一柵圖案和所述第二隔離溝槽時(shí)， 在與刻蝕所述第一區(qū)的第一導(dǎo)電層和第一絕緣層的同一工藝中刻蝕所述第二區(qū)的襯底。
22.如權(quán)利要求20所述的方法，其中，在刻蝕所述覆蓋層和所述第二絕緣層時(shí)，所述覆蓋層和所述第二絕緣層從所述第二區(qū)的第三區(qū)被去除并在所述第二區(qū)的第四區(qū)中被圖案化。
23.如權(quán)利要求22所述的方法，還包括以下步驟在形成所述第二隔離溝槽之后，通過選擇性地刻蝕所述第三區(qū)的第二導(dǎo)電層、第一導(dǎo)電層和第一絕緣層，以及通過去除所述第四區(qū)的第二導(dǎo)電層并且利用被圖案化的覆蓋層和被圖案化的第二絕緣層作為刻蝕阻擋來選擇性刻蝕所述第四區(qū)的第一導(dǎo)電層和第一絕緣層，而在所述第三區(qū)中形成第二柵圖案以及在所述第四區(qū)中形成電阻器。
全文摘要
本發(fā)明提供一種制造非易失性存儲(chǔ)器件的方法，包括以下步驟在包括第一區(qū)和第二區(qū)的襯底上形成第一絕緣層和第一導(dǎo)電層；通過刻蝕第一導(dǎo)電層、第一絕緣層和襯底而在第一區(qū)中形成第一隔離溝槽；形成填充在第一隔離溝槽中的第一隔離層；形成第二絕緣層和導(dǎo)電的覆蓋層；刻蝕覆蓋層和第二絕緣層；形成第二導(dǎo)電層；以及通過刻蝕第一區(qū)的第二導(dǎo)電層、覆蓋層、第二絕緣層、第一導(dǎo)電層和第一絕緣層來形成第一柵圖案，并且通過刻蝕第二導(dǎo)電層、第一導(dǎo)電層、第一絕緣層和襯底而在第二區(qū)中形成第二隔離溝槽。
文檔編號(hào)H01L21/8247GK103066024SQ201210390818
公開日2013年4月24日 申請(qǐng)日期2012年10月15日 優(yōu)先權(quán)日2011年10月18日
發(fā)明者李南宰 申請(qǐng)人:愛思開海力士有限公司