一種鰭片場(chǎng)效應(yīng)晶體管的制備方法
【專利摘要】本發(fā)明涉及一種鰭片場(chǎng)效應(yīng)晶體管的制備方法，包括：提供半導(dǎo)體襯底；在半導(dǎo)體襯底上形成氧化物硬掩膜層；蝕刻去除部分氧化物硬掩膜層，以形成具有高區(qū)和低區(qū)的階梯形氧化物硬掩膜層；在階梯形氧化物硬掩膜層上沉積第一硬掩膜層；在階梯形氧化物硬掩膜層的高區(qū)和低區(qū)分別形成至少一個(gè)溝槽；填充所述溝槽形成鰭片；沉積第二硬掩膜層，以覆蓋所述鰭片；蝕刻所述第二硬掩膜層、所述第一硬掩膜層以及所述階梯形氧化物硬掩膜層，以在所述每個(gè)鰭片兩側(cè)各形成一個(gè)溝槽；濕法蝕刻去除所述露出的所述氧化物硬掩膜層，以露出所述鰭片的底部；氧化所述鰭片的底部；去除剩余的所述第一硬掩膜層、第二硬掩膜層，以露出所述鰭片。本發(fā)明所述方法簡(jiǎn)單易控。
【專利說(shuō)明】 一種鰭片場(chǎng)效應(yīng)晶體管的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體地，本發(fā)明涉及一種鰭片場(chǎng)效應(yīng)晶體管的制備方法。【背景技術(shù)】
[0002]集成電路性能的提高主要是通過(guò)不斷縮小集成電路器件的尺寸以提高它的速度來(lái)實(shí)現(xiàn)的。目前，由于在追求高器件密度、高性能和低成本中半導(dǎo)體工業(yè)已經(jīng)進(jìn)步到納米技術(shù)工藝節(jié)點(diǎn)，來(lái)自制造和設(shè)計(jì)方面的挑戰(zhàn)已經(jīng)導(dǎo)致了三維設(shè)計(jì)如鰭片場(chǎng)效應(yīng)晶體管(FinFET)的發(fā)展。使用從通過(guò)如蝕刻掉一部分硅層而形成的基板延伸的薄垂直“鰭片”(或鰭片結(jié)構(gòu))制造典型的FinFET。將FinFET的溝道形成在所述垂直的鰭片中，在所述鰭片的上方形成環(huán)繞柵極，并通過(guò)柵極從兩側(cè)控制溝道。另外，在FinFET的凹陷源極/漏極(S/D)部分中的，利用選擇性生長(zhǎng)應(yīng)變材料可用于提高載體遷移率。
[0003]相對(duì)于現(xiàn)有的平面晶體管，所述FinFET器件在靜電控制方面具有更加優(yōu)越的性能，因此被廣泛應(yīng)用。常規(guī)的FinFET器件的設(shè)備中FinFET晶體管中所述鰭片都具有相同的高度。為了進(jìn)一步提高FinFET器件性能，可以制備具有不同高度的鰭片，現(xiàn)有技術(shù)中為了獲得高度不同鰭片的場(chǎng)效應(yīng)晶體管采用下述方法:如圖1a所示，首先在半導(dǎo)體襯底10上形成氧化物層11，然后沉積半導(dǎo)體材料層12例如硅或者多晶硅，最后在所述半導(dǎo)體材料層上形成氮化硅層13以及圖案化的掩膜層，蝕刻上述疊層形成開(kāi)口露出所述半導(dǎo)體材料層，對(duì)所露出的半導(dǎo)體材料層進(jìn)行氧化，形成二氧化硅層14，如圖1b所示，去除所述掩膜層，再形成鰭片掩膜層15，如圖1c所示，然后以鰭片掩膜層為掩膜蝕刻所述氮化物層13、半導(dǎo)體材料層12，如圖1d所示，去除所述鰭片掩膜層14，得到鰭片，如圖1e所示，最后形成柵極以及源漏如圖1f所示，在該技術(shù)方案中通過(guò)對(duì)半導(dǎo)體材料層進(jìn)行氧化改變半導(dǎo)體材料層的高度，以此為基底形成高度不同的鰭片，改變所述鰭片場(chǎng)效應(yīng)晶體管的性能以及晶體管總通道的寬度，但是在所述方法中所述鰭片的高度、所述鰭片高度和所形成的溝道寬度之比都不容易控制，影響了鰭片場(chǎng)效應(yīng)晶體管的性能以及產(chǎn)品的良率。
[0004]目前所述鰭片場(chǎng)效應(yīng)晶體管制備過(guò)程中所述鰭片高度很難控制，現(xiàn)有制備方法還不能很好的解決該問(wèn)題，影響了所述鰭片場(chǎng)效應(yīng)晶體管的性能。

【發(fā)明內(nèi)容】

[0005]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡(jiǎn)化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0006]本發(fā)明提供了一種鰭片場(chǎng)效應(yīng)晶體管的制備方法，包括:
[0007]提供半導(dǎo)體襯底；
[0008]在所述半導(dǎo)體襯底上形成氧化物硬掩膜層；
[0009]蝕刻去除部分氧化物硬掩膜層，以形成具有高區(qū)和低區(qū)的階梯形氧化物硬掩膜層；[0010]在所述階梯形氧化物硬掩膜層上沉積第一硬掩膜層并平坦化；
[0011]蝕刻所述第一硬掩膜層、所述階梯形氧化物硬掩膜層，在所述階梯形氧化物硬掩膜層的高區(qū)和低區(qū)分別形成至少一個(gè)溝槽；
[0012]采用半導(dǎo)體材料填充所述溝槽并回刻形成鰭片；
[0013]在所述第一硬掩膜層上沉積第二硬掩膜層，以覆蓋所述鰭片；
[0014]蝕刻所述第二硬掩膜層、所述第一硬掩膜層以及所述階梯形氧化物硬掩膜層，以在所述每個(gè)鰭片兩側(cè)各形成一個(gè)溝槽，在所述溝槽中露出所述氧化物硬掩膜層；
[0015]濕法蝕刻去除所述露出的所述氧化物硬掩膜層，以露出所述鰭片的底部；
[0016]氧化所述鰭片的底部，形成氧化物；
[0017]作為優(yōu)選，所述氧化物硬掩膜層為SiO2材料層。
[0018]作為優(yōu)選，所述第一硬掩膜層為氮化物硬掩膜層。
[0019]作為優(yōu)選，所述第一硬掩膜層為SiN、BN和SiCN中的一種或多種。
[0020]作為優(yōu)選，所述第二硬掩膜層為氮化物硬掩膜層。
[0021]作為優(yōu)選，所述第二硬掩膜層為SiN、BN和SICN中的一種或多種。
[0022]作為優(yōu)選，外延生長(zhǎng)半導(dǎo)體材料填充所述溝槽形成鰭片。
[0023]作為優(yōu)選，所述濕法蝕刻使用DHF。
[0024]作為優(yōu)選，選用H3PO4蝕刻以去除剩余的所述第一硬掩膜層、第二硬掩膜層。
[0025]作為優(yōu)選，選用反應(yīng)離子蝕刻所述第一硬掩膜層、所述階梯形氧化物硬掩膜層，以在所述階梯形氧化物硬掩膜層高區(qū)和低區(qū)分別形成至少一個(gè)溝槽。
[0026]作為優(yōu)選，所述方法還包括在露出的所述鰭片上形成環(huán)繞柵極的步驟。
[0027]作為優(yōu)選，所述方法還包括在所述環(huán)繞柵極兩側(cè)形成源漏的步驟。
[0028]在本發(fā)明中在半導(dǎo)體上形成氧化物硬掩膜層后蝕刻去除部分，形成階梯形的氧化物硬掩膜層，然后以所述高度不一樣的氧化物硬掩膜層為基底形成鰭片，在蝕刻去除鰭片底部氧化物硬掩膜層后再對(duì)暴露的鰭片進(jìn)行氧化，最終形成高度不一樣的鰭片，本發(fā)明所述方法更加容易控制，巧妙的解決的現(xiàn)有技術(shù)中存在鰭片高度不易控制的問(wèn)題，提高了半導(dǎo)體器件的良率。
【專利附圖】

【附圖說(shuō)明】
[0029]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的裝置及原理。在附圖中，
[0030]圖la-f為現(xiàn)有技術(shù)中制備FINFET的過(guò)程示意圖；
[0031]圖2a_j為本發(fā)明中制備FINFET的過(guò)程示意圖；
[0032]圖3為本發(fā)明中制備FINFET的工藝流程示意圖。
【具體實(shí)施方式】
[0033]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。[0034]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的描述，以說(shuō)明本發(fā)明所述鰭片場(chǎng)效應(yīng)晶體管FinFET的制備方法。顯然，本發(fā)明的施行并不限于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0035]應(yīng)予以注意的是，這里所使用的術(shù)語(yǔ)僅是為了描述具體實(shí)施例，而非意圖限制根據(jù)本發(fā)明的示例性實(shí)施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。此外，還應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0036]現(xiàn)在，將參照附圖更詳細(xì)地描述根據(jù)本發(fā)明的示例性實(shí)施例。然而，這些示例性實(shí)施例可以多種不同的形式來(lái)實(shí)施，并且不應(yīng)當(dāng)被解釋為只限于這里所闡述的實(shí)施例。應(yīng)當(dāng)理解的是，提供這些實(shí)施例是為了使得本發(fā)明的公開(kāi)徹底且完整，并且將這些示例性實(shí)施例的構(gòu)思充分傳達(dá)給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見(jiàn)，夸大了層和區(qū)域的厚度，并且使用相同的附圖標(biāo)記表示相同的元件，因而將省略對(duì)它們的描述。
[0037]下面結(jié)合圖2a_j對(duì)本發(fā)明所述鰭片晶體管FINFET的制備方法做進(jìn)一步的說(shuō)明:
[0038]參照?qǐng)D2a，提供半導(dǎo)體襯底101，所述半導(dǎo)體襯底可以是以下所提到的材料中的至少一種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SS0I)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等，在該半導(dǎo)體襯底中還可以形成其他有源器件。在本發(fā)明中優(yōu)選絕緣體上硅(S0I)，由于SOI被制成器件有源區(qū)下方具有絕緣體，該絕緣體埋置于半導(dǎo)體基底層，從而使器件具有更加優(yōu)異的性能，但并不局限于上述示例。
[0039]在所述半導(dǎo)體襯底101上沉積氧化物硬掩膜層102，其中所述氧化物硬掩膜層可以為 SiO2、ZnO, CdO, Ti02、A1203、SnO, Cu2O, NiO、CoO、FeO、Cr2O3 中的一種，所述氧化物硬掩膜層102的沉積方法可以選用化學(xué)氣相沉積(CVD)法、物理氣相沉積(PVD)法或原子層沉積(ALD)法等形成的低壓化學(xué)氣相沉積(LPCVD)、激光燒蝕沉積(LAD)以及選擇外延生長(zhǎng)(SEG)中的一種。本發(fā)明中優(yōu)選化學(xué)氣相沉積(CVD)法，在本發(fā)明的一【具體實(shí)施方式】中，所述氧化物硬掩膜層的厚度為50-3000埃。
[0040]參照?qǐng)D2b，蝕刻所述氧化物硬掩膜層的一端，去除部分氧化物硬掩膜層，以形成階梯形氧化物硬掩膜層，將所述氧化物硬掩膜層分為如圖中所示的I區(qū)(低區(qū))和II區(qū)(高區(qū))，具體地，在所述氧化物硬掩膜層上形成光刻膠掩膜，以所述光刻膠為掩膜層蝕刻所述氧化物硬掩膜層，其中所述蝕刻去除的氧化物的厚度沒(méi)有嚴(yán)格限制，可以根據(jù)目標(biāo)器件的需要進(jìn)行蝕刻，在本發(fā)明中蝕刻去除的氧化物硬掩膜層的厚度為原始厚度的1/4-2/3，同樣蝕刻去除的面積也是可以變化的。
[0041]參照?qǐng)D2c，在所述氧化硬掩膜層上沉積第一硬掩膜層103，優(yōu)選氮化物硬掩膜層，具體地，所述氮化物硬掩膜層可以為SiN、BN和SiCN中的一種或多種。所述氮化物硬掩膜層的沉積方法可以選用化學(xué)氣相沉積(CVD)法、物理氣相沉積(PVD)法或原子層沉積(ALD)法等形成的低壓化學(xué)氣相沉積(LPCVD)、激光燒蝕沉積(LAD)以及選擇外延生長(zhǎng)(SEG)中的一種。本發(fā)明中優(yōu)選化學(xué)氣相沉積(CVD)法，沉積形成氮化物硬掩膜層后執(zhí)行一平坦化步驟，使所述氮化物硬掩膜層獲得平整的表面，在本發(fā)明的一【具體實(shí)施方式】中，所述氮化物硬掩膜層的厚度為50-4000埃。
[0042]參照?qǐng)D2d，蝕刻所述氧化物硬掩膜層以及氮化物硬掩膜層直至露出所述襯底，以在所述氧化物硬掩膜層I區(qū)(低區(qū))和II區(qū)(高區(qū))各形成至少一個(gè)溝槽，具體地，在本發(fā)明中所述刻蝕的方法可以是反應(yīng)離子蝕刻(RIE)、離子束蝕刻、等離子體蝕刻中的一種。在本發(fā)明的一實(shí)施例中，優(yōu)選反應(yīng)離子蝕刻(RIE)，將所述掩膜層蝕刻至所述半導(dǎo)體襯底，形成位于不同區(qū)域的多個(gè)溝槽。在本發(fā)明的一具體實(shí)施例中還可以包括形成圖案化的光刻膠掩膜層的步驟，該圖案定義了所述溝槽開(kāi)口的CD，在蝕刻完成后還可以進(jìn)一步包括去除該光刻膠的步驟。
[0043]參照?qǐng)D2e，填充所述溝槽，以形成半導(dǎo)體鰭片104和104 '，具體地，在本發(fā)明中在所述溝槽中外延生長(zhǎng)硅或多晶硅，以填充所述溝槽，然后進(jìn)行回刻使其與所述氮化物硬掩膜層處于同一高度，以形成所述的多個(gè)鰭片，其中，所述硅或者多晶硅可以選用減壓外延、低溫外延、選擇外延、液相外延、異質(zhì)外延以及分子束外延，在本發(fā)明中優(yōu)選選擇外延，在進(jìn)行外延生長(zhǎng)過(guò)程中所述硅材料層或者多晶硅材料層僅在所述溝槽中生長(zhǎng)，而不會(huì)在所述掩膜層上生長(zhǎng)，使該過(guò)程更加簡(jiǎn)單，避免了外延后去除掩膜層的材料層。
[0044]參照?qǐng)D2f，在所述第一硬掩膜層(氮化物硬掩膜層)以及半導(dǎo)體鰭片上沉積第二硬掩膜層105，以覆蓋所述半導(dǎo)體鰭片，所述第二硬掩膜層優(yōu)選與上述第一硬掩膜層的材料相同。具體地，在本發(fā)明中所述第二硬掩膜層為氮化物硬掩膜層，可以為SiN、BN和SiCN中的一種或多種，所述第二氮化物硬掩膜層可以選用沉積方法或者外延方法形成，優(yōu)選化學(xué)氣相沉積(CVD)法或者選擇外延生長(zhǎng)(SEG)，所述第二氮化物硬掩膜層的厚度為50-1000埃。
[0045]參照?qǐng)D2g，蝕刻所述硬掩膜層至所述半導(dǎo)體襯底，在所述形成的鰭片104和104 '的兩側(cè)各形成一個(gè)溝槽，具體地，沉積光刻膠掩膜層，并在所述光刻膠上形成圖案，以此為掩膜蝕刻所述第二氮化物硬掩膜層、所述氮化物硬掩膜層以及氧化物硬掩膜層至所述半導(dǎo)體襯底，所述鰭片104和104 '的兩側(cè)各形成一個(gè)溝槽，同時(shí)露出所述氧化物硬掩膜層的側(cè)壁。所述蝕刻方法可以選用干法蝕刻或者濕法蝕刻。
[0046]參照?qǐng)D2h，濕法蝕刻去除所述露出的氧化物硬掩膜層，以露出所述鰭片104和104 '的底部部分，具體地，在圖1g形成所述溝槽后便露出所述氧化物硬掩膜層，然后以稀釋的氫氟酸DHF (其中包含HF、H2O2以及H2O)滴至所形成的溝槽中蝕刻所述氧化物硬掩膜層，將包圍所述鰭片的硬掩膜層完全蝕刻去除，露出所述鰭片，形成2h所示圖案。其中，所述DHF的濃度并沒(méi)嚴(yán)格限制，在本發(fā)明中優(yōu)選HF = H2O2 = H2O=0.1-1.5:1: 5，蝕刻至露出所述鰭片后停止。
[0047]參照?qǐng)D2i，氧化所述鰭片104和104 '的底部，以形成氧化物，具體地，蝕刻去除所述氧化物掩膜層后露出所述鰭片的底部，然后執(zhí)行一高溫氧化步驟，氧化所述鰭片104和104 '露出的部分形成氧化物，在該步驟中所述氧化溫度可以為500-1200°C，但并不局限與該溫度，只要能夠?qū)⑺冻龅啮捚耆趸纯?。由于形成所述鰭?04和104 y的氧化物硬掩膜層基底厚度不一樣，因此在蝕刻去除后暴露出鰭片的高度也不一樣，該暴露部分的鰭片被高溫氧化為氧化物，最終所形成的鰭片的高度也就不一樣。
[0048]參照?qǐng)D2j，蝕刻去除所述第二硬掩膜層以及第一硬掩膜層，以露出所述鰭片，具體地，在本發(fā)明中選用H3PO4溶液作為蝕刻液蝕刻剩余的硬掩膜，蝕刻去除所述硬掩膜后露出所述鰭片，得到高度不一樣的鰭片。[0049]在形成所述鰭片之后還進(jìn)一步的包括在所述鰭片上形成環(huán)繞柵極的步驟，以形成類似圖1f圖案，作為優(yōu)選，在形成柵極后還可以進(jìn)一步包括形成源漏的步驟。其中所述柵極以及源漏形成均可以選用本領(lǐng)域常用方法。
[0050]在本發(fā)明中在半導(dǎo)體上形成氧化物硬掩膜層后蝕刻去除部分，形成階梯形的氧化物硬掩膜層，然后以所述高度不一樣的氧化物硬掩膜層為基底形成鰭片，在蝕刻去除鰭片底部氧化物硬掩膜層后露出的鰭片的高度不一樣，最終形成高度不一樣的鰭片，本發(fā)明所述方法更加容易控制，巧妙的解決的現(xiàn)有技術(shù)中存在鰭片高度不易控制的問(wèn)題，提高了半導(dǎo)體器件的良率。
[0051]圖3為本發(fā)明中制備FinFET的工藝流程示意圖，所述工藝包括以下步驟:
[0052]步驟301提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成氧化物硬掩膜層；
[0053]步驟302蝕刻去除部分氧化物硬掩膜層，以形成具有高區(qū)和低區(qū)的階梯形氧化物硬掩膜層；
[0054]步驟303在所述階梯形氧化物硬掩膜層上沉積第一硬掩膜層并平坦化；
[0055]步驟304蝕刻所述第一硬掩膜層、所述階梯形氧化物硬掩膜層，在所述階梯形氧化物硬掩膜層的高區(qū)和低區(qū)分別形成至少一個(gè)溝槽；
[0056]步驟305采用半導(dǎo)體材料填充所述溝槽并回刻形成鰭片，在所述第一硬掩膜層上沉積第二硬掩膜層，以覆蓋所述鰭片；
[0057]步驟306蝕刻所述第二硬掩膜層、所述第一硬掩膜層以及所述階梯形氧化物硬掩膜層，以在所述每個(gè)鰭片兩側(cè)各形成一個(gè)溝槽，在所述溝槽中露出所述氧化物硬掩膜層；
[0058]步驟307濕法蝕刻去除所述露出的所述氧化物硬掩膜層，以露出所述鰭片的底部;
[0059]步驟308氧化所述鰭片的底部，形成氧化物，去除剩余的所述第一硬掩膜層、第二硬掩膜層，以露出所述鰭片。
[0060]本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種鰭片場(chǎng)效應(yīng)晶體管的制備方法，包括: 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上形成氧化物硬掩膜層； 蝕刻去除部分氧化物硬掩膜層，以形成具有高區(qū)和低區(qū)的階梯形氧化物硬掩膜層； 在所述階梯形氧化物硬掩膜層上沉積第一硬掩膜層并平坦化； 蝕刻所述第一硬掩膜層、所述階梯形氧化物硬掩膜層，在所述階梯形氧化物硬掩膜層的高區(qū)和低區(qū)分別形成至少一個(gè)溝槽； 采用半導(dǎo)體材料填充所述溝槽并回刻形成鰭片； 在所述第一硬掩膜層上沉積第二硬掩膜層，以覆蓋所述鰭片； 蝕刻所述第二硬掩膜層、所述第一硬掩膜層以及所述階梯形氧化物硬掩膜層，以在所述每個(gè)鰭片兩側(cè)各形成一個(gè)溝槽，在所述溝槽中露出所述氧化物硬掩膜層； 濕法蝕刻去除所述露出的所述氧化物硬掩膜層，以露出所述鰭片的底部； 氧化所述鰭片的底部，形成氧化物； 去除剩余的所述第一硬掩膜層、第二硬掩膜層，以露出所述鰭片。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述氧化物硬掩膜層為SiO2材料層。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一硬掩膜層為氮化物硬掩膜層。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一硬掩膜層為SiN、BN和SiCN中的一種或多種。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二硬掩膜層為氮化物硬掩膜層。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二硬掩膜層為SiN、BN和SiCN中的一種或多種。
7.根據(jù)權(quán)利要求1所述的方法，其特征在于，外延生長(zhǎng)半導(dǎo)體材料填充所述溝槽形成鰭片。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述濕法蝕刻使用DHF。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，選用H3POJi刻以去除剩余的所述第一硬掩膜層、第二硬掩膜層。
10.根據(jù)權(quán)利要求1所述的方法，其特征在于，選用反應(yīng)離子蝕刻所述第一硬掩膜層、所述階梯形氧化物硬掩膜層，以在所述階梯形氧化物硬掩膜層高區(qū)和低區(qū)分別形成至少一個(gè)溝槽。
11.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述方法還包括在露出的所述鰭片上形成環(huán)繞柵極的步驟。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述方法還包括在所述環(huán)繞柵極兩側(cè)形成源漏的步驟。
【文檔編號(hào)】H01L21/336GK103681325SQ201210323840
【公開(kāi)日】2014年3月26日 申請(qǐng)日期:2012年9月4日 優(yōu)先權(quán)日:2012年9月4日
【發(fā)明者】鄧浩 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司