專利名稱：一種提高靜態(tài)隨機(jī)存儲(chǔ)器讀出冗余度的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子領(lǐng)域，尤其涉及一種提高靜態(tài)隨機(jī)存儲(chǔ)器讀出冗余度的方法。
背景技術(shù)：
靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)作為半導(dǎo)體存儲(chǔ)器中的一類重要產(chǎn)品，在計(jì)算機(jī)、通信、多媒體等高速數(shù)據(jù)交換系統(tǒng)中得到了廣泛的應(yīng)用。如圖I中所示，圖I是一個(gè)90納米以下的通常的SRAM單元的版圖結(jié)構(gòu)，包括有源區(qū)、多晶硅柵、和接觸孔這三個(gè)層次。圖中區(qū)域I所標(biāo)示出來的為控制管(Pass Gate)，該器件為一 NMOS器件，區(qū)域21所標(biāo)示出來的為下拉管(Pull Down M0S)，該器件同樣為一 NMOS器件，區(qū)域22所標(biāo)示出來的為上拉管(Pull Up M0S)，該器件為一 PMOS器件。讀出冗余度是衡量SRAM單元讀出性能的一個(gè)重要參數(shù)，圖2是一個(gè)SRAM器件在讀取時(shí)的工作示意圖，如圖2所示，包括控制管1，下拉管21，上拉管22，假設(shè)第一節(jié)點(diǎn)31存儲(chǔ)數(shù)據(jù)為高電位(即存儲(chǔ)數(shù)據(jù)為“ I ”)，而相應(yīng)地，第二節(jié)點(diǎn)32存儲(chǔ)數(shù)據(jù)為低電位(即存儲(chǔ)數(shù)據(jù)為“0”)，在讀取動(dòng)作前，位線41和位線42會(huì)被預(yù)充電到高電位，讀取動(dòng)作開始時(shí)，字線43打開，由于第一節(jié)點(diǎn)31存儲(chǔ)的數(shù)據(jù)為高電位，所以位線41上的電壓保持不變，而由于第二節(jié)點(diǎn)32存儲(chǔ)的數(shù)據(jù)為低電位，位線42上的電壓會(huì)被向下拉，通過感知位線41和位線42上的電壓差來完成SRAM單元的讀動(dòng)作。在讀出過程中有一個(gè)必須保證的條件，就是不能改變SRAM單元中原先存儲(chǔ)的數(shù)據(jù)。當(dāng)字線43打開后，位線42上的電壓被下拉的同時(shí)，第二節(jié)點(diǎn)32的電位也會(huì)同時(shí)被拉升到一個(gè)中間電位，即不再保持“0”，中間電位的大小是由下拉管和控制管的比例所決定的，即可理解為下拉管和控制管的等效電阻的比例所決定的。為了不改變SRAM單元中原先存儲(chǔ)的數(shù)據(jù)，第二節(jié)點(diǎn)32的中間電位被要求必須小于一定數(shù)值，即下拉管和控制管的等效電阻的比例必須小于一定值。這就是SRAM讀出動(dòng)作時(shí)讀出冗余度的要求。增大控制管的等效電阻，可以降低第二節(jié)點(diǎn)32的中間電位，從而增加SRAM單元的讀出冗余度。隨著工藝代的進(jìn)步，特別是在45納米以下工藝代中，在NMOS器件制備工藝過程中，會(huì)采用在源漏端外延生成嵌入式碳化娃(embedded SiC)工藝，使得NMOS器件的溝道中產(chǎn)生張應(yīng)力，該張應(yīng)力可以提高電子遷移率，從而提高NMOS器件的性能。但是由于控制管是NMOS器件時(shí)，所以在進(jìn)行NMOS器件嵌入式碳化硅工藝時(shí)，同樣 會(huì)對(duì)控制管進(jìn)行NMOS嵌入式碳化硅工藝，這樣，就會(huì)增大控制管在溝道方向上的張應(yīng)力，進(jìn)而減小了控制管的等效電阻，從而降低了隨機(jī)存儲(chǔ)器的讀出冗余度。

發(fā)明內(nèi)容
針對(duì)上述存在的問題，本發(fā)明的目的是提供一種提高靜態(tài)隨機(jī)存儲(chǔ)器讀出冗余度的方法。在嵌入式碳化娃(embedded SiC)工藝過程中，在對(duì)NMOS器件的源漏中外延生長嵌入式碳化硅工藝時(shí)，同時(shí)將PMOS器件和控制管覆蓋，降低了控制管器件的載流子遷移率，增大了控制管的等效電阻，提高了隨機(jī)存儲(chǔ)器讀出冗余度。
本發(fā)明的目的是通過下述技術(shù)方案實(shí)現(xiàn)的
一種提高靜態(tài)隨機(jī)存儲(chǔ)器讀出冗余度的方法，其中，包括下列步驟
提供一包括NMOS晶體管、PMOS晶體管和控制管的半導(dǎo)體襯底；
在所述PMOS晶體管和所述控制管的表面覆蓋一層光刻膠，并且對(duì)所述NMOS晶體管進(jìn)行刻蝕，去除掉所述源極和漏極的硅，在所述NMOS晶體管的源極和漏極形成凹槽；
進(jìn)行外延生長碳化硅工藝，在所述凹槽內(nèi)淀積碳化硅(SiC)。上述的提高隨機(jī)存儲(chǔ)器讀出冗余度的方法，其中，在提供一包括NMOS晶體管、PMOS晶體管和控制管的半導(dǎo)體襯底的步驟中，包括以下步驟
在硅襯底進(jìn)行淺槽隔離工藝，制作淺槽隔離；
在硅襯底上注入阱離子，形成阱底；
在硅襯底上制作多晶硅柵極、側(cè)墻形成。上述的提高靜態(tài)隨機(jī)存儲(chǔ)器讀出冗余度的方法，其中，所述控制管為NMOS器件。上述的提高靜態(tài)隨機(jī)存儲(chǔ)器讀出冗余度的方法，其中，在對(duì)所述PMOS區(qū)域和所述控制管區(qū)域表面的所述氮化物薄膜層進(jìn)行光刻工藝步驟中，通過邏輯運(yùn)算，將光刻膠覆蓋在控制管區(qū)域和PMOS區(qū)域。與已有技術(shù)相比，本發(fā)明的有益效果在于
不增加現(xiàn)有工藝步驟，通過邏輯運(yùn)算(Logic Operation),在產(chǎn)生嵌入式碳化娃工藝光刻時(shí)，使得光刻膠同時(shí)覆蓋在控制管區(qū)域與PMOS器件區(qū)域，從而避免在控制管的源漏兩端形成外延的碳化硅，從而減小了控制管，降低了控制管器件的載流子遷移率，從而增大了控制管的等效電阻，進(jìn)而在讀取過程中，降低了節(jié)點(diǎn)的電位，從而提高了隨機(jī)存儲(chǔ)器的讀出冗余度。


圖I是一種靜態(tài)隨機(jī)存儲(chǔ)器單元的版圖結(jié)構(gòu)示意 圖2是一種靜態(tài)隨機(jī)存儲(chǔ)器的讀取工作示意 圖3是本發(fā)明的一種提高靜態(tài)隨機(jī)存儲(chǔ)器讀出冗余度的方法的流程示意框圖。
具體實(shí)施例方式下面結(jié)合原理圖和具體操作實(shí)施例對(duì)本發(fā)明作進(jìn)一步說明。參看圖3所示，本發(fā)明的一種提高靜態(tài)隨機(jī)存儲(chǔ)器讀出冗余度的方法，具體包括下列步驟
步驟SI :在硅襯底進(jìn)行淺槽隔離工藝(STI)，制作淺槽隔離；
步驟S2 :在硅襯底上注入阱離子，形成阱底；
在此步驟中，根據(jù)所需要形成的半導(dǎo)體器件類型的不同，所述形成的阱也不同，例如，制作PMOS類型的器件，需要向硅襯底中注入硼離子形成P阱，相對(duì)地，在制作NMOS類型的器件，需要向硅襯底中注入磷離子形成N阱。步驟S3 :在硅襯底上分別進(jìn)行多晶硅柵極制作、側(cè)墻形成。通過該步驟，在硅襯底上形成多晶硅柵極，并且在多晶硅柵極旁邊形成側(cè)墻。步驟S4 :通過上述步驟，提供了一個(gè)包括NMOS晶體管、PMOS晶體管以及控制管的半導(dǎo)體襯底，其中，該控制管可以為NMOS晶體管。步驟S5 :在PMOS和控制管的表面覆蓋一層光刻膠，并且對(duì)NMOS晶體管進(jìn)行刻蝕，去除掉所述源極和漏極的硅，在所述NMOS晶體管的源極和漏極形成凹槽；
步驟S6 :進(jìn)行外延生長碳化硅工藝，在所述凹槽內(nèi)淀積碳化硅(SiC)。在進(jìn)行步驟5和步驟6中，通過邏輯運(yùn)算(Logic Operation),使得光刻膠同時(shí)覆蓋在控制管區(qū)域與PMOS器件區(qū)域，從而避免在控制管的源漏兩端形成外延的碳化硅，從而減小了控制管，降低了控制管器件的載流子遷移率，從而增大了控制管的等效電阻，進(jìn)而在讀取過程中，降低了節(jié)點(diǎn)32的電位，從而提高了隨機(jī)存儲(chǔ)器的讀出冗余度。以上對(duì)本發(fā)明的具體實(shí)施例進(jìn)行了詳細(xì)描述，但本發(fā)明并不限制于以上描述的具體實(shí)施例，其只是作為范例。對(duì)于本領(lǐng)域技術(shù)人員而言，任何等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作出的均等變換和修改 ，都應(yīng)涵蓋在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種提高靜態(tài)隨機(jī)存儲(chǔ)器讀出冗余度的方法，其特征在于，包括下列步驟 提供一包括NMOS晶體管、PMOS晶體管和控制管的半導(dǎo)體襯底； 在所述PMOS晶體管和所述控制管的表面覆蓋一層光刻膠，并且對(duì)所述NMOS晶體管進(jìn)行刻蝕，去除掉所述源極和漏極的硅，在所述NMOS晶體管的源極和漏極形成凹槽； 進(jìn)行外延生長碳化硅工藝，在所述凹槽內(nèi)淀積碳化硅(SiC)。
2.根據(jù)權(quán)利要求I所述的提高隨機(jī)存儲(chǔ)器讀出冗余度的方法，其特征在于，在提供一包括NMOS晶體管、PMOS晶體管和控制管的半導(dǎo)體襯底的步驟中，包括以下步驟 在硅襯底進(jìn)行淺槽隔離工藝，制作淺槽隔離； 在硅襯底上注入阱離子，形成阱底； 在硅襯底上制作多晶硅柵極、側(cè)墻形成。
3.如權(quán)利要求I所述的提高靜態(tài)隨機(jī)存儲(chǔ)器讀出冗余度的方法，其特征在于，所述控制管為NMOS器件。
4.如權(quán)利要求I所述的提高靜態(tài)隨機(jī)存儲(chǔ)器讀出冗余度的方法，其特征在于，在對(duì)所述PMOS區(qū)域和所述控制管區(qū)域表面的所述氮化物薄膜層進(jìn)行光刻工藝步驟中，通過邏輯運(yùn)算，將光刻膠覆蓋在控制管區(qū)域和PMOS區(qū)域。
全文摘要
本發(fā)明公開了一種提高靜態(tài)隨機(jī)存儲(chǔ)器讀出冗余度的方法，其中，包括下列步驟提供一包括NMOS晶體管、PMOS晶體管和控制管的半導(dǎo)體襯底；在所述PMOS晶體管和所述控制管的表面覆蓋一層光刻膠，并且對(duì)所述NMOS晶體管進(jìn)行刻蝕，去除掉所述源極和漏極的硅，在所述NMOS晶體管的源極和漏極形成凹槽；進(jìn)行外延生長碳化硅工藝，在所述凹槽內(nèi)淀積碳化硅(SiC)。本發(fā)明在不增加現(xiàn)有工藝步驟的同時(shí)，降低了控制管器件的載流子遷移率，從而增大了控制管的等效電阻，進(jìn)而在讀取過程中，降低了節(jié)點(diǎn)的電位，從而提高了隨機(jī)存儲(chǔ)器的讀出冗余度。
文檔編號(hào)H01L21/8244GK102683288SQ20121013599
公開日2012年9月19日 申請(qǐng)日期2012年5月4日 優(yōu)先權(quán)日2012年5月4日
發(fā)明者俞柳江 申請(qǐng)人:上海華力微電子有限公司