專利名稱：Sram存儲器及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制作領(lǐng)域，尤其涉及一種SRAM存儲器及其形成方法。
背景技術(shù)：
靜態(tài)隨機存儲器(Static Random Access Memory, SRAM)作為揮發(fā)性存儲器中的一員，具有高速度、低功耗與標準工藝相兼容等優(yōu)點，廣泛應(yīng)用于PC、個人通信、消費電子產(chǎn)品(智能卡、數(shù)碼相機、多媒體播放器)等領(lǐng)域。圖I為現(xiàn)有6T結(jié)構(gòu)的SRAM存儲器的存儲單元的電路結(jié)構(gòu)示意圖，所述存儲單元 包括第一PMOS晶體管P1、第二PMOS晶體管P2、第一NMOS晶體管NI、第二NMOS晶體管N2、第三NMOS晶體管N3以及第四NMOS晶體管N4。所述第一 PMOS晶體管P1、第二 PMOS晶體管P2、第一 NMOS晶體管NI、第二 NMOS晶體管N2形成雙穩(wěn)態(tài)電路。所述第一 PMOS晶體管Pl和第二 PMOS晶體管P2為上拉晶體管；所述第一 NMOS晶體管NI和第二 NMOS晶體管N2為下拉晶體管。第三NMOS晶體管N3和第四NMOS晶體管N4為傳輸晶體管。第一 PMOS晶體管Pl的柵極、第一 NMOS晶體管NI的柵極、第二 PMOS晶體管P2的漏極、第二 NMOS晶體管N2的漏極、第四NMOS晶體管N4的源極電連接，形成第一存儲節(jié)點11 ;第二 PMOS晶體管P2的柵極、第二 NMOS晶體管N2的柵極、第一 PMOS晶體管Pl的漏極、第一 NMOS晶體管NI的漏極、第三NMOS晶體管N3的源極電連接，形成第二存儲節(jié)點12。第三NMOS晶體管N3和第四NMOS晶體管N4的柵極與字線WL電連接；第三NMOS晶體管N3的漏極與第一位線BL電連接，第四NMOS晶體管N4的漏極與第二位線(互補位線)BLB電連接；第一 PMOS晶體管Pl的源極和第二 PMOS晶體管P2的源極與電源線Vdd電連接；第一 NMOS晶體管NI的源極和第二 NMOS晶體管N2的源極與地線Vss電連接。6T結(jié)構(gòu)的SRAM存儲器的存儲單元的工作原理是當字線WL施加高電平時，作為傳輸晶體管的第三NMOS晶體管N3和第四NMOS晶體管N4導通，由第一 PMOS晶體管P1、第一 NMOS晶體管NI和第二 PMOS晶體管P2、第二 NMOS晶體管N2組成的雙穩(wěn)態(tài)電路可從第一位線BL、第二位線BLB輸出或輸入信號，實現(xiàn)對SRAM存儲器的第一存儲節(jié)點11和第二存儲節(jié)點12讀取或?qū)懭氩僮鳌，F(xiàn)有技術(shù)在制造SRAM存儲器的過程中，采用應(yīng)變工程以改變存儲單元中晶體管的性能。通常在NMOS晶體管表面形成拉應(yīng)力層，在PMOS晶體管表面形成壓應(yīng)力層，以提高載流子的遷移率。現(xiàn)有的SRAM存儲器結(jié)構(gòu)雖然使得存儲單元中晶體管的性能得到提高，但是SRAM存儲器的讀取裕度和寫入裕度并沒有得到提高。因此如何提高SRAM存儲器的讀取裕度和寫入裕度就成為本領(lǐng)域技術(shù)人員亟待解決的問題之一。更多關(guān)于SRAM存儲器的介紹請參考公開號為US2007/0241411A1的美國專利
發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種SRAM存儲器及其形成方法，以有效地提高SRAM存儲器的讀取裕度和寫入裕度。為解決上述問題，本發(fā)明實施例提供了一種SRAM存儲器，包括包含多個存儲單元的存儲單元陣列，每個存儲單元包括至少一個下拉NMOS晶體管、一個傳輸NMOS晶體管和一個上拉PMOS晶體管；所述下拉NMOS晶體管和上拉PMOS晶體管的表面形成有一層拉應(yīng)力層。可選的，所述拉應(yīng)力層的材料為氧化硅、氮化硅、或氮氧化硅的一種或幾種的組 口 o可選的，所述拉應(yīng)力層的厚度范圍為50埃 2000埃?？蛇x的，所述拉應(yīng)力層的應(yīng)力在0. 5Gpa 1.5Gpa的范圍內(nèi)。可選的，所述SRAM存儲器為6T結(jié)構(gòu)或者8T結(jié)構(gòu)?？蛇x的，所述SRAM存儲器為6T結(jié)構(gòu)，其每個存儲單元分別包括第一 PMOS晶體管、第二 PMOS晶體管、第一 NMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管以及第四NMOS晶體管；所述第一 PMOS晶體管和第二 PMOS晶體管為上拉PMOS晶體管；所述第一 NMOS晶體管和第二 NMOS晶體管為下拉NMOS晶體管；所述第三NMOS晶體管和第四NMOS晶體管為傳輸晶體管；所述字線與第三NMOS晶體管和第四NMOS晶體管的柵極電連接；所述位線包括第一位線和第二位線，第一位線和第二位線分別與第三NMOS晶體管的源極、第四NMOS晶體管的源極電連接；第一 PMOS晶體管的源極和第二 PMOS晶體管的源極與電源線電連接；第一 NMOS晶體管的漏極和第二 NMOS晶體管的漏極與地線電連接；第一 PMOS晶體管的柵極、第一 NMOS晶體管的柵極、第二 PMOS晶體管的漏極、第二NMOS晶體管的源極、第四NMOS晶體管的漏極電連接；第二PMOS晶體管的柵極、第二NMOS晶體管的柵極、第一 PMOS晶體管的漏極、第一 NMOS晶體管的源極、第三NMOS晶體管的漏極電連接。本發(fā)明還提供了一種SRAM存儲器的形成方法，所述方法包括形成包含多個存儲單元的存儲單元陣列，每個存儲單元包括至少一個下拉NMOS晶體管、一個傳輸NMOS晶體管和一個上拉PMOS晶體管；形成覆蓋所述下拉NMOS晶體管和上拉PMOS晶體管表面的拉應(yīng)力層?？蛇x的，所述拉應(yīng)力層的材料為氧化硅、氮化硅、氮氧化硅的一種或幾種的組合?？蛇x的，所述拉應(yīng)力層的厚度范圍為50埃 2000埃；所述拉應(yīng)力層的應(yīng)力在0. 5Gpa I. 5Gpa的范圍內(nèi)。可選的，通過化學氣相沉積工藝形成所述拉應(yīng)力層。與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案至少具有以下優(yōu)點I)在SRAM存儲器中存儲單元的下拉NMOS晶體管和上拉PMOS晶體管的表面形成一層拉應(yīng)力層，且不在傳輸NMOS晶體管的表面形成拉應(yīng)力層。所述拉應(yīng)力層會提高NMOS晶體管的溝道區(qū)載流子的遷移率，提高NMOS晶體管飽和源漏電流值；同時所述拉應(yīng)力層還會抑制PMOS晶體管溝道區(qū)載流子的遷移率，降低PMOS晶體管的飽和源漏電流值。那么，在本發(fā)明中，所述上拉PMOS晶體管的飽和源漏電流值降低；所述下拉NMOS晶體管的飽和源漏電流值提高；所述傳輸NMOS晶體管的飽和源漏電流值不變。由于SRAM存儲器的讀取裕度等于下拉NMOS晶體管的飽和源漏電流值與傳輸NMOS晶體管的飽和源漏電流值之間的比值；SRAM存儲器的寫入裕度等于傳輸NMOS晶體管的飽和源漏電流值與上拉PMOS晶體管的飽和源漏電流值之間的比值。因此，在本發(fā)明中，所述SRAM存儲器的讀取裕度會由于下拉NMOS晶體管的飽和源漏電流值的提高而提高；其寫入裕度則會由于上拉PMOS晶體管的飽和源漏電流值的降低而提聞。2)在本發(fā)明中，只在下拉NMOS晶體管、上拉PMOS晶體管的表面形成一層拉應(yīng)力層。相對于現(xiàn)有技術(shù)中要分兩步形成應(yīng)力層(拉應(yīng)力層和壓應(yīng)力層)，簡化了工藝步驟，降低了工藝的復雜度。


圖I為現(xiàn)有SRAM存儲器的存儲單元的電路結(jié)構(gòu)示意圖；圖2為本發(fā)明SRAM存儲器形成方法的一種實施例的流程示意圖；圖3 圖5為本發(fā)明SRAM存儲器的形成過程的剖面結(jié)構(gòu)示意圖。
具體實施例方式SRAM存儲器的讀寫穩(wěn)定性主要通過讀取裕度和寫入裕度這兩個參數(shù)來衡量。一般來說，讀取裕度和寫入裕度越高，SRAM存儲器的讀寫穩(wěn)定性越好。其中，寫入裕度等于傳輸NMOS晶體管的飽和源漏電流值與上拉PMOS晶體管的飽和源漏電流值之間的比值；讀取裕度等于下拉NMOS晶體管的飽和源漏電流值與傳輸NMOS晶體管的飽和源漏電流值之間的比值。發(fā)明人在現(xiàn)有制造SRAM存儲器的過程中發(fā)現(xiàn)，現(xiàn)有的SRAM存儲器在NMOS晶體管表面形成拉應(yīng)力層，在PMOS晶體管表面形成壓應(yīng)力層，雖然可以提高NMOS晶體管和PMOS晶體管中載流子的遷移率，但是寫入裕度和讀取裕度的改善十分有限，并且形成拉應(yīng)力層和壓應(yīng)力層要分步驟形成，制作工藝相對復雜。為此發(fā)明人提出一種SRAM存儲器及其形成方法，相比于現(xiàn)有技術(shù)NMOS晶體管表面形成拉應(yīng)力層，在PMOS晶體管表面形成壓應(yīng)力層，只需在上拉PMOS晶體管和下拉NMOS晶體管的表面形成一層拉應(yīng)力層。這樣，不僅提高了 SRAM存儲器的讀取裕度和寫入裕度，而且還簡化了制程，降低了工藝的復雜度。為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式
做詳細的說明。在以下描述中闡述了具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以多種不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣。因此本發(fā)明不受下面公開的具體實施方式
的限制。圖2為本發(fā)明SRAM存儲器形成方法的一種實施例的流程示意圖。參考圖2，所述方法可以包括步驟S11，提供基底，所述基底上形成有行列排布的多個存儲單元，每個存儲單元包括至少一個下拉NMOS晶體管、一個傳輸NMOS晶體管和一個上拉PMOS晶體管；具體地，在本實施例中，所述基底為半導體襯底，并且本發(fā)明對所述半導體襯底的材料不做限制。 步驟S12，形成覆蓋所述下拉NMOS晶體管和上拉PMOS晶體管以及基底表面的拉應(yīng)力層；步驟S13，在所述拉應(yīng)力層上形成介質(zhì)層，在介質(zhì)層上形成互連層，所述互連層包括字線、位線、電源線和地線，字線、位線、電源線和地線通過介質(zhì)層中的插塞與相應(yīng)的晶體管電連接。圖3 圖5為本發(fā)明SRAM存儲器的形成過程的剖面結(jié)構(gòu)示意圖。參考圖3，提供基底300，所述基底300上形成有陣列排布的多個存儲單元，每個存儲單元包括至少一個下拉NMOS晶體管、一個傳輸NMOS晶體管和一個上拉PMOS晶體管。所述SRAM存儲器的每個存儲單元中NMOS晶體管和PMOS晶體管的總個數(shù)可以為6個或8個，也就是說所述SRAM存儲器可以為6T結(jié)構(gòu)或者8T結(jié)構(gòu)，本發(fā)明對此不做限制。在實施例中，所述SRAM存儲器的每個存儲單元中NMOS晶體管和PMOS晶體管的總個數(shù)為6個，即所述SRAM存儲器為6T結(jié)構(gòu)。具體地，所述SRAM存儲器的存儲單元包括 第一 PMOS晶體管、第二 PMOS晶體管、第一 NMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管以及第四NMOS晶體管。所述第一 PMOS晶體管、第二 PMOS晶體管、第一 NMOS晶體管、第二 NMOS晶體管形成雙穩(wěn)態(tài)電路；并且，所述第一PMOS晶體管和第二PMOS晶體管為上拉PMOS晶體管；所述第一 NMOS晶體管和第二 NMOS晶體管為下拉NMOS晶體管。所述第三NMOS晶體管和第四NMOS晶體管為傳輸晶體管。本實施例中，所述包括6個晶體管結(jié)構(gòu)的SRAM存儲器的具體電路圖可參考圖1，其與現(xiàn)有技術(shù)中SRAM存儲器的結(jié)構(gòu)相類似，故在此不再贅述。為了更清楚和簡便的闡述本發(fā)明的意圖，圖3中僅示出了 SRAM存儲器的一個存儲單元30中一個下拉NMOS晶體管21、一個上拉PMOS晶體管22和一個傳輸NMOS晶體管23。需要說明的是圖3中的存儲單元30的結(jié)構(gòu)僅為示例，其不應(yīng)限制本發(fā)明的保護范圍。在實施例中，所述SRAM存儲器的存儲單元的行列排布方式以及每個存儲單元中晶體管的排布方式可采用現(xiàn)有的任意排布方式，在此不再贅述。所述基底300的材料可以為單晶硅(Si)、單晶鍺(Ge)、或硅鍺(GeSi)、碳化硅(SiC);也可以是絕緣體上娃(SOI),絕緣體上鍺(GOI);或者還可以為其它的材料,例如砷化鎵等III-V族化合物。所述基底300的材料不應(yīng)限制本發(fā)明的保護范圍。所述基底300上形成有下拉NMOS晶體管21、上拉PMOS晶體管22和傳輸NMOS晶體管23。具體地，參考圖3，所述下拉NMOS晶體管21包括位于基底300上的柵極301和位于柵極301兩側(cè)基底300內(nèi)的源區(qū)和漏區(qū)(圖中未標示);所述上拉PMOS晶體管22包括位于基底300上的棚極302和位于棚極302兩側(cè)基底300內(nèi)的源區(qū)和漏區(qū)(圖中未標不)；所述傳輸NMOS晶體管23包括位于基底300上的柵極303和位于柵極303兩側(cè)基底300內(nèi)的源區(qū)和漏區(qū)(圖中未示出)。所述基底300內(nèi)還形成有淺溝道隔離結(jié)構(gòu)304，用于隔離相鄰的晶體管。上述各個晶體管(下拉NMOS晶體管21、上拉PMOS晶體管22和傳輸NMOS晶體管23)以及淺溝道隔離結(jié)構(gòu)304的形成方式與現(xiàn)有技術(shù)的形成方式相類似，故在此不再贅述。參考圖4，形成覆蓋所述下拉NMOS晶體管21和上拉PMOS晶體管22以及基底300表面的拉應(yīng)力層305。具體地，形成所述拉應(yīng)力層305的步驟可以包括首先，形成覆蓋所述下拉NMOS晶體管21、上拉PMOS晶體管22、傳輸NMOS晶體管23以及基底300表面的拉應(yīng)力層305 ;然后，刻蝕所述傳輸NMOS晶體管23表面的拉應(yīng)力層305直至露出基底300。當然，也可以采用其他方式形成所述拉應(yīng)力層305，例 如，還可以包括在所述傳輸NMOS晶體管23的表面形成掩模層；在所述下拉NMOS晶體管21、上拉PMOS晶體管22以及基底300的表面形成拉應(yīng)力層305 ;去除形成于所述傳輸NMOS晶體管23表面的掩模層。上述關(guān)于所述拉應(yīng)力層305的形成方式僅為舉例說明，其不應(yīng)限制本發(fā)明的保護范圍。所述拉應(yīng)力層305的材料可以為氧化硅、氮化硅、氮氧化硅的一種或幾種的組合。在本實施例中，通過化學氣相沉積工藝形成所述拉應(yīng)力層305，所述化學氣相沉積工藝可以為低氣壓化學氣相沉積工藝(LPCVD)或者等離子體增強型化學氣相沉積工藝(PECVD)，其不應(yīng)限制本發(fā)明的保護范圍。在本實施例中，所述下拉NMOS晶體管21和上拉PMOS晶體管22的表面形成一層拉應(yīng)力層305。所述拉應(yīng)力層305會提高所述下拉NMOS晶體管21的溝道區(qū)載流子的遷移率，提高所述下拉NMOS晶體管21的飽和源漏電流值；同時所述拉應(yīng)力層305會抑制所述上拉PMOS晶體管22的溝道區(qū)載流子的遷移率，降低所述上拉PMOS晶體管22的飽和源漏電流值。另外，由于所述傳輸NMOS晶體管23的表面并沒有形成拉應(yīng)力層，因此，所述傳輸NMOS晶體管23的溝道區(qū)載流子的遷移率和飽和源漏電流值都不會發(fā)生變化。本領(lǐng)域技術(shù)人員公知的，SRAM的讀取裕度等于下拉NMOS晶體管的飽和源漏電流值與傳輸NMOS晶體管飽和源漏電流值的比值；SRAM存儲器的寫入裕度等于傳輸NMOS晶體管的飽和源漏電流值與上拉PMOS晶體管的飽和源漏電流值之間的比值。因此，在對SRAM存儲器的存儲單元進行讀取操作時，由于拉應(yīng)力層305的存在，所述SRAM存儲器讀取裕度和寫入裕度都會增加，從而提高了 SRAM存儲器讀寫的穩(wěn)定性。另一方面，在現(xiàn)有技術(shù)中，通常需要分兩步在PMOS晶體管上形成壓應(yīng)力層以及在NMOS晶體管上形成拉應(yīng)力層。與現(xiàn)有技術(shù)相比，本實施例中只需形成一層拉應(yīng)力層305，從而簡化了工藝步驟，降低了工藝的復雜程度。在本實施例中，所述拉應(yīng)力層305的厚度范圍為50埃 2000埃，例如可以是50埃、100 埃、200 埃、500 埃、1000 埃、1500 埃和 2000 埃。所述拉應(yīng)力層305會提高NMOS晶體管的載流子遷移率，相應(yīng)的會抑制PMOS晶體管載流子的遷移率。但是，發(fā)明人通過多次實驗發(fā)現(xiàn)，若拉應(yīng)力層305的應(yīng)力過高，會使得上拉PMOS晶體管22的飽和源漏電流值下降太多，從而影響上拉PMOS晶體管22的正常工作，進而影響SRAM存儲器的穩(wěn)定性。在本實施例中，所述拉應(yīng)力層305的應(yīng)力在0. 5Gpa I. 5Gpa的范圍內(nèi)，在這個應(yīng)力下，拉應(yīng)力層305能達到較理想的效果，拉應(yīng)力層305能提高下拉NMOS晶體管21的飽和源漏電流值10% 30%，減小上拉PMOS晶體管22的飽和源漏電流值10% 30%。
這樣，在傳輸NMOS晶體管23的飽和源漏電流值不變的情況下，由于下拉NMOS晶體管21的飽和源漏電流值的提高而提高了 SRAM存儲器讀取裕度。相應(yīng)地，在傳輸NMOS晶體管23的飽和源漏電流值不變的情況下，由于上拉PMOS晶體管22的飽和源漏電流值的降低而提高了 SRAM存儲器寫入裕度。在讀取裕度和寫入裕度同時提高的情況下，所述SRAM存儲器的讀寫穩(wěn)定性也大大提高。參考圖5，繼續(xù)在所述拉應(yīng)力305上形成介質(zhì)層306，在介質(zhì)層306上形成互連層307，所述互連層307包括金屬互連線、字線、位線、電源線和地線，金屬互連線、字線、位線、電源線和地線通過介質(zhì)層306中的插塞(圖中未示出)與相應(yīng)的晶體管電連接。所述字線與第三NMOS晶體管和第四NMOS晶體管的柵極電連接；
所述位線包括第一位線和第二位線，第一位線和第二位線分別與第三NMOS晶體管的漏極、第四NMOS晶體管的漏極電連接；第一 PMOS晶體管的源極和第二 PMOS晶體管的源極通過金屬互連線與電源線電連接；第一 NMOS晶體管的源極和第二 NMOS晶體管的源極通過金屬互連線與地線電連接；第一 PMOS晶體管的柵極、第一 NMOS晶體管的柵極、第二 PMOS晶體管的漏極、第二NMOS晶體管的漏極、第四NMOS晶體管的源極通過金屬互連線相互電連接；第二 PMOS晶體管的柵極、第二 NMOS晶體管的柵極、第一 PMOS晶體管的漏極、第一 NMOS晶體管的漏極、第三NMOS晶體管的源極通過金屬互連線相互電連接。所述在所述拉應(yīng)力305上形成介質(zhì)層306以及在介質(zhì)層306上形成互連層307的步驟與現(xiàn)有技術(shù)中相應(yīng)的步驟相類似，故在此不再贅述。本發(fā)明還提供了一種SRAM存儲器，所述SRAM存儲器包括包含多個存儲單元的存儲單元陣列。參考圖5，其示出了所述SRAM存儲器中的一個存儲單元30。具體地，所述存儲單元30包括位于基底300上的至少一個下拉NMOS晶體管21、一個上拉PMOS晶體管22和一個傳輸NMOS晶體管23 ;所述下拉NMOS晶體管21和上拉PMOS晶體管22的表面形成有一層拉應(yīng)力層305。在本實施例中，所述拉應(yīng)力層305的材料可以為氧化硅、氮化硅、氮氧化硅的一種或者幾種的組合，其不應(yīng)限制本發(fā)明的保護范圍。所述拉應(yīng)力層305的厚度在50埃 2000埃的范圍內(nèi)。所述拉應(yīng)力層的應(yīng)力在
0.5Gpa I. 5Gpa 范圍內(nèi)。在本實施例中，所述SRAM存儲器還包括位于所述拉應(yīng)力層305上的介質(zhì)層306，位于所述介質(zhì)層36上的互連層307。在本實施中，所述SRAM存儲器的存儲單元中NMOS晶體管和PMOS管的總個數(shù)為6個，即所述SRA存儲器為6T結(jié)構(gòu)。具體地，所述SRAM存儲器的存儲單元包括第一 PMOS晶體管、第二 PMOS晶體管、第一 NMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管以及第四NMOS晶體管。所述第一 PMOS晶體管和第二 PMOS晶體管為上拉PMOS晶體管；所述第一 NMOS晶體管和第二 NMOS晶體管為下拉NMOS晶體管，所述第三NMOS晶體管和第四NMOS晶體管為傳輸NMOS晶體管。
所述字線與第三NMOS晶體管和第四NMOS晶體管的柵極電連接。所述位線包括第一位線和第二位線，第一位線和第二位線分別與第三NMOS晶體管的源極、第四NMOS晶體管的源極電連接。第一 PMOS晶體管的源極和第二 PMOS晶體管的源極與電源線電連接；第一 NMOS晶體管的漏極和第二 NMOS晶體管的漏極與地線電連接；第一 PMOS晶體管的柵極、第一 NMOS晶體管的柵極、第二 PMOS晶體管的漏極、第二 NMOS晶體管的源極、第四NMOS晶體管的漏極電連接；第二 PMOS晶體管的柵極、第二 NMOS晶體管的柵極、第一 PMOS晶體管的漏極、第一NMOS晶體管的源極、第三NMOS晶體管的漏極電連接。但是在其他實施例中，所述SRAM存儲器的存儲單元中NMOS晶體管和PMOS晶體管的總個數(shù)還可以是8個，其不應(yīng)限制本發(fā)明的保護范圍。 在本實施例中，所述SRAM存儲器的存儲單元的下拉NMOS晶體管21和上拉PMOS晶體管22的表面形成一層拉應(yīng)力層305，拉應(yīng)力層305會提高下拉NMOS晶體管21的溝道區(qū)載流子的遷移率，提高下拉匪OS晶體管21的飽和源漏電流值；同時拉應(yīng)力層305會抑制上拉PMOS晶體管22的溝道區(qū)載流子的遷移率，降低上拉PMOS晶體管22的飽和源漏電流值。因此在對SRAM存儲器的存儲單元進行讀取操作時，由于拉應(yīng)力層305的存在，所述SRAM存儲器讀取裕度和寫入裕度都會增加，從而提高了 SRAM存儲器讀寫的穩(wěn)定性。另外，由于只需形成一層拉應(yīng)力層305，因此與現(xiàn)有技術(shù)中需要分兩步來形成拉應(yīng)力層和壓應(yīng)力層相比，本發(fā)明的SRAM存儲器的制程更加簡單，降低了其工藝復雜度。本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護范圍。
權(quán)利要求
1.一種SRAM存儲器，包括包含多個存儲單元的存儲單元陣列，每個存儲單元包括至少一個下拉NMOS晶體管、一個傳輸NMOS晶體管和一個上拉PMOS晶體管； 其特征在于，所述下拉NMOS晶體管和上拉PMOS晶體管的表面形成有一層拉應(yīng)力層。
2.如權(quán)利要求I所述的SRAM存儲器，其特征在于，所述拉應(yīng)力層的材料為氧化硅、氮化硅、氮氧化硅的一種或幾種的組合。
3.如權(quán)利要求I所述的SRAM存儲器，其特征在于，所述拉應(yīng)力層的厚度范圍為50埃 2000 埃。
4.如權(quán)利要求I所述的SRAM存儲器，其特征在于，所述拉應(yīng)力層的應(yīng)力在0.5Gpa I. 5Gpa范圍內(nèi)。
5.如權(quán)利要求I所述的SRAM存儲器，其特征在于，所述SRAM存儲器為6T結(jié)構(gòu)或者8T結(jié)構(gòu)。
6.如權(quán)利要求5所述的SRAM存儲器，其特征在于，所述SRAM存儲器為6T結(jié)構(gòu)，其每個存儲單元分別包括第一 PMOS晶體管、第二 PMOS晶體管、第一 NMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管以及第四NMOS晶體管；所述第一 PMOS晶體管和第二 PMOS晶體管為上拉PMOS晶體管；所述第一 NMOS晶體管和第二 NMOS晶體管為下拉NMOS晶體管，所述第三NMOS晶體管和第四NMOS晶體管為傳輸NMOS晶體管； 所述字線與第三NMOS晶體管和第四NMOS晶體管的柵極電連接； 所述位線包括第一位線和第二位線，第一位線和第二位線分別與第三NMOS晶體管的源極、第四NMOS晶體管的源極電連接； 第一 PMOS晶體管的源極和第二 PMOS晶體管的源極與電源線電連接； 第一 NMOS晶體管的漏極和第二 NMOS晶體管的漏極與地線電連接； 第一 PMOS晶體管的柵極、第一 NMOS晶體管的柵極、第二 PMOS晶體管的漏極、第二 NMOS晶體管的源極、第四NMOS晶體管的漏極電連接；第二 PMOS晶體管的柵極、第二 NMOS晶體管的柵極、第一 PMOS晶體管的漏極、第一 NMOS晶體管的源極、第三NMOS晶體管的漏極電連接。
7.—種SRAM存儲器的形成方法，其特征在于，包括 形成包含多個存儲單元的存儲單元陣列，每個存儲單元包括至少一個下拉NMOS晶體管、一個傳輸NMOS晶體管和一個上拉PMOS晶體管； 形成覆蓋所述下拉NMOS晶體管和上拉PMOS晶體管表面的拉應(yīng)力層。
8.如權(quán)利要求7所述的SRAM存儲器的形成方法，其特征在于，所述拉應(yīng)力層的材料為氧化硅、氮化硅、或氮氧化硅的一種或幾種的組合。
9.如權(quán)利要求7所述的SRAM存儲器的形成方法，其特征在于，所述拉應(yīng)力層的厚度范圍為50埃 2000埃；所述拉應(yīng)力層的應(yīng)力在0. 5Gpa I. 5Gpa的范圍內(nèi)。
10.如權(quán)利要求7所述的SRAM存儲器的形成方法，其特征在于，通過化學氣相沉積工藝形成所述拉應(yīng)力層。
全文摘要
一種SRAM存儲器及其形成方法。所述SRAM存儲器包括包含多個存儲單元的存儲單元陣列，每個存儲單元包括至少一個下拉NMOS晶體管、一個傳輸NMOS晶體管和一個上拉PMOS晶體管；所述下拉NMOS晶體管和上拉PMOS晶體管的表面形成有一層拉應(yīng)力層。所述方法包括形成包含多個存儲單元的存儲單元陣列，每個存儲單元包括至少一個下拉NMOS晶體管、一個傳輸NMOS晶體管和一個上拉PMOS晶體管；形成覆蓋所述下拉NMOS晶體管和上拉PMOS晶體管表面的拉應(yīng)力層。本發(fā)明SRAM存儲器及其形成方法不僅提高了其讀取裕度和寫入裕度，而且還簡化了制程，降低了工藝復雜程度。
文檔編號H01L21/8244GK102637690SQ20121012255
公開日2012年8月15日 申請日期2012年4月24日 優(yōu)先權(quán)日2012年4月24日
發(fā)明者胡劍 申請人:上海宏力半導體制造有限公司