專利名稱：功率用半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在漂移層中具備超級結(jié)構(gòu)造的功率用半導(dǎo)體裝置。
背景技術(shù)：
功率用半導(dǎo)體裝置一般具有在縱方向上流過電流的縱型構(gòu)造，與高耐壓化一起要求低功耗化。作為功率用半導(dǎo)體裝置,例如,有MOSFET(Metal Oxide Semiconductor FieldEffect Transistor,金屬氧化物半導(dǎo)體場效應(yīng)晶體管)、IGBT (Insulated Gate BipolarTransistor,絕緣柵雙極晶體管)、以及 IEGT (Injection Enhanced Gate Transistor,注入增強柵晶體管)等。為了低功耗化，需要使功率用半導(dǎo)體裝置的漂移層具有高的雜質(zhì)濃度且成為低電阻。另一方面，為了高耐壓化，在功率用半導(dǎo)體裝置的漂移層中，為了使耗盡層易于擴展，而需要具有低雜質(zhì)濃度。即，在功率用半導(dǎo)體裝置中，高耐壓化與低功耗化處于折衷選擇(trade-off)的關(guān)系。為了改善該折衷選擇的關(guān)系，在功率用半導(dǎo)體裝置的漂移層中設(shè)置超級結(jié)構(gòu)造。超級結(jié)構(gòu)造是在半導(dǎo)體元件的水平方向上交替排列了在縱方向上延伸的多個p形柱和n形柱的構(gòu)造。通過在水平方向上p形柱中的p形雜質(zhì)量和n形柱中的n形雜質(zhì)量變得等量，超級結(jié)構(gòu)造虛擬地成為未摻雜狀態(tài)，耗盡層易于延伸，功率用半導(dǎo)體裝置的耐壓提高。同時，在功率用半導(dǎo)體裝置成為ON狀態(tài)時，n形雜質(zhì)濃度高的n形柱成為漂移層中的電流路徑，所以促進低ON電阻化。但是，對于超級結(jié)構(gòu)造，由于制造工序的雜質(zhì)注入量的偏差，相比于功率用半導(dǎo)體裝置的元件區(qū)域，在終端區(qū)域中，耐壓易于降低。為了提高功率用半導(dǎo)體裝置的雪崩耐量，期望超級結(jié)構(gòu)造的終端區(qū)域相比于元件區(qū)域耐壓更高的構(gòu)造。

發(fā)明內(nèi)容
本發(fā)明的實施方式在具備超級結(jié)構(gòu)造的功率用半導(dǎo)體裝置中，抑制制造偏差所致的終端區(qū)域中的耐壓降低。本發(fā)明的實施方式的功率用半導(dǎo)體裝置具備第I導(dǎo)電類型的第I半導(dǎo)體層、高電阻的外延層、第2導(dǎo)電類型的第2半導(dǎo)體層、第I導(dǎo)電類型的第3半導(dǎo)體層、柵電極、第I電極、以及第2電極。第I導(dǎo)電類型的第I半導(dǎo)體層具有第I表面和與所述第I表面相反一側(cè)的第2表面。高電阻的外延層設(shè)置于第I半導(dǎo)體層的第I表面上，具有第I柱區(qū)域和第2柱區(qū)域。第2導(dǎo)電類型的第2半導(dǎo)體層選擇性地設(shè)置于所述第I柱區(qū)域的表面。第I導(dǎo)電類型的第3半導(dǎo)體層選擇性地設(shè)置于第2半導(dǎo)體層的表面。柵電極隔著柵絕緣膜設(shè)置于第I柱區(qū)域、第2半導(dǎo)體層、以及第3半導(dǎo)體層上。第I電極與第I半導(dǎo)體層的第2表面電連接。第2電極與第2半導(dǎo)體層和第3半導(dǎo)體層電連接，隔著層間絕緣膜而與柵電極絕緣。第I柱區(qū)域具有沿著與第I半導(dǎo)體層的第I表面平行的第一方向交替排列的多個第I導(dǎo)電類型的第I柱和多個第2導(dǎo)電類型的第2柱。多個第2導(dǎo)電類型的第2柱分別與第2導(dǎo)電類型的第2半導(dǎo)體層連接。第I柱區(qū)域的沿著第I方向的終端以第I柱和第2柱的某一方的柱為終端。第2柱區(qū)域沿著第I方向隔著第I柱區(qū)域的終端而與第I柱區(qū)域鄰接。在第2柱區(qū)域中，沿著第I方向在第I柱區(qū)域側(cè)的一端中，具備具有與第I區(qū)域的終端的所述一方的柱的導(dǎo)電類型相反的導(dǎo)電類型的第3柱，沿著第I方向在與第I柱區(qū)域相反一側(cè)的另一端中，具備具有與第3柱相反的導(dǎo)電類型的第4柱。多個第I柱、多個第2柱、第3柱、以及第4柱分別包括沿著與第I半導(dǎo)體層的第I表面垂直的第2方向排列的、多段的雜質(zhì)擴散層。多個第I柱、多個第2柱、第3柱、以及第4柱的各段的雜質(zhì)擴散層排列于與第I半導(dǎo)體層的第I表面平行的I個層內(nèi)。在該I個層內(nèi)，第3柱的雜質(zhì)擴散層中的第3柱的導(dǎo)電類型的實質(zhì)的雜質(zhì)量比多個第I柱的各雜質(zhì)擴散層中的第I導(dǎo)電類型的實質(zhì)的雜質(zhì)量以及多個第2柱的各雜質(zhì)擴散層中的第2導(dǎo)電類型的實質(zhì)的雜質(zhì)量少。在所述I個層內(nèi)，第4柱的雜質(zhì)擴散層中的第4柱的導(dǎo)電類型的實質(zhì)的雜質(zhì)量比第3柱的雜質(zhì)擴散層中的實質(zhì) 的雜質(zhì)量少。根據(jù)本發(fā)明的實施方式，能夠在具備超級結(jié)構(gòu)造的功率用半導(dǎo)體裝置中，抑制制造偏差所致的終端區(qū)域中的耐壓降低。


圖1是第I實施方式的功率用半導(dǎo)體裝置的主要部分示意剖面圖。圖2是示出第I實施方式的功率用半導(dǎo)體裝置的制造工序的一部分的圖，(a)是主要部分示意剖面圖，(b)是(a)中的A部的放大圖，(C)是(a)之后的工序的主要部分示意剖面圖。圖3是示出第I實施方式的功率用半導(dǎo)體裝置的制造工序的一部分的圖，(a)是主要部分示意剖面圖，(b)是(a)之后的工序的主要部分示意剖面圖。圖4是示出比較例的功率用半導(dǎo)體裝置的制造工序的一部分的圖，是與圖2(b)相當(dāng)?shù)闹饕糠质疽馄拭鎴D。圖5是示出第I實施方式以及比較例的功率用半導(dǎo)體裝置的耐壓的偏差的圖。圖6是第2實施方式的功率用半導(dǎo)體裝置的主要部分示意剖面圖。圖7是示出第2實施方式的功率用半導(dǎo)體裝置的制造工序的一部分的圖，(a)是主要部分示意剖面圖，(b)是(a)中的F部的放大圖。圖8是第3實施方式的功率用半導(dǎo)體裝置的主要部分示意剖面圖。圖9是示出第3實施方式的功率用半導(dǎo)體裝置的制造工序的一部分的圖，(a)是主要部分示意剖面圖，(b)是(a)中的G部的放大圖。圖10是第4實施方式的功率用半導(dǎo)體裝置的主要部分示意剖面圖。圖11是示出第4實施方式的功率用半導(dǎo)體裝置的制造工序的一部分的圖，(a)是主要部分示意剖面圖，(b)是(a)中的H部的放大圖。圖12是第5實施方式的功率用半導(dǎo)體裝置的主要部分示意剖面圖。圖13是示出第5實施方式的功率用半導(dǎo)體裝置的制造工序的一部分的圖，是與圖2相當(dāng)?shù)闹饕糠质疽馄拭鎴D。圖14是示意地說明第5實施方式的功率用半導(dǎo)體裝置的、(a)第I柱區(qū)域的主要部分以及(b)第2柱區(qū)域的主要部分的圖。圖15是第6實施方式的功率用半導(dǎo)體裝置的主要部分示意剖面圖。圖16是示出第6實施方式的功率用半導(dǎo)體裝置的制造工序的一部分的圖，是與圖2(b)相當(dāng)?shù)闹饕糠质疽馄拭鎴D。
具體實施例方式以下，參照附圖，說明本發(fā)明的實施方式。實施例中的說明中使用的圖是用于易于說明的示意圖，圖中的各要素的形狀、尺寸、大小關(guān)系等在實際的實施中不限于圖示，而能夠在得到本發(fā)明的效果的范圍內(nèi)適宜變更。將第1導(dǎo)電類型設(shè)為n形、將第2導(dǎo)電類型設(shè)為P形而進行說明，但還可以設(shè)為與此相逆的導(dǎo)電類型。作為半導(dǎo)體，以硅為一個例子進行說明，但還能夠應(yīng)用于SiC、GaN等化合物半導(dǎo)體。作為絕緣膜，以氧化硅膜為一個例子而進行說明，但還能夠使用氮化硅膜、氮氧化硅膜、氧化鋁等其他絕緣體。在用n+、n、n_記載了n形的導(dǎo)電類型的情況下，依照該順序，n形雜質(zhì)濃度降低。在p形中也同樣地，按照p+、p、P—的順序，P形雜質(zhì)濃度降低。對于n形雜質(zhì)以及p形雜質(zhì)，都使用總雜質(zhì)量以及實質(zhì)的雜質(zhì)量。n形的總雜質(zhì)量意味著半導(dǎo)體層中存在的n形雜質(zhì)的總量。p形的總雜質(zhì)量意味著半導(dǎo)體層中存在的P形雜質(zhì)的總量。相對于此，n形的實質(zhì)的雜質(zhì)量意味著從半導(dǎo)體層中的n形的總雜質(zhì)量減去了p形的總雜質(zhì)量(雜質(zhì)補償后的)的量。P形的實質(zhì)的雜質(zhì)量也同樣地意味著從半導(dǎo)體層中的P形的總雜質(zhì)量減去n形的總雜質(zhì)量(雜質(zhì)補償后的)的量。在進行了減法的結(jié)果是負的值時，意味著分別相逆的導(dǎo)電類型的實質(zhì)的雜質(zhì)量。在各實施方式中，以MOSFET為例子進行說明，但還能夠應(yīng)用于IGBT、IEGT。(第1實施方式)使用圖1 圖5，說明本發(fā)明的第I實施方式的功率用半導(dǎo)體裝置。圖1是第I實施方式的功率用半導(dǎo)體裝置的主要部分示意剖面圖。圖2是示出第I實施方式的功率用半導(dǎo)體裝置的制造工序的一部分的圖，(a)是主要部分示意剖面圖，(b)是(a)中的A部的放大圖，(C)是(a)之后的工序的主要部分示意剖面圖。圖3是示出第I實施方式的功率用半導(dǎo)體裝置的制造工序的一部分的圖，(a)是主要部分示意剖面圖，(b)是(a)之后的工序的主要部分示意剖面圖。圖4是示出比較例的功率用半導(dǎo)體裝置的制造工序的一部分的圖，是與圖2(b)相當(dāng)?shù)闹饕糠质疽馄拭鎴D。圖5是示出第I實施方式以及比較例的功率用半導(dǎo)體裝置的耐壓的偏差的圖。如圖1所示，本實施方式的功率用半導(dǎo)體裝置100是M0SFET，具備n+形的漏極層(第I導(dǎo)電類型的第I半導(dǎo)體層)l、n_形漂移層(高電阻的外延層)2、p形基極層(第2導(dǎo)電類型的第2半導(dǎo)體層)10、n+形源極層(第I導(dǎo)電類型的第3半導(dǎo)體層)13、柵電極20、漏電極(第I電極)23、以及源電極(第2電極)24。n+形漏極層I具有第I表面和與其相反一側(cè)的第2表面，是高濃度地包含n形雜質(zhì)的硅。n_形漂移層2是設(shè)置于n+形漏極層I的第I表面上，例如通過未摻雜的硅的外延生長而形成的高電阻外延層2。高電阻外延層2具有第I柱區(qū)域和第2柱區(qū)域。第1柱區(qū)域具有沿著與第I半導(dǎo)體層I的第I表面平行的X方向(第一方向)交替排列的多個n形的第I柱(第I導(dǎo)電類型的第I柱)3和多個p形的第2柱(第2導(dǎo)電類型的第2柱)4。第I柱3以及第2柱4如后所述，由在高電阻外延層2中通過n形雜質(zhì)的擴散而形成的多個擴散層3A以及通過p形雜質(zhì)的擴散而形成的多個擴散層4A構(gòu)成，從高電阻外延層2的與n+形漏極層I相反一側(cè)的表面朝向n+形漏極層1，在高電阻外延層2中延伸。沿著第I柱區(qū)域的X方向的終端以第I柱3和第2柱4的某一方的柱為終端。在本實施方式的情況下，以以P形的第2柱為終端的例子進行說明，但當(dāng)然還能夠取以n形的第I柱為終端的構(gòu)造。在以后的實施例中也是同樣的。第2柱區(qū)域隔著沿著第I柱區(qū)域的X方向的上述終端鄰接。在第2柱區(qū)域中，沿著X方向在第I柱區(qū)域側(cè)的一端中，具有對第I柱區(qū)域進行終端的與P形的第2柱4的導(dǎo)電類型相反的導(dǎo)電類型即n形的第3柱(具有與第I柱區(qū)域的終端的所述一方的柱的導(dǎo)電類型相反的導(dǎo)電類型的第3柱)5，沿著X方向在與第I柱區(qū)域相反一側(cè)的另一端中，具有p形(與第3柱相反的導(dǎo)電類型)的第4柱6。即，在第I柱區(qū)域的上述終端中，p形的第2柱4和n形的第3柱5鄰接。第3柱5以及第4柱6也與第I柱3以及第2柱4同樣地， 如后所述，由在高電阻外延層2中通過n形雜質(zhì)的擴散形成的多個擴散層5A以及通過p形雜質(zhì)的擴散形成的多個擴散層6A構(gòu)成，從高電阻外延層2的與n+形漏極層I相反一側(cè)的表面朝向n+形漏極層1，在高電阻外延層2中延伸。另外，在本實施方式中，第2柱區(qū)域是僅具有第3柱5以及第4柱6的例子，第3柱5和第4柱6相互鄰接。多個第I柱3、多個第2柱4、第3柱5、以及第4柱6分別沿著與第I半導(dǎo)體層I的第I表面垂直的Y方向(第2方向)排列，由在高電阻外延層2中形成的多段的n形或者P形的雜質(zhì)擴散層3A、4A、5A、6A構(gòu)成。多個第I柱3、多個第2柱4、第3柱5、以及第4柱6的各段的雜質(zhì)擴散層3A、4A、5A、6A在與第I半導(dǎo)體層I的第I表面平行的I個擴散層形成層80內(nèi)排列。通過使該擴散層形成層80多段重疊，在Y方向上層疊第I柱3的雜質(zhì)擴散層3A、第2柱4的雜質(zhì)擴散層4A、第3柱5的雜質(zhì)擴散層5A、以及第4柱6的雜質(zhì)擴散層6A，而分別形成第I柱3、第2柱4、第3柱5、以及第4柱6。在該I個擴散層形成層80內(nèi)，第3柱5的雜質(zhì)擴散層5A中的n形(第3柱5的導(dǎo)電類型)的實質(zhì)的雜質(zhì)量比多個第I柱3的各雜質(zhì)擴散層3A中的n形(第I導(dǎo)電類型)的實質(zhì)的雜質(zhì)量以及多個第2柱4的各雜質(zhì)擴散層4A中的p形(第2導(dǎo)電類型)的實質(zhì)的雜質(zhì)量少。在所述I個擴散層形成層80內(nèi)，第4柱的6雜質(zhì)擴散層6A中的p形(第4柱的導(dǎo)電類型)的實質(zhì)的雜質(zhì)量比第3柱5的雜質(zhì)擴散層5A中的n形(第3柱5的導(dǎo)電類型)的實質(zhì)的雜質(zhì)量少。此處,通過使第3柱5的雜質(zhì)擴散層5A的n形的總雜質(zhì)量比第I柱3的n形的雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的p形的雜質(zhì)擴散層4A的P形的總雜質(zhì)量少，使第3柱5的n形的雜質(zhì)擴散層5A的n形的實質(zhì)的雜質(zhì)量比第I柱3的n形的雜質(zhì)擴散層3A的n形的實質(zhì)的雜質(zhì)量以及第2柱4的p形的雜質(zhì)擴散層4A的p形的實質(zhì)的雜質(zhì)量少。另外，通過使第4柱6的p形的雜質(zhì)擴散層6A中的p形的總雜質(zhì)量比第3柱5的n形的雜質(zhì)擴散層5A中的n形的總雜質(zhì)量少，使第4柱6的p形的雜質(zhì)擴散層6A中的p形(第4柱的導(dǎo)電類型)的實質(zhì)的雜質(zhì)量比第3柱5的n形的雜質(zhì)擴散層5A中的n形的實質(zhì)的雜質(zhì)量少。p形的基極層(第2導(dǎo)電類型的第2半導(dǎo)體層)10選擇性地設(shè)置于第I柱區(qū)域的表面。P形基極層10設(shè)置于p形的第2柱4上，與p形的第2柱4電連接。n形半導(dǎo)體層8在X方向上相鄰的p形基極層10之間，與這些p形基極層10鄰接，并且設(shè)置于n形的第I柱3上，與n形的第I柱3電連接。p形無載流子層11設(shè)置于第I柱區(qū)域的終端的表面以及第2柱區(qū)域的表面，與p形的第2柱4以及p形的第4柱6電連接。2個p形保護環(huán)層12與p形無載流子層11相互分開地設(shè)置于高電阻外延層2的與n+形漏極層I相反一側(cè)的表面，2個p形保護環(huán)層12隔著高電阻外延層2而相互分開。n形溝道截斷層7被設(shè)置成從高電阻外延層2的與n+形漏極層I相反一側(cè)的表面朝向n+形漏極層I在高電阻外延層中延伸。高電阻外延層2在n形溝道截斷層7中被切割。n形半導(dǎo)體層9設(shè)置于n形溝道截斷層7的上端。p+形半導(dǎo)體層18設(shè)置于n形半導(dǎo)體層9的表面，n+形半導(dǎo)體層14設(shè)置于p+形半導(dǎo)體層18的表面。n形的源極層(第I導(dǎo)電類型的第3半導(dǎo)體層)13選擇性地設(shè)置于p形基極層10 的表面。柵電極20隔著柵絕緣膜19設(shè)置于第I柱區(qū)域的n+形半導(dǎo)體層8、p形基極層10、以及n+形源極層13上。漏電極23與n+形漏極層I的第2表面電連接。源電極24與p形基極層10和n+形源極層13電連接，隔著第I層間絕緣膜21而與柵電極20絕緣。另外，源電極24與p形無載流子層11電連接。源電極24經(jīng)由P+形接觸層15、16而與p形基極層10和p形無載流子層11低電阻地電連接。柵絕緣膜19以及第I層間絕緣膜21例如使用氧化硅膜。第2層間絕緣膜22設(shè)置于p形無載流子層的與柵電極20相反一側(cè)的一端上、高電阻外延層2上、2個p形保護環(huán)層12上、以及n形半導(dǎo)體層9上。2個場板電極25分別在第2層間絕緣膜22的開口部中，隔著P+形接觸層17而與2個p形保護環(huán)層12低電阻地電連接。溝道截斷電極26在第2絕緣膜的另一開口部中，與n+形半導(dǎo)體層14電連接。第2層間絕緣膜例如使用氧化硅膜。如以上說明，本實施方式的功率用半導(dǎo)體裝置100在高電阻外延層(n_形漂移層)2中，具備第I柱區(qū)域以及第2柱區(qū)域中形成的具有第I 第4柱的超級結(jié)構(gòu)造。接下來，使用圖2以及圖3，說明該本實施方式的功率用半導(dǎo)體裝置100具備的超級結(jié)構(gòu)造的制造方法。圖2(a)、(c)以及圖3(a)、(b)是示出制造高電阻外延層2的工序的概略的主要部分示意剖面圖。圖2(b)是將圖2(a)的A部放大而示出的圖。如圖2(a)所示，在n+形漏極層I的第I表面上外延生長未摻雜的硅層，而形成高電阻外延層2的第I層2A。在該高電阻外延層的第I層2A的表面的形成第I柱區(qū)域以及第2柱區(qū)域的區(qū)域中，使用第I柱3以及第3柱5用的具有規(guī)定寬度的開口的未圖示的n形雜質(zhì)注入用抗蝕劑掩模，在X方向上隔開規(guī)定的間隔而對n形雜質(zhì)例如磷(P)進行離子注入。由此，在第I柱區(qū)域中在X方向上隔開規(guī)定的間隔而形成多個第I柱3用的n形雜質(zhì)注入層3B。與第I區(qū)域的終端中形成的第I柱3用的n形雜質(zhì)注入層3B在X方向上隔開規(guī)定的距離，而在第2柱區(qū)域的第I區(qū)域側(cè)的一端中形成第3柱5用的n形雜質(zhì)注入層5B。同樣地，使用第2柱4以及第4柱6用的具有規(guī)定寬度的開口的未圖不的p形雜質(zhì)注入用抗蝕劑掩模，在X方向上相鄰的n形雜質(zhì)注入層3B之間、n形雜質(zhì)注入層3B與n形雜質(zhì)注入層5B之間、以及與n形雜質(zhì)注入層5B相鄰的位置，與n形雜質(zhì)注入層3B以及n形雜質(zhì)注入層5B隔開規(guī)定的距離而對p形雜質(zhì)例如硼(B)進行離子注入。由此，在多個n形的第I柱3用的n形雜質(zhì)注入層3B的各個之間、以及n形的第I柱3用的n形雜質(zhì)注入層3B與n形的第3柱5用的n形雜質(zhì)注入層5B之間，與各個n形的第I柱3的n形雜質(zhì)注入層3B隔開規(guī)定的距離而形成多個第2柱4用的p形雜質(zhì)注入層4B。在X方向上在第2柱區(qū)域的與第I柱區(qū)域相反一側(cè)的另一端中，與第3柱5用的n形雜質(zhì)注入層5B相互分開地形成第4柱6用的p形雜質(zhì)層注入層6B。在本實施方式中，在第2柱區(qū)域中，在n形的第3柱5與p形的第4柱6之間，沒有形成其他柱，所以在本實施方式中，第3柱5用的n形雜質(zhì)注入層5B以及第4柱6用的p形雜質(zhì)注入層6B逐個形成。接下來，如圖2(c)所示，在形成了高電阻外延層的各雜質(zhì)注入層3B、4B、5B、6B的表面上，使未摻雜的硅層再次外延生長，而形成高電阻外延層2的第2層2B。此處，再次使用上述未圖示的n形雜質(zhì)注入用抗蝕劑掩模以及p形雜質(zhì)注入用掩模，實施n形雜質(zhì)的離子注入以及P形雜質(zhì)的離子注入，形成n形以及p形雜質(zhì)注入層3B、4B、5B、6B。以后，在將通過該未摻雜的硅層的外延生長實現(xiàn)的高電阻外延層2B形成、以及n形和p形的各個雜質(zhì)注入層3B、4B、5B、6B形成反復(fù)了必要的次數(shù)之后，形成高電阻外延層2的最終層2C。通過上述工序，如圖3 (a)所示，成為多段的第I柱用的n形雜質(zhì)注入層3B、多段的第2柱用的p形雜質(zhì)注入層4B、多段的第3柱用的n形雜質(zhì)注入層5B、以及多段的第4柱 用的P形雜質(zhì)注入層6B在高電阻外延層2中沿著Y方向分別相互分開配置的構(gòu)造。另外，在本實施方式中，設(shè)為4段構(gòu)造。此處，省略了說明，但與n形雜質(zhì)注入層3B以及n形雜質(zhì)注入層5B同時，在高電阻外延層2被切割的部分中，形成溝道截斷層7用的n形雜質(zhì)注入層7B。多段的n形雜質(zhì)注入層7B在高電阻外延層2中沿著Y方向相互分開配置。之后，通過實施熱處理，各n形雜質(zhì)注入層3B、5B、7B以及p形雜質(zhì)注入層4B、6B的雜質(zhì)在高電阻外延層2中擴散，從而如圖3 (b)所示形成與各個雜質(zhì)注入層3B、4B、5B、6B、7B對應(yīng)的雜質(zhì)擴散層3A、4A、5A、6A、7A。沿著Y方向，多段的n形雜質(zhì)擴散層3A連結(jié)而形成多個n形的第I柱。同樣地，多段的p形雜質(zhì)擴散層4A連結(jié)而形成多個p形的第2柱。同樣地，多段的n形雜質(zhì)擴散層5A連結(jié)而形成n形的第3柱。同樣地，多段的p形雜質(zhì)擴散層6A連結(jié)而形成p形的第4柱。同樣地，n形的雜質(zhì)擴散層7A連結(jié)而形成n形的溝道截斷層7。第I至第4各柱3、4、5、6分別具有各雜質(zhì)擴散層3A、4A、5A、6A在Y方向上連結(jié)的構(gòu)造，從高電阻外延層2的與n+形漏極層I相反一側(cè)的表面朝向n+形漏極層側(cè)在高電阻外延層2中延伸。在各段(例如第I段)中，各柱的各雜質(zhì)擴散層3A、4A、5A、6A、7A平行地排列于n+形漏極層I的第I表面而形成I個層(上述擴散層形成層)80。即，在各段的擴散層形成層80中，在第I柱區(qū)域中，具有沿著X方向交替排列的多個n形的第I柱3的n形雜質(zhì)擴散層3A以及多個p形的第2柱4的p形雜質(zhì)擴散層4A，在第2柱區(qū)域的第I區(qū)域側(cè)的一端中，具有n形的第3柱5的n形雜質(zhì)擴散層5A，在第2柱區(qū)域的與第I區(qū)域側(cè)在X方向上相反一側(cè)的另一端中，具有P形的第4柱6的p形雜質(zhì)擴散層6A。在X方向上，第I柱3的n形雜質(zhì)擴散層3A和第2柱4的p形雜質(zhì)擴散層4A鄰接,第3柱5的n形雜質(zhì)擴散層5A和第4柱的p形雜質(zhì)擴散層6A鄰接。另外，在第I柱區(qū)域和第2柱區(qū)域的邊界(X方向上的第I柱區(qū)域的終端)，第2柱4的p形雜質(zhì)擴散層4A和第3柱5的n形雜質(zhì)擴散層5A鄰接。在這些各柱的X方向上的鄰接部(相互鄰接的柱接合的部分)中，各個雜質(zhì)擴散層的雜質(zhì)重疊而引起雜質(zhì)補償(將雜質(zhì)擴散層重疊而引起雜質(zhì)補償?shù)膮^(qū)域以后稱為“雜質(zhì)補償區(qū)域”)。在雜質(zhì)補償區(qū)域中，n形雜質(zhì)擴散層的n形雜質(zhì)和p形雜質(zhì)擴散層的p形雜質(zhì)混合存在，雜質(zhì)補償后的結(jié)果，雜質(zhì)擴散層的實質(zhì)的雜質(zhì)量確定。例如，n形的第I柱3的n形雜質(zhì)擴散層3A和p形的第2柱的p形雜質(zhì)擴散層4A在擴散層形成層80內(nèi)，在鄰接的部分中一部分重疊而在該部分中具有雜質(zhì)補償區(qū)域。在該雜質(zhì)補償區(qū)域內(nèi)，在n形雜質(zhì)濃度和P形雜質(zhì)濃度相等的部位，形成p-n結(jié)。其結(jié)果，從n形雜質(zhì)擴散層中的n形的總雜質(zhì)量減去雜質(zhì)補償區(qū)域中的P形雜質(zhì)量(雜質(zhì)補償區(qū)域中的P形擴散層中的P形雜質(zhì)量)而得到的結(jié)果成為n形雜質(zhì)擴散層3A的n形的實質(zhì)的雜質(zhì)量。即使n形的總雜質(zhì)量恒定，雜質(zhì)補償區(qū)域越大，被雜質(zhì)補償?shù)碾s質(zhì)量越多，所以n形的實質(zhì)的雜質(zhì)量減少。即，雜質(zhì)擴散發(fā)展，而在X方向上n形雜質(zhì)擴散層和p形雜質(zhì)擴散層的重疊越大，各個實質(zhì)的雜質(zhì)量越少?！ぶ螅褂眉却娴闹圃霱OSFET的半導(dǎo)體工藝，形成p形基極層10、p形無載流子層11、P形保護環(huán)層12、n形半導(dǎo)體層8、9、n+形源極層13、p+形接觸層15、16、17、18、n+形半導(dǎo)體層14、柵絕緣膜19、柵電極20、第I層間絕緣膜21、第2層間絕緣膜22、第I電極23、第2電極24、場板電極25、以及溝道截斷電極26等，制造圖1所示的功率用半導(dǎo)體裝置100。此處，為了使第I柱區(qū)域以及第2柱區(qū)域中形成的第I至第4柱作為超級結(jié)構(gòu)造而發(fā)揮功能，如以下那樣設(shè)定各柱的總雜質(zhì)量。在第I柱區(qū)域以及第2柱區(qū)域中，對于鄰接的n形柱和p形柱，為了從其鄰接部向各個柱容易地使耗盡層擴展，需要將兩柱的總雜質(zhì)量設(shè)定為相等。即，如圖3 (b)所示，在第I柱區(qū)域中，設(shè)定為第I柱3和第2柱4對向的部分B中的n形的總雜質(zhì)量與p形的總雜質(zhì)量相等。另外，在第I柱區(qū)域與第2柱區(qū)域的邊界中，設(shè)定為第2柱4和第3柱5對向的部分C中的n形的總雜質(zhì)量與p形的總雜質(zhì)量相等。進而，在第2柱區(qū)域中，設(shè)定為第3柱5和第4柱6對向的部分D中的n形的總雜質(zhì)量與p形的總雜質(zhì)量相等。各柱的總雜質(zhì)量由擴散層形成層80內(nèi)的各柱的雜質(zhì)擴散層3A、4A、5A、6A的各總雜質(zhì)量決定。各雜質(zhì)擴散層3A、4A、5A、6A的總雜質(zhì)量如上所述由與它們對應(yīng)的各雜質(zhì)注入層3B、4B、5B、6B的n形以及p形的總雜質(zhì)量決定。即，由各雜質(zhì)注入層3B、4B、5B、6B的X方向上的寬度決定，其由在離子注入時使用的抗蝕劑掩模的開口部的寬度決定。在本實施方式中，如下所述，設(shè)定了各雜質(zhì)注入層3B、4B、5B、6B的X方向上的寬度。如圖2(b)所示，第I柱區(qū)域中形成的第I柱3的n形雜質(zhì)注入層3B形成為X方向上的寬度為2XW。此處，W設(shè)為任意的寬度。同樣地，第I柱區(qū)域中形成的第2柱4的p形雜質(zhì)注入層4B也形成為X方向上的寬度為2XW。由此，在各段的擴散層形成層80中，在第I柱區(qū)域中，在第I柱3和第2柱4對向的部分B中，第I柱3的雜質(zhì)擴散層3A的第2柱側(cè)一半的n形的總雜質(zhì)量和第2柱4的雜質(zhì)擴散層4A的第I柱側(cè)一半的p形的總雜質(zhì)量相等。第2柱區(qū)域中形成的n形雜質(zhì)注入層5B形成為X方向上的寬度為1. 5XW。第2柱區(qū)域中形成的P形雜質(zhì)注入層6B形成為X方向上的寬度為0. 5XW。由此，在各段的擴散層形成層80中，在第I柱區(qū)域與第2柱區(qū)域的邊界中、即第2柱4和第3柱5對向的部分C中，第2柱4的雜質(zhì)擴散層4A的第3柱5側(cè)一半的p形的總雜質(zhì)量和第3柱5的雜質(zhì)擴散層5A的第2柱4側(cè)的一部分分(相當(dāng)于寬度W的部分)的n形的總雜質(zhì)量相等。另夕卜，在第2區(qū)域中，在第3柱5和第4柱6對向的部分D中，第3柱5的雜質(zhì)擴散層5A的第4柱6側(cè)殘部(相當(dāng)于0. 5XW的部分)的n形的總雜質(zhì)量和第4柱6的雜質(zhì)擴散層6A整體的P形的總雜質(zhì)量相等。以上的結(jié)果，在高電阻外延層2中的、第I柱區(qū)域以及第2柱區(qū)域整體中，n形的總雜質(zhì)量和P形的總雜質(zhì)量相等，虛擬地成為未摻雜層。另外，在本實施方式中，由于考慮為能夠忽略X方向上的雜質(zhì)擴散層的重疊(雜質(zhì)補償區(qū)域)，所以各柱的雜質(zhì)擴散層的n形以及P形的總雜質(zhì)量分別近似于與n形以及p形的實質(zhì)的雜質(zhì)量相等。以后，直至第4實施方式同樣地考慮。本實施方式的M0SFET100具備具有由上述第I柱區(qū)域和第2柱區(qū)域構(gòu)成的超級結(jié)構(gòu)造的高電阻外延層2而作為漂移層。M0SFET100在ON狀態(tài)時，從漏電極23，經(jīng)由n+形漏極層1、n形的第I柱3、n形半導(dǎo)體層8、p形基極層10、以及n+形源極層13向源電極24流過電流。對于成為電流路徑的n形的柱，由于能夠?qū)形雜質(zhì)濃度設(shè)定得較高，所以MOSFET100的ON電阻低。另外，在OFF狀態(tài)時，從n形的第I柱3和p形的第2柱4 的p_n結(jié)耗盡層易于擴展，所以M0SFET100的耐壓高。如上所述，在形成第I柱區(qū)域和第2柱區(qū)域的制造工序中，由各n形雜質(zhì)注入層以及各P形雜質(zhì)注入層的寬度，分別決定各n形雜質(zhì)擴散層的n形的總雜質(zhì)量以及各p形雜質(zhì)擴散層的P形的總雜質(zhì)量。即，由在對各雜質(zhì)進行離子注入時使用的掩模的開口寬度，決定各雜質(zhì)注入層的各總雜質(zhì)量。為了一邊維持M0SFET100的低ON電阻一邊維持高耐壓，在上述第I以及第2柱區(qū)域中，需要精密地控制相鄰的柱的n形的總雜質(zhì)量和p形的總雜質(zhì)量。在超級結(jié)構(gòu)造中，在相鄰的柱的n形的總雜質(zhì)量和p形的總雜質(zhì)量成為等量的情況下，成為耐壓最高的狀態(tài)。相鄰的柱的n形的總雜質(zhì)量和p形的總雜質(zhì)量中的某一方越多，超級結(jié)構(gòu)造的耐壓越急劇降低。因此，在上述第I柱區(qū)域和第2柱區(qū)域的制造工序中，在離子注入時使用的掩模的開口寬度的偏差成為問題。本實施方式的M0SFET100具備能夠抑制柱形成時的掩模的開口寬度的偏差所致的耐壓降低的構(gòu)造，以下，通過將其特征與比較例進行比較來進行說明。使用圖4，說明比較例的第I柱區(qū)域以及第2柱區(qū)域的制造工序的特征。圖4是示出形成比較例的第I柱區(qū)域以及第2柱區(qū)域的第I至第4柱的各雜質(zhì)注入層的工序的圖，是形成本實施方式的第I以及第2柱區(qū)域的制造工序中的相當(dāng)于圖2(b)的圖。使用圖4，說明比較例的第I以及第2柱區(qū)域的構(gòu)造與本實施方式的第I以及第2柱區(qū)域的構(gòu)造相異的點。如圖4所示，在比較例中，成為第I柱區(qū)域中形成的n形的第I柱3的n形雜質(zhì)擴散層3A的n形雜質(zhì)注入層3B形成為X方向上的寬度為2XW，成為第I柱區(qū)域中形成的p形的第2柱4的p形雜質(zhì)擴散層4A的p形雜質(zhì)注入層4B也同樣地形成為X方向上的寬度為2XW。由此，在各段的擴散層形成層80中，在第I柱區(qū)域中，在第I柱3和第2柱4對向的部分B中，第I柱3的雜質(zhì)擴散層3A的第2柱側(cè)一半的n形的總雜質(zhì)量和第2柱4的雜質(zhì)擴散層4A的第I柱側(cè)一半的p形的總雜質(zhì)量相等。該點與本實施方式的M0SFET100的第I柱以及第2柱相同。成為第2柱區(qū)域中形成的n形的第3柱5的n形雜質(zhì)擴散層5A的n形雜質(zhì)注入層5C形成為X方向上的寬度為2XW。成為第2柱區(qū)域中形成的p形的第4柱6的p形雜質(zhì)擴散層6A的p形雜質(zhì)注入層6C形成為X方向上的寬度為W。由此，在各段的擴散層形成層80中，在第I柱區(qū)域與第2柱區(qū)域的邊界中、即第2柱4和第3柱5對向的部分C中，第2柱4的雜質(zhì)擴散層4A的第3柱5側(cè)一半的p形的總雜質(zhì)量和第3柱5的雜質(zhì)擴散層5A的第2柱4側(cè)一半(相當(dāng)于W的部分)的n形的總雜質(zhì)量相等。另外，在第2區(qū)域中，在第3柱5和第4柱6對向的部分E中,第3柱5的雜質(zhì)擴散層5A的第4柱6側(cè)一半(相當(dāng)于W的部分)的n形的總雜質(zhì)量和第4柱6的雜質(zhì)擴散層6A整體的p形的總雜質(zhì)量相等。該第2柱區(qū)域的n形的第3柱5的n形雜質(zhì)注入層5C的X方向上的寬度以及p形的第4柱6的P形雜質(zhì)注入層6C的X方向上的寬度與本實施方式的第3柱5以及第4柱6的各雜質(zhì)注入層5B、6B的寬度相異。在其以外的點中，在比較例的第I以及第2柱區(qū)域和本實施方式的第I以及第2柱區(qū)域中，無相異點。即使在比較例的第I柱區(qū)域以及第2柱區(qū)域中，在第I柱3和第2柱4對向的部分B、第2柱4和第3柱5對向的部分C、以及第3柱和第4柱對向的部分E中的任意一個中，都以使n形的總雜質(zhì)量和p形的總雜質(zhì)量成為等量的方式，設(shè)定了各雜質(zhì)擴散層的總雜質(zhì)量。但是，如上所述，比較例的第3柱5的n形雜質(zhì)注入層5C的X方向上的寬度、以及第 4柱6的p形雜質(zhì)注入層6C的X方向上的寬度分別比本實施方式的第3柱5以及第4柱6寬。S卩，在比較例中，第3柱5的n形雜質(zhì)注入層5C的X方向上的寬度被設(shè)定為與第I柱3的雜質(zhì)注入層3B以及第2柱4的雜質(zhì)注入層的X方向上的寬度相同的寬度(2XW)。即，第3柱的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量被設(shè)定為與第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的p形雜質(zhì)擴散層4A的p形的總雜質(zhì)量相同的量。另夕卜，第4柱6的p形雜質(zhì)注入層6C的寬度被設(shè)定為第I柱3的雜質(zhì)注入層3B以及第2柱4的雜質(zhì)注入層4B的X方向上的寬度的一半(W)。即，第4柱6的p形雜質(zhì)擴散層6A的p形的總雜質(zhì)量被設(shè)定為成為第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的p形雜質(zhì)擴散層4A的p形的總雜質(zhì)量的一半。相對于此，在本實施方式中，第3柱5的n形雜質(zhì)注入層5B的X方向上的寬度是1. 5 X W，被設(shè)定為第I柱3的n形雜質(zhì)注入層3B以及第2柱4的p形雜質(zhì)注入層4B的X方向上的寬度的3/4倍。S卩，第3柱的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量被設(shè)定為成為第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的p形雜質(zhì)擴散層4A的p形的總雜質(zhì)量的3/4倍。另外，第4柱6的p形雜質(zhì)注入層6B的寬度被設(shè)定為第I柱3的n形的雜質(zhì)注入層3B以及第2柱4的p形的雜質(zhì)注入層4B的X方向上的寬度的1/4倍。SP，第4柱6的p形雜質(zhì)擴散層6A的p形的總雜質(zhì)量被設(shè)定為成為第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的p形雜質(zhì)擴散層4A的p形的總雜質(zhì)量的1/4倍。S卩，在本實施方式中，第3柱的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量被設(shè)定為比第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的p形的雜質(zhì)擴散層4A的P形的總雜質(zhì)量少。另外，第4柱的p形雜質(zhì)擴散層6A的p形的總雜質(zhì)量被設(shè)定為比第3柱的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量少。在本實施方式中，作為一個例子，第4柱的P形的雜質(zhì)擴散層6A的p形的總雜質(zhì)量雖然被設(shè)定為成為第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的p形的雜質(zhì)擴散層4A的p形的總雜質(zhì)量的1/4倍，但只要設(shè)定為比一半少即可。接下來，圖5示出在漂移層中具有比較例的由第I柱區(qū)域以及第2柱區(qū)域構(gòu)成的超級結(jié)構(gòu)造的MOSFET的耐壓。使用p形柱形成用的掩模并通過離子注入而形成第2柱4的P形雜質(zhì)注入層4B以及第4柱6的p形雜質(zhì)注入層6C。如圖5所示，MOSFET的耐壓由于P形柱形成用掩模的開口寬度的偏差而大幅變化。此處，P形柱形成用掩模的開口寬度的偏差是指，抗蝕劑掩模的開口寬度的規(guī)格的偏差。由于曝光條件、光刻中使用的光敏掩模的開口寬度的偏差等而產(chǎn)生。在p形柱形成用掩模的開口寬度的偏差是零時，P形雜質(zhì)注入層的X方向上的寬度如設(shè)計的那樣形成，是在對向的n形柱與p形柱之間，n形的總雜質(zhì)量和p形的總雜質(zhì)量成為等量的狀態(tài)。此時，第I柱和第2柱對向的部分B、第2柱和第3柱對向的部分C、以及第3柱和第4柱對向的部分E都具有最大的耐壓。如果p形形成用掩模的開口寬度出現(xiàn)偏差，則耐壓急劇降低。第3柱5和第4柱6對應(yīng)的部分E相比于第I柱3和第2柱4對向的部分B以及第2柱和第3柱對向的部分C，相對p形柱形成用掩模的偏差，耐壓急劇降低。其理由如以下所述。為了與鄰接的第3柱5取得總雜質(zhì)量的平衡而易于耗盡化，第4柱6被設(shè)定為第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱的p形的雜質(zhì)擴散層4A的p形的總雜質(zhì)量的一半。柱的總雜質(zhì)量越小，p形柱形成用的掩模寬度的偏差相對耐壓的影響越大。因此，在第3柱5和第4柱6對向的部分E中，相比于第I柱3 和第2柱4對向的部分B以及第2柱4和第3柱5對向的部分C，在p形柱形成用的掩模寬度產(chǎn)生了偏差時，耐壓大幅降低。P形柱形成用的掩模寬度的偏差在制造上必定存在，所以在具有比較例的第I柱區(qū)域以及第2柱區(qū)域的MOSFET中，先于第I柱區(qū)域而在第2柱區(qū)域中產(chǎn)生擊穿。第2柱區(qū)域是MOSFET的終端區(qū)域，相比于第I柱區(qū)域的元件區(qū)域面積更窄，所以比較例的MOSFET的雪崩耐量低。相對于此，在本實施方式的M0SFET100中，維持在第2柱區(qū)域中的第3柱5和第4柱6對向的部分D中n形的總雜質(zhì)量和p形的總雜質(zhì)量成為等量的狀態(tài)，并且將第3柱5的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量以及第4柱6的p形雜質(zhì)擴散層6A的p形的總雜質(zhì)量設(shè)定為比第I柱區(qū)域中的第I柱3以及第2柱4各自的總雜質(zhì)量低。因此，如圖5所示，在本實施方式中，相比于比較例，第2柱區(qū)域的第3柱5和第4柱6對向的部分D相比于第I柱區(qū)域的第I柱3以及第2柱4對向的部分B，耗盡層更容易擴展，所以耐壓進一步提高。如圖5所示，如果p形柱形成用掩模的開口寬度的偏差收斂于第3柱5和第4柱6對向的部分D的耐壓比第I柱3和第2柱4對向的部分B的耐壓高的范圍，則始終先于第
2柱區(qū)域而在第I柱區(qū)域中發(fā)生擊穿。因此，本實施方式的M0SFET100相比于比較例，雪崩耐量更高。因此，本實施方式的M0SFET100能夠抑制超級結(jié)構(gòu)造的制造偏差所致的終端區(qū)域的耐壓降低。在本實施方式中，作為一個例子,第3柱5的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量被設(shè)定為第I柱3的n形的雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的p形的雜質(zhì)擴散層4A的p形的總雜質(zhì)量的3/4倍。另外，第4柱6的p形雜質(zhì)擴散層6A的p形的總雜質(zhì)量被設(shè)定為第I柱3的n形的雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的p形的雜質(zhì)擴散層4A的p形的總雜質(zhì)量的1/4倍。本實施方式中的上述效果不限于此，第3柱5的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量被設(shè)定為比第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的p形的雜質(zhì)擴散層4A的p形的總雜質(zhì)量少即可。另外，第
4柱6的p形雜質(zhì)擴散層6A的p形的總雜質(zhì)量被設(shè)定為比第3柱5的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量少即可。優(yōu)選，第4柱的p形的雜質(zhì)擴散層6A的p形的總雜質(zhì)量被設(shè)定為比第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的p形的雜質(zhì)擴散層4A的p形的總雜質(zhì)量的一半少即可。在本實施方式中，說明了第I柱區(qū)域以p形的第2柱4為終端的例子。但是，即使在第I柱區(qū)域以n形的第I柱3為終端的情況下，也當(dāng)然得到與上述說明的本實施方式的效果同樣的效果。在該情況下，將第2柱區(qū)域的n形的第3柱的導(dǎo)電類型變更為p形，將p形的第4柱的導(dǎo)電類型變更為n形而實施即可。在以后的實施例中也是同樣的。(第2實施方式)使用圖6以及圖7，說明第2實施方式的功率用半導(dǎo)體裝置200。圖6是第2實施方式的功率用半導(dǎo)體裝置的主要部分示意剖面圖。圖7是示出第2實施方式的功率用半導(dǎo)體裝置的制造工序的一部分的圖，(a)是主要部分示意剖面圖，(b)是(a)中的F部的放大圖。另外，對與第I實施方式中說明的結(jié)構(gòu)相同的結(jié)構(gòu)的部分附加相同的參照編號或者記 號而省略其說明。主要說明與第I實施方式的相異點。如圖6所示，第2實施方式的M0SFET200與第I實施方式的M0SFET100同樣地，具備具有第I柱區(qū)域以及第2柱區(qū)域的高電阻外延層2而作為n_形漂移層。在本實施方式的M0SFET200的第2柱區(qū)域中，在n形的第3柱5與p形的第4柱6之間，還具有與n形的第3柱鄰接的p形(與第4柱相同的導(dǎo)電類型)的第5柱31、和與第5柱31鄰接的n形(與第3柱相同的導(dǎo)電類型)的第6柱32。第5柱31以及第6柱32分別由第I至第4柱和在Y方向上相同數(shù)量的段的p形雜質(zhì)擴散層31A以及n形雜質(zhì)擴散層32A構(gòu)成。在沿著各段的X方向由各柱的雜質(zhì)擴散層構(gòu)成的擴散層形成層80中，p形的第5柱31的雜質(zhì)擴散層31A中的p形的總雜質(zhì)量以及n形的第6柱32的雜質(zhì)擴散層32A中的n形的總雜質(zhì)量分別比n形的第3柱5的n形的雜質(zhì)擴散層5A中的n形的總雜質(zhì)量少、比p形的第4柱6的p形的雜質(zhì)擴散層6A中的p形的總雜質(zhì)量多。另外，p形的第5柱31的雜質(zhì)擴散層31A中的P形的總雜質(zhì)量被設(shè)定為與n形的第6柱32的雜質(zhì)擴散層32A中的n形的總雜質(zhì)量等量。本實施方式的M0SFET200在第2柱區(qū)域中的以上的點中，與第I實施方式的M0SFET100相異，其以外相同。圖7 (a)是本實施方式的M0SFET200的第2柱區(qū)域的制造工序的一部分的主要部分示意剖面圖，相當(dāng)于第I實施方式的圖2 (a)，是示出成為形成構(gòu)成本實施方式的第I至第6柱的n形以及p形雜質(zhì)擴散層的源的n形以及p形雜質(zhì)注入層的剖面圖。圖7(b)是將圖7a(a)中的F部放大了的圖。本實施方式的n形的第I柱3、p形的第2柱4、n形的第3柱5、以及p形的第4柱6如上所述，是與第I實施方式的n形的第I柱3、p形的第2柱4、n形的第3柱5、以及p形的第4柱6相同的構(gòu)造。因此，各段的擴散層形成層80中的、本實施方式的n形的第I柱3的n形雜質(zhì)注入層3B、p形的第2柱4的p形雜質(zhì)注入層4B、n形的第3柱5的n形雜質(zhì)注入層5B、以及p形的第4柱的p形雜質(zhì)注入層6B的、各自的X方向上的寬度與第I實施方式的n形的第I柱3的n形雜質(zhì)注入層3B、p形的第2柱4的P形雜質(zhì)注入層4B、n形的第3柱5的n形雜質(zhì)注入層5B、以及p形的第4柱的p形雜質(zhì)注入層6B各自的覽度相問。在成為本實施方式的第2柱區(qū)域的n形的第3柱5的源的n形雜質(zhì)注入層5B與成為P形的第4柱6的源的p形雜質(zhì)注入層6B之間，與n形的第3柱5的n形雜質(zhì)注入層5B相鄰并相互分開地，形成成為p形的第5柱31的源的p形雜質(zhì)擴散層31B。p形雜質(zhì)注入層31B是通過與p形的第2柱4的p形雜質(zhì)注入層4B相同的p形雜質(zhì)的注入工序形成的。進而，與P形的第5柱31的p形雜質(zhì)注入層31B相鄰并相互分開地，形成成為n形的第6柱32的源的n形雜質(zhì)注入層32B。n形雜質(zhì)注入層32B是通過與n形的第I柱3的n形雜質(zhì)注入層3B相同的n形雜質(zhì)的注入工序形成的。p形的第5柱的p形雜質(zhì)注入層31B以及n形的第6柱的n形雜質(zhì)注入層32B的X方向上的寬度都是W。由此，在各段的擴散層形成層80中，p形的第5柱31的p形雜質(zhì)擴散層31A的n形的第3柱5側(cè)的一半(與雜質(zhì)擴散層的寬度是0. 5XW相當(dāng)?shù)牟糠?的p形的總雜質(zhì)量和n形的第3柱5的n形雜質(zhì)擴散層5A的第5柱側(cè)的一半(相當(dāng)于0. 5XW的部分)的n形的總雜質(zhì)量成為等量。p形的第5柱31的p形雜質(zhì)擴散層31A的第6柱側(cè)的一半(與雜質(zhì)擴散層的寬度是0. 5XW相當(dāng)?shù)牟糠?的p形的總雜質(zhì)量和n形的第6柱32的n形雜質(zhì)擴散層32A的第5柱側(cè)的一半(相當(dāng)于0. 5XW的部分)的n形的總雜質(zhì)量成為等量。進而，n形的第6柱32的n形雜質(zhì)擴散層32A的第4柱側(cè)的一半(與雜質(zhì)擴散層的寬度是0. 5XW相當(dāng)?shù)牟糠?的n形的總雜質(zhì)量和p形的第4柱6的p形雜質(zhì)擴散層 6A的p形的總雜質(zhì)量成為等量。以上，在第2柱區(qū)域整體中n形的總雜質(zhì)量和p形的總雜質(zhì)量成為等量，虛擬地成為未摻雜狀態(tài)。另外，即使在本實施方式中，在第2柱區(qū)域中，第3柱5的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量也被設(shè)定為比第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的P形的雜質(zhì)擴散層4A的p形的總雜質(zhì)量少。另外，第4柱的p形雜質(zhì)擴散層6A的p形的總雜質(zhì)量被設(shè)定為比第3柱的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量少。進而，P形的第
5柱31的p形雜質(zhì)擴散層31A的p形的總雜質(zhì)量以及n形的第6柱31的n形雜質(zhì)擴散層32A的n形的總雜質(zhì)量被設(shè)定為比第3柱5的n形的雜質(zhì)擴散層5A的n形的總雜質(zhì)量少、比p形的第4柱6的p形的雜質(zhì)擴散層6A的p形的總雜質(zhì)量多。因此，在本實施方式的第2柱區(qū)域中，n形的第3柱5和p形的第5柱31對向的部分、p形的第5柱31和n形的第6柱32對向的部分、以及n形的第6柱32和p形的第4柱6對向的部分是與第I實施方式的第3柱5和第4柱6對向的部分D相同的構(gòu)造。即使在本實施方式中，也維持在第2柱區(qū)域中相鄰的n形的柱和p形的柱對向的部分D中n形的總雜質(zhì)量和p形的總雜質(zhì)量成為等量的狀態(tài)，并且將n形的柱5的n形雜質(zhì)擴散層的n形的總雜質(zhì)量以及p形的柱的p形雜質(zhì)擴散層的p形的總雜質(zhì)量設(shè)定為比第I柱區(qū)域的n形的第I柱3以及p形的第2柱4各自的雜質(zhì)擴散層的總雜質(zhì)量低。因此，如圖5所示，第2柱區(qū)域的n形的柱和p形的柱對向的部分D相比于第I柱區(qū)域的n形的第I柱3和p形的第2柱4對向的部分B，耗盡層更容易擴展，所以耐壓進一步提高。如果p形柱形成用掩模的開口寬度的偏差收斂于第2柱區(qū)域的相鄰的n形柱和p形柱對向的部分D的耐壓比第I柱區(qū)域的第I柱3和第2柱4對向的部分B的耐壓高的范圍內(nèi)，則始終先于第2柱區(qū)域而在第I柱區(qū)域中首先發(fā)生擊穿。本實施方式的M0SFET200與第I實施方式的M0SFET100同樣地，能夠抑制超級結(jié)構(gòu)造的制造偏差所致的終端區(qū)域的耐壓降低，雪崩耐量提聞。另外，在本實施方式中，作為一個例子，第4柱的p形的雜質(zhì)擴散層6A的p形的總雜質(zhì)量被設(shè)定為成為第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的p形的雜質(zhì)擴散層4A的p形的總雜質(zhì)量的1/4倍，但與第I實施方式同樣地設(shè)定為比它們的一半少即可。說明了本實施方式的M0SFET200在第2柱區(qū)域的n形的第3柱5與p形的第4柱6之間具有一對P形的第5柱31以及n形的第6柱32的例子，但還能夠設(shè)為具有二對以上的P形的第5柱31以及n形的第6柱32。(第3實施方式)使用圖8以及圖9，說明第3實施方式的功率用半導(dǎo)體裝置300。圖8是第3實施方式的功率用半導(dǎo)體裝置的主要部分示意剖面圖。圖9是示出第3實施方式的功率用半導(dǎo)體裝置的制造工序的一部分的圖，(a)是主要部分示意剖面圖，(b)是(a)中的G部的放大圖。另外，對與第I實施方式中說明的結(jié)構(gòu)相同的部分附加相同的參照編號或者記號而省·略其說明。主要說明與第I實施方式的相異點。如圖8所示，第3實施方式的M0SFET300與第I實施方式的M0SFET100同樣地，具備具有第I柱區(qū)域以及第2柱區(qū)域的高電阻外延層2而作為n_形漂移層。本實施方式的M0SFET300的第2柱區(qū)域在n形的第3柱5與n形的第4柱60之間，具有與n形的第3柱鄰接的P形(與第3柱相反的導(dǎo)電類型)的第5柱31。第5柱31由第I至第4柱和在Y方向上相同數(shù)量的段的P形雜質(zhì)擴散層31A構(gòu)成。在沿著各段的X方向由各柱的雜質(zhì)擴散層構(gòu)成的擴散層形成層80中，p形的第5柱31的雜質(zhì)擴散層31A中的p形的總雜質(zhì)量比n形的第3柱5的n形的雜質(zhì)擴散層5A中的n形的總雜質(zhì)量少，比n形的第4柱60的p形的雜質(zhì)擴散層60A中的p形的總雜質(zhì)量多。本實施方式的M0SFET300如上所述，將第4柱60的導(dǎo)電類型從p形變更為n形的點、和在第3柱5與第4柱6之間具有p形的第5柱31的點中，與第I實施方式的M0SFET100相異。圖9 (a)是本實施方式的M0SFET300的第2柱區(qū)域的制造工序的一部分的主要部分示意剖面圖，相當(dāng)于第I實施方式的圖2(a)，是示出成為形成構(gòu)成本實施方式的第I至第5柱的n形以及p形雜質(zhì)擴散層的源的n形以及p形雜質(zhì)注入層的剖面圖。圖9 (b)是將該圖(a)中的G部放大了的圖。本實施方式的n形的第I柱3、p形的第2柱4、n形的第3柱5、以及n形的第4柱60如上所述，是與第I實施方式的n形的第I柱3、p形的第2柱4、n形的第3柱5、以及p形的第4柱6相同的構(gòu)造。因此，各段的擴散層形成層80中的、n形的第I柱3的n形雜質(zhì)注入層3B、p形的第2柱4的p形雜質(zhì)注入層4B、n形的第3柱5的n形雜質(zhì)注入層5B、以及n形的第4柱的n形雜質(zhì)注入層60B的、各自的X方向上的寬度與第I實施方式的n形的第I柱3的n形雜質(zhì)注入層3B、p形的第2柱4的p形雜質(zhì)注入層4B、n形的第3柱5的n形雜質(zhì)注入層5B、以及p形的第4柱6的p形雜質(zhì)注入層6B各自的寬度相同。但是，本實施方式的n形的第4柱60與第I實施方式的p形的第4柱6，導(dǎo)電類型相異，所以通過與n形的第I柱3的n形雜質(zhì)注入層3B相同的n形雜質(zhì)的注入工序，形成本實施方式的n形的第4柱60的n形雜質(zhì)注入層60B。在成為本實施方式的第2柱區(qū)域的n形的第3柱5的源的n形雜質(zhì)注入層5B與成為n形的第4柱60的源的n形雜質(zhì)注入層60B之間，與n形的第3柱5的n形雜質(zhì)注入層5B相鄰并相互分開地，形成成為p形的第5柱31的源的p形雜質(zhì)注入層31B。p形的第5柱31的p形雜質(zhì)注入層31B是通過與p形的第2柱4的p形雜質(zhì)注入層4B相同的p形雜質(zhì)的注入工序形成的。p形的第5柱31的p形雜質(zhì)注入層31B的X方向上的寬度是W。由此，在各段的擴散層形成層80中，p形的第5柱31的p形雜質(zhì)擴散層31A的n形的第3柱5側(cè)的一半(與雜質(zhì)擴散層的寬度是0. 5XW相當(dāng)?shù)牟糠?的p形的總雜質(zhì)量和n形的第3柱5的n形雜質(zhì)擴散層5A的第5柱側(cè)的一半(相當(dāng)于0. 5XW的部分)的n形的總雜質(zhì)量成為等量。P形的第5柱31的p形雜質(zhì)擴散層3IA的第4柱60側(cè)的一半(與雜質(zhì)擴散層的寬度是0. 5XW相當(dāng)?shù)牟糠?的p形的總雜質(zhì)量和n形的第4柱60的n形雜質(zhì)擴散層60A的n形的總雜質(zhì)量成為等量。以上，在第2柱區(qū)域整體中n形的總雜質(zhì)量和p形的總雜質(zhì)量成為等量，虛擬地成為未摻雜狀態(tài)。另外，即使在本實施方式中，在第2柱區(qū)域中，第3柱5的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量也被設(shè)定為比第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的P形的雜質(zhì)擴散層4A的p形的總雜質(zhì)量少。另外，第4柱的n形 雜質(zhì)擴散層6A的n形的總雜質(zhì)量被設(shè)定為比第3柱的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量少。進而，P形的第5柱31的p形雜質(zhì)擴散層31A的p形的總雜質(zhì)量被設(shè)定為比n形的第3柱5的n形的雜質(zhì)擴散層5A的n形的總雜質(zhì)量少、比n形的第4柱60的n形的雜質(zhì)擴散層60A的n形的總雜質(zhì)量多。因此，在本實施方式的第2柱區(qū)域中，n形的第3柱5和p形的第5柱31對向的部分、以及P形的第5柱31和n形的第4柱60對向的部分是與第I實施方式的n形的第3柱5和p形的第4柱6對向的部分D相同的構(gòu)造。即使在本實施方式中，也維持在第2柱區(qū)域中相鄰的n形的柱和p形的柱對向的部分D中n形的總雜質(zhì)量和p形的總雜質(zhì)量成為等量的狀態(tài)，并且將n形的柱的n形雜質(zhì)擴散層的n形的總雜質(zhì)量以及p形的柱的p形雜質(zhì)擴散層的p形的總雜質(zhì)量設(shè)定為比第I柱區(qū)域的n形的第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及p形的第2柱4的p形雜質(zhì)擴散層4A的p形的總雜質(zhì)量低。因此，如圖5所示，第2柱區(qū)域的n形的柱和p形的柱對向的部分D相比于第I柱區(qū)域的n形的第I柱3和p形的第2柱4對向的部分B，耗盡層更容易擴展，所以耐壓進一步提高。如果P形柱形成用掩模的開口寬度的偏差收斂于第2柱區(qū)域的相鄰的n形的柱和p形的柱對向的部分D的耐壓比第I柱區(qū)域的第I柱3和第2柱4對向的部分B的耐壓高的范圍內(nèi)，則始終先于第2柱區(qū)域而在第I柱區(qū)域中首先發(fā)生擊穿。本實施方式的M0SFET300與第I實施方式的M0SFET100同樣地，能夠抑制超級結(jié)構(gòu)造的制造偏差所致的終端區(qū)域的耐壓降低，雪崩耐量提高。另外，在本實施方式中，作為一個例子，第4柱的n形的雜質(zhì)擴散層60A的p形的總雜質(zhì)量被設(shè)定為成為第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的P形的雜質(zhì)擴散層4A的p形的總雜質(zhì)量的1/4倍，但與第I實施方式同樣地設(shè)定為比它們的一半少即可。(第4實施方式)使用圖10以及圖11，說明第4實施方式的功率用半導(dǎo)體裝置400。圖10是第4實施方式的功率用半導(dǎo)體裝置的主要部分示意剖面圖。圖11是示出第4實施方式的功率用半導(dǎo)體裝置的制造工序的一部分的圖，(a)是主要部分示意剖面圖，(b)是(a)中的H部的放大圖。另外，對與第3實施方式中說明的結(jié)構(gòu)相同的部分附加相同的參照編號或者記號而省略其說明。主要說明與第3實施方式的相異點。如圖10所示，第4實施方式的M0SFET400與第3實施方式的M0SFET100同樣地，具備具有第I柱區(qū)域以及第2柱區(qū)域的高電阻外延層2而作為n_形漂移層。在本實施方式的M0SFET400的第2柱區(qū)域中，在第3實施方式的M0SFET300的第2柱區(qū)域中，在p形的第5柱31與n形的第4柱60之間，還具有一對n形的第6柱32和p形的第7柱33。n形的第6柱32以及p形的第7柱33由第I至第4柱和在Y方向上相同數(shù)量的段的n形雜質(zhì)擴散層32A以及p形雜質(zhì)擴散層33A構(gòu)成。在沿著各段的X方向由各柱的雜質(zhì)擴散層構(gòu)成的擴散層形成層80中，n形的第6柱32的雜質(zhì)擴散層32A中的n形的總雜質(zhì)量以及p形的第7柱33的雜質(zhì)擴散層33A中的p形的總雜質(zhì)量是與p形的第5柱p形的雜質(zhì)擴散層31A中的P形的總雜質(zhì)量等量。本實施方式的M0SFET400在該點與第3實施方式的M0SFET300相異。圖11 (a)是本實施方式的M0SFET400的第2柱區(qū)域的制造工序的一部分的主要部分示意剖面圖，相當(dāng)于第I實施方式的圖2 (a)，是示出成為形成構(gòu)成本實施方式的第I至第7柱的n形以及p形雜質(zhì)擴散層的源的n形以及p形雜質(zhì)注入層的剖面圖。圖11(b)是將·圖11(a)中的H部放大了的圖。本實施方式的n形的第I柱3、p形的第2柱4、n形的第3柱5、n形的第4柱60、以及p形的第5柱31如上所述，是與第3實施方式的n形的第I柱·3、p形的第2柱、n形的第3柱5、n形的第4柱60、以及p形的第5柱31相同的構(gòu)造。因此，各段的擴散層形成層80中的、n形的第I柱3的n形雜質(zhì)注入層3B、p形的第2柱4的P形雜質(zhì)注入層4B、n形的第3柱5的n形雜質(zhì)注入層5B、n形的第4柱60的n形雜質(zhì)注入層60B、以及p形的第5柱31的p形雜質(zhì)注入層31B的、各自的X方向上的寬度與第3實施方式的n形的第I柱3的n形雜質(zhì)注入層3B、p形的第2柱4的p形雜質(zhì)注入層4B、n形的第3柱5的n形雜質(zhì)注入層5B、以及n形的第4柱60的n形雜質(zhì)注入層60B、以及p形的第5柱31的p形雜質(zhì)注入層31B各自的寬度相同。在本實施方式的第2柱區(qū)域的p形的第5柱31的p形雜質(zhì)注入層與n形的第4柱60的n形雜質(zhì)注入層60B之間，與p形的第5柱31的p形雜質(zhì)注入層31B相鄰并相互分開地,形成成為n形的第6柱32的源的n形雜質(zhì)注入層32B。第6柱32的n形雜質(zhì)注入層32B是通過與n形的第I柱3的n形雜質(zhì)注入層3B相同的n形雜質(zhì)的注入工序形成的。另外，與n形的第6柱32的n形雜質(zhì)注入層32B相鄰并相互分開地，形成成為p形的第7柱33的源的p形雜質(zhì)注入層33B。p形雜質(zhì)注入層33B是通過與p形的第2柱4的p形雜質(zhì)注入層4B相同的p形雜質(zhì)的注入工序形成的。n形的第6柱32的n形雜質(zhì)注入層32B以及p形的第7柱33的p形雜質(zhì)注入層33B的X方向上的寬度都是W。由此，在各段的擴散層形成層80中，p形的第5柱31的p形雜質(zhì)擴散層31A的n形的第3柱5側(cè)的一半(與雜質(zhì)擴散層的寬度是0. 5XW相當(dāng)?shù)牟糠?的P形的總雜質(zhì)量和n形的第3柱5的n形雜質(zhì)擴散層5A的第5柱側(cè)的一半(相當(dāng)于0.5XW的部分)的n形的總雜質(zhì)量成為等量。p形的第5柱31的p形雜質(zhì)擴散層31A的第6柱側(cè)的一半(與雜質(zhì)擴散層的寬度是0.5XW相當(dāng)?shù)牟糠?的p形的總雜質(zhì)量和n形的第6柱32的n形雜質(zhì)擴散層32A的第5柱側(cè)的一半(相當(dāng)于0. 5XW的部分)的n形的總雜質(zhì)量成為等量。n形的第6柱32的n形雜質(zhì)擴散層32A的第7柱33側(cè)的一半(與雜質(zhì)擴散層的寬度是0. 5XW相當(dāng)?shù)牟糠?的n形的總雜質(zhì)量和p形的第7柱33的p形雜質(zhì)擴散層33A的第6柱側(cè)的一半(相當(dāng)于0. 5XW的部分)的p形的總雜質(zhì)量成為等量。進而，P形的第7柱33的p形雜質(zhì)擴散層33A的第4柱側(cè)的一半(與雜質(zhì)擴散層的寬度是0. 5XW相當(dāng)?shù)牟糠?的p形的總雜質(zhì)量和n形的第4柱60的n形雜質(zhì)擴散層60A的n形的總雜質(zhì)量成為等量。以上，在第2柱區(qū)域整體中n形的總雜質(zhì)量和p形的總雜質(zhì)量成為等量，虛擬地成為未摻雜狀態(tài)。另外，即使在本實施方式中，在第2柱區(qū)域中，第3柱5的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量也被設(shè)定為比第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的P形的雜質(zhì)擴散層4A的p形的總雜質(zhì)量少。另外，第4柱60的n形雜質(zhì)擴散層60A的n形的總雜質(zhì)量被設(shè)定為比第3柱5的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量少。進而，p形的第5柱31的p形雜質(zhì)擴散層31A的p形的總雜質(zhì)量、n形的第6柱32的n形雜質(zhì)擴散層32A的n形的總雜質(zhì)量、以及p形的第7柱33的p形雜質(zhì)擴散層33A的p形的總雜質(zhì)量被設(shè)定為比第3柱5的n形的雜質(zhì)擴散層5A的n形的總雜質(zhì)量少、比n形的第4柱60的n形的雜質(zhì)擴散層60A的n形的總雜質(zhì)量多。因此，在本實施方式的第2柱區(qū)域中，n形的第3柱5和p形的第5柱31對向的部分、p形的第5柱31和n形的第6柱32對向的部分、n形的第6柱32和p形的第7柱33對向的部分、以及p形的第7柱33和n形的第4柱60對向的部分是與第I實施方式的第3柱5和第4柱6對向的部分D相同的構(gòu)造。 即使在本實施方式中，也維持在第2柱區(qū)域中相鄰的n形的柱和p形的柱對向的部分D中n形的總雜質(zhì)量和p形的總雜質(zhì)量成為等量的狀態(tài)，并且將n形的柱的n形雜質(zhì)擴散層的n形的總雜質(zhì)量以及p形的柱的p形雜質(zhì)擴散層的p形的總雜質(zhì)量設(shè)定為比第I柱區(qū)域的n形的第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及p形的第2柱4的p形雜質(zhì)擴散層4A的p形的總雜質(zhì)量低。因此，如圖5所示，第2柱區(qū)域的n形的柱和p形的柱對向的部分D相比于第I柱區(qū)域的n形的第I柱3以及p形的第2柱4對向的部分B，耗盡層更容易擴展，所以耐壓進一步提高。如果P形柱形成用掩模的開口寬度的偏差收斂于第2柱區(qū)域的相鄰的n形的柱和p形的柱對向的部分D的耐壓比第I柱區(qū)域的第I柱3和第2柱4對向的部分B的耐壓高的范圍內(nèi)，則始終先于第2柱區(qū)域而在第I柱區(qū)域中首先發(fā)生擊穿。本實施方式的M0SFET200與第I實施方式的M0SFET100同樣地，能夠抑制超級結(jié)構(gòu)造的制造偏差所致的終端區(qū)域的耐壓降低，雪崩耐量提高。說明了本實施方式的M0SFET400在第2柱區(qū)域的p形第5柱31與n形的第4柱60之間，具有一對n形的第6柱32以及p形的第7柱33的例子，但還能夠具有二對以上的n形的第6柱32以及第7柱33。另外，在本實施方式中，作為一個例子，第4柱的n形的雜質(zhì)擴散層60A的p形的總雜質(zhì)量被設(shè)定為成為第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的P形的雜質(zhì)擴散層4A的p形的總雜質(zhì)量的1/4倍，但與第I實施方式同樣地設(shè)定為比它們的一半少即可。以上，在第I至第4實施方式中，使用各雜質(zhì)擴散層的n形以及p形的總雜質(zhì)量進行了討論，但這些討論包含于使用了 n形以及p形的實質(zhì)的雜質(zhì)量的討論。關(guān)于以下的實施方式，代替n形以及p形的總雜質(zhì)量的討論，而使用n形以及p形的實質(zhì)的雜質(zhì)量來進行討論。(第5實施方式)使用圖12至圖14，說明第5實施方式的功率用半導(dǎo)體裝置500。圖12是第5實施方式的功率用半導(dǎo)體裝置的主要部分示意剖面圖。圖13是示出第5實施方式的功率用半導(dǎo)體裝置的制造工序的一部分的圖，是相當(dāng)于圖2的主要部分示意剖面圖。圖14是示意地說明第5實施方式的功率用半導(dǎo)體裝置的、(a)第I柱區(qū)域的主要部分以及(b)第2柱區(qū)域的主要部分的圖。另外，對與第I實施方式中說明的結(jié)構(gòu)相同的結(jié)構(gòu)部分附加相同的參照編號或者記號而省略其說明。主要說明與第I實施方式的相異點。本實施方式的M0SFET500與第I實施方式的M0SFET100同樣地，具備具有第I柱區(qū)域以及第2柱區(qū)域的高電阻外延層2而作為n_形漂移層，但在以下的點，與第I實施方式的MOSFET100相異。在本實施方式的M0SFET500中，在各段的擴散層形成層80中，第2柱區(qū)域中的n形的第3柱5以及p形的第4柱6的n形雜質(zhì)擴散層5A以及p形雜質(zhì)擴散層6A在X方向上重疊，形成上述雜質(zhì)補償區(qū)域。在第I至第4實施方式中，省略該雜質(zhì)補償區(qū)域而說明。即，在本實施方式中，第I柱區(qū)域的n形的第I柱3的n形的雜質(zhì)擴散層3A以及p形的第2柱的p形雜質(zhì)擴散層4A在X方向上相互重疊的部分中，具有n形的雜質(zhì)和p形的雜質(zhì)混合存在的第I雜質(zhì)補償區(qū)域。同樣地，第3柱5的雜質(zhì)擴散層5A和第4柱6的雜質(zhì)擴散層6A在X方向上相互重疊的部分中，具有n形雜質(zhì)和p形雜質(zhì)混合存在的第2雜質(zhì)補償區(qū)域。
此處，如圖12所示，第2雜質(zhì)補償區(qū)域的X方向上的寬度形成為比第I雜質(zhì)補償區(qū)域的X方向上的寬度寬。在雜質(zhì)補償區(qū)域的中央附近的、n形雜質(zhì)濃度和p形雜質(zhì)濃度相等的部位，形成相鄰的柱的P_n結(jié)。在圖12中，為了易于說明，對于形成于第I柱與第2柱之間的第I雜質(zhì)補償區(qū)域，以能夠忽略的程度，省略了圖示。第3柱和第4柱的虛線所示的重疊部分是第2雜質(zhì)補償區(qū)域。如圖13的第I柱區(qū)域和第2柱區(qū)域的制造工序的一部分所示，在本實施方式中，對于各柱的雜質(zhì)注入層，以具有以下的寬度的方式實施離子注入，形成各柱。第2柱區(qū)域的n形的第3柱5的n形雜質(zhì)注入層5C形成為具有與第I柱區(qū)域的n形的第I柱3的n形雜質(zhì)注入層3B以及p形的第2柱4的p形雜質(zhì)注入層4B的X方向上的寬度相同的2XW的寬度。第2柱區(qū)域的p形的第4柱6的p形雜質(zhì)注入層6C形成為具有第I柱區(qū)域的n形的第I柱3的n形雜質(zhì)注入層3B以及p形的第2柱4的p形雜質(zhì)注入層4B的X方向上的寬度的一半即W的寬度。雖然省略了圖示，但即使在本實施方式中，對于第I柱3的n形的雜質(zhì)擴散層3A和第2柱4的p形雜質(zhì)擴散層4A對向的部分、第2柱4的p形雜質(zhì)擴散層4A和第3柱5的n形雜質(zhì)擴散層5A對向的部分、以及第3柱5的n形雜質(zhì)擴散層5A和第4柱6的p形雜質(zhì)擴散層6A對向的部分，也以使n形的總雜質(zhì)量和p形的總雜質(zhì)量成為等量的方式，設(shè)定各雜質(zhì)注入層3B、4B、5C、6C的寬度。另外，第I柱3的n形雜質(zhì)注入層3B和第2柱4的p形雜質(zhì)注入層4B形成為以LI的間隔相互分開。第2柱4的p形雜質(zhì)注入層4B和第3柱5的n形雜質(zhì)注入層5C也同樣地形成為以LI的間隔相互分開。相對于此，第2柱區(qū)域的n形的第3柱5的n形雜質(zhì)注入層5C和p形的第4柱6的p形雜質(zhì)注入層6C形成為以比LI窄的L2的間隔相互分開。如上所述，在本實施方式的M0SFET500中，在第2柱區(qū)域中，第3柱5的n形雜質(zhì)注入層5C與第4柱6的p形雜質(zhì)注入層6C的間隔L2形成為比第I柱區(qū)域中的第I柱3的n形雜質(zhì)注入層3B與第2柱的p形雜質(zhì)注入層4B的間隔LI窄。由此，通過之后實施的熱處理，由各雜質(zhì)注入層形成的雜質(zhì)擴散層與Y方向(層疊方向)結(jié)合而形成各柱。第3柱5的n形雜質(zhì)擴散層5A和第4柱6的p形雜質(zhì)擴散層6A的X方向上的重疊比第I柱3的n形雜質(zhì)擴散層3A和第2柱4的p形雜質(zhì)擴散層4A的X方向上的重疊大。S卩，第2柱區(qū)域中的第2雜質(zhì)補償區(qū)域的X方向上的寬度(相互重疊的寬度)形成為比第I柱區(qū)域中的第I雜質(zhì)補償區(qū)域的X方向上的寬度(相互重疊的寬度)寬。在該點中，本實施方式的M0SFET500與第I實施方式的M0SFET100相異。圖14是示意地說明本實施方式的(a)第I柱區(qū)域的主要部分的圖，(b)是示意地說明第2柱區(qū)域的主要部分的圖。在(a)以及(b)的各個圖中，在上部示意地示出相鄰的柱的各雜質(zhì)擴散層的X方向上的重疊情形，在下部示意地示出X方向上的雜質(zhì)濃度分布的分布圖。在第I柱區(qū)域中，n形的第I柱3的n形雜質(zhì)擴散層3A具有Qni的n形的總雜質(zhì)量，P形的第2柱4的p形雜質(zhì)擴散層4A具有Qpi的p形的總雜質(zhì)量，分別如圖12 (a)的下部所示，具有X方向的濃度分布圖。此處，如果將在第I雜質(zhì)補償區(qū)域(圖中X方向的濃度分布圖重疊的區(qū)域)中通過雜質(zhì)補償而消失的n形雜質(zhì)量以及p形雜質(zhì)量設(shè)為Qpni,則n形的第I柱3的n形雜質(zhì)擴散層3A的n形的實質(zhì)的雜質(zhì)量是Qnl = Qn1-Qpni,同樣地p形的第
2柱4的P形雜質(zhì)擴散層4A的P形的實質(zhì)的雜質(zhì)量是Qpl = Qp1-Qpni°此處，在第I柱區(qū)域中，為了易于說明，將第I雜質(zhì)補償區(qū)域處理為能夠忽略，所以認為總雜質(zhì)量和實質(zhì)的雜質(zhì)量大致相等。相對于此，在第2柱區(qū)域中，如圖14(b)的上部所示，第3柱5的n形雜質(zhì)擴散層5A和第4柱的p形雜質(zhì)擴散層6A相比于第I柱3的n形雜質(zhì)擴散層3A和第2柱4的p形雜質(zhì)擴散層4A，如圖中虛線所示，在X方向上的重疊更大。S卩，第2雜質(zhì)補償區(qū)域的X方向上的寬度比第I雜質(zhì)補償區(qū)域的X方向上的寬度大。在第2柱區(qū)域中，n形的第3柱5的n形雜質(zhì)擴散層5A具有Qn2的n形的總雜質(zhì)量，p形的第4柱6的p形雜質(zhì)擴散層6A具有Qp2的P形的總雜質(zhì)量，分別如該圖(b)的下部所示，具有X方向的濃度分布圖。此處，如果將在第2雜質(zhì)補償區(qū)域(圖中X方向的濃度分布圖重疊的區(qū)域)中通過雜質(zhì)補償而消失的n形雜質(zhì)量以及p形雜質(zhì)量設(shè)為QPN2，則n形的第3柱5的n形雜質(zhì)擴散層5A的n形的實質(zhì)的雜質(zhì)量是Qn2 = Qn2-Qpn2,同樣地p形的第4柱6的p形雜質(zhì)擴散層6A的p形的實質(zhì)的雜質(zhì)量是Qp2 = QP2-QPN2。第2雜質(zhì)補償區(qū)域的X方向上的寬度相比于第I雜質(zhì)補償區(qū)域的X方向上的寬度更寬，所以相應(yīng)地，在第2雜質(zhì)補償區(qū)域中，通過雜質(zhì)補償而消失的n形以及p形雜質(zhì)量更大。因此，是Qpni <QPN2。另外，由雜質(zhì)注入層的寬度，決定總雜質(zhì)量。在如上所述設(shè)定了各雜質(zhì)注入層的寬度的條件下，如圖13所示，在n形的第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量QN1、P形的第2柱4的p形雜質(zhì)擴散層4A的p形的總雜質(zhì)量QP1、n形的第3柱5的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量QN2、以及p形的第4柱6的p形雜質(zhì)擴散層6A的p形的總雜質(zhì)量Qp2之間，存在Qni = Qpi = Qn2 = 2XQP2的關(guān)系。以上，在n形的第I柱3的n形雜質(zhì)擴散層3A的n形的實質(zhì)的雜質(zhì)量Qnl、p形的第2柱4的p形雜質(zhì)擴散層4A的p形的實質(zhì)的雜質(zhì)量Qpl、n形的第3柱5的n形雜質(zhì)擴散層5A的n形的實質(zhì)的雜質(zhì)量Qn2、以及p形的第4柱6的p形雜質(zhì)擴散層6A的p形的實質(zhì)的雜質(zhì)量Qp2之間，存在Qnl = Qpl > Qn2 > Qp2的關(guān)系。即，即使在本實施方式中，也維持在第2柱區(qū)域中相鄰的n形的柱和p形的柱對向的部分D中n形的實質(zhì)的雜質(zhì)量和p形的實質(zhì)的雜質(zhì)量成為等量的狀態(tài)，并且將n形的柱的n形雜質(zhì)擴散層的n形的實質(zhì)的雜質(zhì)量以及p形的柱的p形雜質(zhì)擴散層的p形的實質(zhì)的雜質(zhì)量設(shè)定為比第I柱區(qū)域的n形的第I柱3的n形雜質(zhì)擴散層的n形的實質(zhì)的雜質(zhì)量以及P形的第2柱4的p形雜質(zhì)擴散層的p形的實質(zhì)的雜質(zhì)量低。因此，如圖5所示，第2柱區(qū)域的n形的柱和p形的柱對向的部分D相比于第I柱區(qū)域的n形的第I柱3以及p形的第2柱4對向的部分B，耗盡層更容易地擴展，所以耐壓進一步提高。如果p形柱形成用掩模的開口寬度的偏差收斂于第3柱5和第4柱6對向的部分D的耐壓比第I柱3和第2柱4對向的部分B的耐壓高的范圍內(nèi)，則始終先于第2柱區(qū)域而在第I柱區(qū)域中首先發(fā)生擊穿。本實施方式的M0SFET500與第I實施方式的M0SFET100同樣地，能夠抑制超級結(jié)構(gòu)造的制造偏差所致的終端區(qū)域的耐壓降低，雪崩耐量提高。另外，在該圖(b)的上部中，為了易于說明，示出為第4柱6的p形雜質(zhì)擴散層6A的X方向的寬度是與第3柱5的n形雜質(zhì)擴散層5A的X方向的寬度相同的寬度。但是，實際上，比第3柱5的n形雜質(zhì)擴散層5A的X方向的寬度窄。關(guān)于該圖(b)的下部所示的第4柱6的p形雜質(zhì)擴散層6A的濃度分布圖，也同樣地，示出為與第3柱5的n形雜質(zhì)擴散層5A的濃度分布圖的X方向的寬度相同的寬度。但是，實際上，比第3柱5的n形雜質(zhì)擴散層5A的濃度分布圖的X方向的寬度窄。另外，在本實施方式中，將第I柱3的n形雜質(zhì)注入層3B的寬度、第2柱4的p形雜質(zhì)注入層4B的寬度、以及第3柱5的n形雜質(zhì)注入層5C的寬度分別設(shè)定為相同的寬度，將第4柱6的p形雜質(zhì)注入層6C的寬度設(shè)定為第I柱3的n形雜質(zhì)注入層3B的寬度以及第2柱4p形雜質(zhì)注入層4B的寬度的一半。即，將第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量、第2柱4的p形雜質(zhì)擴散層4A的p形的總雜質(zhì)量、以及第3柱5的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量分別設(shè)定為相同的量，將第4柱6的p形雜質(zhì)擴散層6A的p形的總雜質(zhì)量設(shè)定為第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的p形雜質(zhì)擴散層4A的p形的總雜質(zhì)量的一半。但是，與第I實施方式同樣地，在第2柱區(qū)域中，第3柱5的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量也可以設(shè)定為比第I柱3的n形雜質(zhì)擴散層3A的n形的總雜質(zhì)量以及第2柱4的p形的雜質(zhì)擴散層4A的p形的總雜質(zhì)量少。另夕卜，第4柱的p形雜質(zhì)擴散層6A的p形的總雜質(zhì)量也可以設(shè)定為比第3柱的n形雜質(zhì)擴散層5A的n形的總雜質(zhì)量少。(第6實施方式)使用圖15以及圖16，說明第6實施方式的功率用半導(dǎo)體裝置600。圖15是第6實施方式的功率用半導(dǎo)體裝置的主要部分示意剖面圖。圖16是示出第6實施方式的功率用半導(dǎo)體裝置的制造工序的一部分的圖，是相當(dāng)于圖2的主要部分示意剖面圖。另外，對與第5實施方式中說明的結(jié)構(gòu)相同的部分附加相同的參照編號或者記號而省略其說明。主要說明與第5實施方式的相異點。本實施方式的M0SFET600與第5實施方式的M0SFET100同樣地，具備具有第I柱區(qū)域以及第2柱區(qū)域的高電阻外延層2而作為n_形漂移層，但在以下的點，與第5實施方式的M0SFET500相異。本實施方式的M0SFET600是如圖15所示，在第5實施方式的M0SFET500中，在第2柱區(qū)域中的n形的第3柱3與p形的第4柱4之間，插入了 n形的第5柱3 1和p形的第6柱32的構(gòu)造。在該點，本實施方式的M0SFET600與第2實施方式的M0SFET500相異，其以外是相同的構(gòu)造。p形的第5柱31與n形的第3柱5鄰接，p形的第5柱31的p形雜質(zhì)擴散層31A和n形的第3柱5的雜質(zhì)擴散層5A與其他柱同樣地在擴散層形成層80中重疊，具有第3雜質(zhì)補償區(qū)域。另外，P形的第5柱31與n形的第6柱32鄰接，p形的第5柱31的p形雜質(zhì)擴散層31A和n形的第6柱32的雜質(zhì)擴散層32A同樣地重疊，具有第4雜質(zhì)補償區(qū)域。進而，n形的第6柱32與p形的第4柱6鄰接，n形的第6柱32的n形雜質(zhì)擴散層32A和P形的第4柱6的雜質(zhì)擴散層6A同樣地重疊，具有第5雜質(zhì)補償區(qū)域。在第2柱區(qū)域中，第3柱5、第5柱31、第6柱32、以及第4柱6各自的各雜質(zhì)注入層5C、31C、32C、6C如圖16的第I柱區(qū)域以及第2柱區(qū)域的制造工序的一部分所示形成。第3柱5的n形雜質(zhì)注入層5C、第5柱31的p形雜質(zhì)注入層31C、以及第6柱32的n形雜質(zhì)注入層32C的寬度分別同樣地是2XW。第4柱p形雜質(zhì)注入層6C的寬度是它們的一半的W。另外，在第2柱區(qū)域中相鄰的柱的各雜質(zhì)注入層的間隔L2與第5實施方式同樣地比第I柱區(qū)域中的第I柱3的n形雜質(zhì)注入層3B與第2柱4的p形雜質(zhì)注入層4B的間隔LI窄。通過如上所述設(shè)定雜質(zhì)注入層的寬度，第3雜質(zhì)補償區(qū)域、第4雜質(zhì)補償區(qū)域、以及第5雜質(zhì)補償區(qū)域的X方向上的寬度比第I補償區(qū)域的X方向上的寬度寬。其結(jié)果，通過各雜質(zhì)補償區(qū)域補償雜質(zhì)的結(jié)果，第3柱5的n形雜質(zhì)擴散層5A的n形的實質(zhì)的雜質(zhì)量比第I柱3的n形雜質(zhì)擴散層3A的n形的實質(zhì)的雜質(zhì)量以及第2柱4的p形雜質(zhì)擴散層4A的p形的實質(zhì)的雜質(zhì)量少。第4柱6的p形雜質(zhì)擴散層6A的p形的實質(zhì)的雜質(zhì)量比第
3柱5的n形雜質(zhì)擴散層5A的n形的實質(zhì)的雜質(zhì)量少。第5柱31的p形雜質(zhì)擴散層31A的P形的實質(zhì)的雜質(zhì)量和第6柱32的n形雜質(zhì)擴散層32A的n形的實質(zhì)的雜質(zhì)量是相同的雜質(zhì)量，比第3柱5的n形雜質(zhì)擴散層5A的n形的實質(zhì)的雜質(zhì)量少，比第4柱6的p形雜質(zhì)擴散層6A的p形的實質(zhì)的雜質(zhì)量多。即使在本實施方式中，也與第5實施方式同樣地，維持在第2柱區(qū)域中相鄰的n形 的柱和P形的柱對向的部分D中，n形的實質(zhì)的雜質(zhì)量和p形的實質(zhì)的雜質(zhì)量成為等量的狀態(tài)，并且將n形的柱的n形雜質(zhì)擴散層的n形的實質(zhì)的雜質(zhì)量以及p形的柱的p形雜質(zhì)擴散層的P形的實質(zhì)的雜質(zhì)量設(shè)定為比第I柱區(qū)域的n形的第I柱3的n形雜質(zhì)擴散層3A的n形的實質(zhì)的雜質(zhì)量以及p形的第2柱4的p形雜質(zhì)擴散層4A的p形的實質(zhì)的雜質(zhì)量低。因此，如圖5所示，第2柱區(qū)域的n形的柱和p形的柱對向的部分D相比于第I柱區(qū)域的n形的第I柱3和p形的第2柱4對向的部分B，耗盡層更易于擴展，所以耐壓進一步提高。如果P形柱形成用掩模的開口寬度的偏差收斂于第2柱區(qū)域的相鄰的n形柱和p形柱對向的部分D的耐壓比第I柱區(qū)域的第I柱3和第2柱4對向的部分B的耐壓高的范圍內(nèi)，則始終先于第2柱區(qū)域而在第I柱區(qū)域中首先發(fā)生擊穿。本實施方式的M0SFET600與第5實施方式的M0SFET500同樣地，能夠抑制超級結(jié)構(gòu)造的制造偏差所致的終端區(qū)域的耐壓降低，雪崩耐量提高。本實施方式的M0SFET600是在第2實施方式的M0SFET200中，使第3柱5的n形雜質(zhì)注入層5B的寬度、第5柱31的p形雜質(zhì)注入層31B的寬度、以及第6柱32的n形雜質(zhì)注入層32B的寬度分別成為2 X W，使第4柱的p形雜質(zhì)注入層6B的寬度成為W，將第2柱區(qū)域中的相鄰的各柱的雜質(zhì)注入層的間隔L2設(shè)定為比第I柱區(qū)域中的第I柱3的雜質(zhì)注入層3B與第2柱4的雜質(zhì)注入層4B的間隔LI還寬的構(gòu)造。因此，即使在第3實施方式以及第4實施方式中也能夠同樣地設(shè)定。即，能夠?qū)⒌?柱區(qū)域的各柱的雜質(zhì)注入層的寬度設(shè)定為與第I柱區(qū)域的第I柱3的n形雜質(zhì)注入層3B的寬度以及第2柱4的p形雜質(zhì)注入層4B的寬度相同的寬度。另外，能夠?qū)⒌?柱60的雜質(zhì)注入層60B的寬度設(shè)定為第I柱區(qū)域的第I柱3的n形雜質(zhì)注入層3B的寬度以及第2柱4的p形雜質(zhì)注入層4B的寬度的一半。在該情況下，第2柱區(qū)域的各雜質(zhì)注入層的X方向上的間隔L2被設(shè)定為比第I柱區(qū)域的第I柱3的雜質(zhì)注入層3B與第2柱4的雜質(zhì)注入層4B的間隔LI還窄。如果在第3實施方式中如上所述設(shè)定，則在第I柱3的所述雜質(zhì)擴散層3A和第2柱4的雜質(zhì)擴散層4A的X方向上重疊的部分中具有第I雜質(zhì)補償區(qū)域。在第3柱5的雜質(zhì)擴散層5A和第5柱31的雜質(zhì)擴散層3IA的X方向上重疊的部分中具有第3雜質(zhì)補償區(qū)域。在第5柱31的雜質(zhì)擴散層31A和第4柱6的雜質(zhì)擴散層60A的X方向上重疊的部分中具有第6雜質(zhì)補償區(qū)域。第3雜質(zhì)補償區(qū)域和第6雜質(zhì)補償區(qū)域的X方向上的寬度比第I雜質(zhì)補償區(qū)域的X方向上的寬度還寬。其結(jié)果，通過雜質(zhì)補償區(qū)域中的雜質(zhì)補償，第3柱·5的雜質(zhì)擴散層5A中的n形(第3柱的導(dǎo)電類型)的實質(zhì)的雜質(zhì)量比第I柱3的n形雜質(zhì)擴散層3A的n形的實質(zhì)的雜質(zhì)量以及第2柱的p形雜質(zhì)擴散層4A的p形的實質(zhì)的雜質(zhì)量少。第4柱60的n形雜質(zhì)擴散層60A的n形的實質(zhì)的雜質(zhì)量比第3柱5的n形雜質(zhì)擴散層5A的n形的實質(zhì)的雜質(zhì)量少。第5柱31的p形雜質(zhì)擴散層31A的p形的實質(zhì)的雜質(zhì)量比第3柱5的雜質(zhì)擴散層5A中的n形的實質(zhì)的雜質(zhì)量少，比第4柱60的n形雜質(zhì)擴散層60A中的n形的實質(zhì)的雜質(zhì)量多。如果在第4實施方式中如上所述進行設(shè)定，則在第I柱3的形雜質(zhì)擴散層3A和第2柱4的p形雜質(zhì)擴散層4A的X方向上重疊的部分中具有第I雜質(zhì)補償區(qū)域。在第3柱5的n形雜質(zhì)擴散層5A和第5柱31的p形雜質(zhì)擴散層3IA的X方向上重疊的部分中具有第
3雜質(zhì)補償區(qū)域。在第5柱31的p形雜質(zhì)擴散層31A和第6柱32的n形雜質(zhì)擴散層32A的X方向上重疊的部分中具有第4雜質(zhì)補償區(qū)域。在第6柱32的n形雜質(zhì)擴散層32A和第7柱33的p形雜質(zhì)擴散層33A的X方向上重疊的部分中具有第7雜質(zhì)補償區(qū)域。在第7柱33的p形雜質(zhì)擴散層33A和第4柱60的n形雜質(zhì)擴散層60A的X方向上重疊的部分中具有第8雜質(zhì)補償區(qū)域。第3雜質(zhì)補償區(qū)域、第4雜質(zhì)補償區(qū)域、第7雜質(zhì)補償區(qū)域、以及第8雜質(zhì)補償區(qū)域的X方向上的寬度比第I雜質(zhì)補償區(qū)域的X方向上的寬度還寬。其結(jié)果，通過雜質(zhì)補償區(qū)域中的雜質(zhì)補償，第3柱5的n形雜質(zhì)擴散層5A中的n形的實質(zhì)的雜質(zhì)量比第I柱3的n形雜質(zhì)擴散層3A的n形的實質(zhì)的雜質(zhì)量以及第2柱4的p形雜質(zhì)擴散層4A的p形的實質(zhì)的雜質(zhì)量少。第4柱60的n形雜質(zhì)擴散層60A的n形的實質(zhì)的雜質(zhì)量比第3柱5的n形雜質(zhì)擴散層5A的n形的實質(zhì)的雜質(zhì)量少。第5柱31的p形雜質(zhì)擴散層31A的p形的實質(zhì)的雜質(zhì)量、第6柱32的n形雜質(zhì)擴散層32A的n形的實質(zhì)的雜質(zhì)量、以及第7柱33的p形雜質(zhì)擴散層33A的p形的實質(zhì)的雜質(zhì)量比第3柱5的n形雜質(zhì)擴散層5A中的n形的實質(zhì)的雜質(zhì)量還少，比第4柱60的n形雜質(zhì)擴散層60A中的n形的實質(zhì)的雜質(zhì)量還多。雖然說明了本發(fā)明的幾個實施方式，但這些實施方式僅為例示，而未限定發(fā)明的范圍。這些新的實施方式能夠以其他各種方式實施，能夠在不脫離發(fā)明的要旨的范圍內(nèi)，進行各種省略、置換、變更。這些實施方式、其變形包含于發(fā)明的范圍、要旨內(nèi)，并且包含于權(quán)利要求書記載的發(fā)明和其均等范圍內(nèi) 。
權(quán)利要求
1.一種功率用半導(dǎo)體裝置，包括 第I導(dǎo)電類型的第I半導(dǎo)體層，具有第I表面和與所述第I表面相反一側(cè)的第2表面；高電阻的外延層，設(shè)置于所述第I半導(dǎo)體層的所述第I表面上，具有第I柱區(qū)域和第2柱區(qū)域； 第2導(dǎo)電類型的第2半導(dǎo)體層，選擇性地設(shè)置于所述第I柱區(qū)域的表面； 第I導(dǎo)電類型的第3半導(dǎo)體層，選擇性地設(shè)置于所述第2半導(dǎo)體層的表面； 柵電極，隔著柵絕緣膜設(shè)置于所述第I柱區(qū)域、所述第2半導(dǎo)體層以及所述第3半導(dǎo)體層上； 第I電極，與所述第I半導(dǎo)體層的第2表面電連接；以及 第2電極，與所述第2半導(dǎo)體層和所述第3半導(dǎo)體層電連接，隔著層間絕緣膜而與所述柵電極絕緣， 所述第I柱區(qū)域具有 沿著與所述第I半導(dǎo)體層的所述第I表面平行的第I方向交替排列的多個第I導(dǎo)電類型的第I柱和多個第2導(dǎo)電類型的第2柱， 所述多個第2導(dǎo)電類型的第2柱分別與所述第2導(dǎo)電類型的第2半導(dǎo)體層連接，所述第I柱區(qū)域的沿著所述第I方向的終端以所述第I柱和所述第2柱的某一方的柱為終端， 所述第2柱區(qū)域沿著所述第I方向隔著所述終端而與所述第I柱區(qū)域鄰接， 所述第2柱區(qū)域具有 第3柱，沿著所述第I方向在所述第I柱區(qū)域側(cè)的一端中，具有與所述第I區(qū)域的所述終端的所述一方的柱的導(dǎo)電類型相反的導(dǎo)電類型；以及 第4柱，沿著所述第I方向在與所述第I柱區(qū)域相反一側(cè)的另一端中，具有與所述第3柱相反的導(dǎo)電類型， 所述多個第I柱、所述多個第2柱、所述第3柱以及所述第4柱分別包括沿著與所述第I半導(dǎo)體層的所述第I表面垂直的第2方向排列的、多段的雜質(zhì)擴散層， 所述多個第I柱、所述多個第2柱、所述第3柱以及所述第4柱的各段的雜質(zhì)擴散層排列于與所述第I半導(dǎo)體層的所述第I表面平行的I個層內(nèi)， 在所述I個層內(nèi)，所述第3柱的所述雜質(zhì)擴散層中的所述第3柱的導(dǎo)電類型的實質(zhì)的雜質(zhì)量比所述多個第I柱的各雜質(zhì)擴散層中的第I導(dǎo)電類型的實質(zhì)的雜質(zhì)量以及所述多個第2柱的各雜質(zhì)擴散層中的第2導(dǎo)電類型的實質(zhì)的雜質(zhì)量少， 在所述I個層內(nèi)，所述第4柱的所述雜質(zhì)擴散層中的所述第4柱的導(dǎo)電類型的實質(zhì)的雜質(zhì)量比所述第3柱的所述雜質(zhì)擴散層中的所述實質(zhì)的雜質(zhì)量少。
2.根據(jù)權(quán)利要求1所述的功率用半導(dǎo)體裝置，其特征在于 所述第2柱區(qū)域在所述第3柱與所述第4柱之間至少還具有第5柱和第6柱，所述第5柱具有與所述第4柱的導(dǎo)電類型相同的導(dǎo)電類型并與所述第3柱鄰接，所述第6柱具有與所述第3柱的導(dǎo)電類型相同的導(dǎo)電類型并與所述第5柱鄰接， 所述第5柱以及所述第6柱分別包括與所述第3柱以及所述第4柱相同數(shù)量的段的雜質(zhì)擴散層， 在所述I個層內(nèi)，所述第5柱的雜質(zhì)擴散層中的所述第5柱的導(dǎo)電類型的實質(zhì)的雜質(zhì)量以及所述第6柱的雜質(zhì)擴散層中的所述第6柱的導(dǎo)電類型的實質(zhì)的雜質(zhì)量分別比所述第3柱的雜質(zhì)擴散層中的所述實質(zhì)的雜質(zhì)量少，比所述第4柱的雜質(zhì)擴散層中的所述實質(zhì)的雜質(zhì)量多。
3.根據(jù)權(quán)利要求2所述的功率用半導(dǎo)體裝置，其特征在于 在所述I個層內(nèi)，所述第3柱的所述雜質(zhì)擴散層中的所述第3柱的導(dǎo)電類型的總雜質(zhì)量比所述多個第I柱的各雜質(zhì)擴散層中的第I導(dǎo)電類型的總雜質(zhì)量以及所述多個第2柱的各雜質(zhì)擴散層中的第2導(dǎo)電類型的總雜質(zhì)量少， 在所述I個層內(nèi)，所述第4柱的所述雜質(zhì)擴散層中的所述第4柱的導(dǎo)電類型的總雜質(zhì)量比所述第3柱的所述雜質(zhì)擴散層中的所述總雜質(zhì)量少， 在所述I個層內(nèi)，所述第5柱的雜質(zhì)擴散層中的所述第5柱的導(dǎo)電類型的總雜質(zhì)量以及所述第6柱的雜質(zhì)擴散層中的所述第6柱的導(dǎo)電類型的總雜質(zhì)量比所述第3柱的雜質(zhì)擴散層中的所述總雜質(zhì)量少，比所述第4柱的雜質(zhì)擴散層中的所述總雜質(zhì)量多。
4.根據(jù)權(quán)利要求2所述的功率用半導(dǎo)體裝置，其特征在于 在所述I個層內(nèi)， 所述多個第I柱的所述各雜質(zhì)擴散層和所述多個第2柱的所述各雜質(zhì)擴散層在所述第I方向上相互重疊的部分中，具有第I導(dǎo)電類型雜質(zhì)和第2導(dǎo)電類型雜質(zhì)混合存在的第I雜質(zhì)補償區(qū)域，所述第3柱的所述雜質(zhì)擴散層和所述第5柱的所述雜質(zhì)擴散層在所述第I方向上相互重疊的部分中，具有第I導(dǎo)電類型雜質(zhì)和第2導(dǎo)電類型雜質(zhì)混合存在的第3雜質(zhì)補償區(qū)域，所述第5柱的所述雜質(zhì)擴散層和所述第6柱的所述雜質(zhì)擴散層在所述第I方向上相互重疊的部分中，具有第I導(dǎo)電類型雜質(zhì)和第2導(dǎo)電類型雜質(zhì)混合存在的第4雜質(zhì)補償區(qū)域，所述第6柱的所述雜質(zhì)擴散層和所述第4柱的所述雜質(zhì)擴散層在所述第I方向上相互重疊的部分中，具有第I導(dǎo)電類型雜質(zhì)和第2導(dǎo)電類型雜質(zhì)混合存在的第5雜質(zhì)補償區(qū)域，相比于所述第I雜質(zhì)補償區(qū)域在所述第I方向上的寬度，所述第3雜質(zhì)補償區(qū)域、所述第4雜質(zhì)補償區(qū)域以及所述第5雜質(zhì)補償區(qū)域在所述第I方向上的寬度分別更寬。
5.根據(jù)權(quán)利要求4所述的功率用半導(dǎo)體裝置，其特征在于在所述I個層內(nèi)，所述第4柱的所述總雜質(zhì)量是所述多個第I柱的各雜質(zhì)擴散層中的所述總雜質(zhì)量的一半以及所述多個第2柱的各雜質(zhì)擴散層中的所述總雜質(zhì)量的一半。
6.根據(jù)權(quán)利要求1所述的功率用半導(dǎo)體裝置，其特征在于 在所述I個層內(nèi)，所述第3柱的所述雜質(zhì)擴散層中的所述第3柱的導(dǎo)電類型的總雜質(zhì)量比所述多個第I柱的各雜質(zhì)擴散層中的第I導(dǎo)電類型的總雜質(zhì)量以及所述多個第2柱的各雜質(zhì)擴散層中的第2導(dǎo)電類型的總雜質(zhì)量少， 在所述I個層內(nèi)，所述第4柱的所述雜質(zhì)擴散層中的所述第4柱的導(dǎo)電類型的總雜質(zhì)量比所述第3柱的所述雜質(zhì)擴散層中的所述總雜質(zhì)量少。
7.根據(jù)權(quán)利要求6所述的功率用半導(dǎo)體裝置，其特征在于在所述I個層內(nèi)，所述第4柱的所述總雜質(zhì)量比所述多個第I柱的各雜質(zhì)擴散層中的所述總雜質(zhì)量的一半以及所述多個第2柱的各雜質(zhì)擴散層中的所述總雜質(zhì)量的一半少。
8.根據(jù)權(quán)利要求1所述的功率用半導(dǎo)體裝置，其特征在于 在所述I個層內(nèi)，所述多個第I柱的所述各雜質(zhì)擴散層和所述多個第2柱的所述各雜質(zhì)擴散層在所述第I方向上相互重疊的部分中，具有第I導(dǎo)電類型雜質(zhì)和第2導(dǎo)電類型雜質(zhì)混合存在的第I雜質(zhì)補償區(qū)域， 所述第3柱的所述雜質(zhì)擴散層和所述第4柱的所述雜質(zhì)擴散層在所述第I方向上相互重疊的部分中，具有第I導(dǎo)電類型雜質(zhì)和第2導(dǎo)電類型雜質(zhì)混合存在的第2雜質(zhì)補償區(qū)域，相比于所述第I雜質(zhì)補償區(qū)域在所述第I方向上的寬度，所述第2雜質(zhì)補償區(qū)域在所述第I方向上的寬度更寬。
9.一種功率用半導(dǎo)體裝置，包括 第I導(dǎo)電類型的第I半導(dǎo)體層，具有第I表面和與所述第I表面相反一側(cè)的第2表面；高電阻的外延層，設(shè)置于所述第I半導(dǎo)體層的所述第I表面上，具有第I柱區(qū)域和第2柱區(qū)域； 第2導(dǎo)電類型的第2半導(dǎo)體層，選擇性地設(shè)置于所述第I柱區(qū)域的表面； 第I導(dǎo)電類型的第3半導(dǎo)體層，選擇性地設(shè)置于所述第2半導(dǎo)體層的表面； 柵電極，隔著柵絕緣膜設(shè)置于所述第I柱區(qū)域、所述第2半導(dǎo)體層以及所述第3半導(dǎo)體層上； 第I電極，與所述第I半導(dǎo)體層的第2表面電連接；以及 第2電極，與所述第2半導(dǎo)體層和所述第3半導(dǎo)體層電連接，隔著層間絕緣膜而與所述柵電極絕緣， 所述第I柱區(qū)域具有 沿著與所述第I半導(dǎo)體層的所述第I表面平行的第I方向交替排列的多個第I導(dǎo)電類型的第I柱和多個第2導(dǎo)電類型的第2柱， 所述第I柱區(qū)域的沿著所述第I方向的終端以所述第I柱和所述第2柱的某一方的柱為終端， 所述第2柱區(qū)域沿著所述第I方向隔著所述終端而與所述第I柱區(qū)域鄰接， 所述第2柱區(qū)域具有 第3柱，沿著所述第I方向在所述第I柱區(qū)域側(cè)的一端中，具有與所述第I區(qū)域的所述終端的所述一方的柱的導(dǎo)電類型相反的導(dǎo)電類型； 第4柱，沿著所述第I方向在與所述第I柱區(qū)域相反一側(cè)的另一端中，具有與所述第3柱相同的導(dǎo)電類型；以及 第5柱，與所述第3柱鄰接并具有與所述第3柱相反的導(dǎo)電類型， 所述多個第I柱、所述多個第2柱、所述第3柱、所述第4柱以及所述第5柱分別包括沿著與所述第I半導(dǎo)體層的所述第I表面垂直的第2方向排列的、多段的雜質(zhì)擴散層， 所述多個第I柱、所述多個第2柱、所述第3柱、所述第4柱以及所述第5柱的各段的雜質(zhì)擴散層排列于與所述第I半導(dǎo)體層的所述第I表面平行的I個層內(nèi)， 在所述I個層內(nèi)，所述第3柱的所述雜質(zhì)擴散層中的所述第3柱的導(dǎo)電類型的實質(zhì)的雜質(zhì)量比所述多個第I柱的各雜質(zhì)擴散層中的第I導(dǎo)電類型的實質(zhì)的雜質(zhì)量以及所述多個第2柱的各雜質(zhì)擴散層中的第2導(dǎo)電類型的實質(zhì)的雜質(zhì)量少， 在所述I個層內(nèi)，所述第4柱的所述雜質(zhì)擴散層中的所述第4柱的導(dǎo)電類型的實質(zhì)的雜質(zhì)量比所述第3柱的所述雜質(zhì)擴散層中的所述實質(zhì)的雜質(zhì)量少，在所述I個層內(nèi)，所述第5柱的所述雜質(zhì)擴散層中的所述第5柱的導(dǎo)電類型的實質(zhì)的雜質(zhì)量比所述第3柱的所述雜質(zhì)擴散層中的所述實質(zhì)的雜質(zhì)量少，比所述第4柱的所述雜質(zhì)擴散層中的所述實質(zhì)的雜質(zhì)量多。
10.根據(jù)權(quán)利要求9所述的功率用半導(dǎo)體裝置，其特征在于 所述第2柱區(qū)域在所述第4柱與所述第5柱之間至少還具有第6柱和第7柱，所述第6柱具有與所述第5柱相反的導(dǎo)電類型并與所述第5柱鄰接，所述第7柱具有與所述第5柱相同的導(dǎo)電類型并與所述第6柱鄰接， 所述第6柱以及所述第7柱分別包括與所述第3柱以及所述第4柱相同數(shù)量的段的雜質(zhì)擴散層， 在所述I個層內(nèi)，所述第6柱的雜質(zhì)擴散層中的所述第6柱的導(dǎo)電類型的實質(zhì)的雜質(zhì)量以及所述第7柱的雜質(zhì)擴散層中的所述第7柱的導(dǎo)電類型的實質(zhì)的雜質(zhì)量比所述第3柱的雜質(zhì)擴散層中的所述實質(zhì)的雜質(zhì)量少，比所述第4柱的雜質(zhì)擴散層中的所述實質(zhì)的雜質(zhì)
11.根據(jù)權(quán)利要求10所述的功率用半導(dǎo)體裝置，其特征在于 在所述I個層內(nèi)，所述第3柱的所述雜質(zhì)擴散層中的所述第3柱的導(dǎo)電類型的總雜質(zhì)量比所述多個第I柱的各雜質(zhì)擴散層中的第I導(dǎo)電類型的總雜質(zhì)量以及所述多個第2柱的各雜質(zhì)擴散層中的第2導(dǎo)電類型的總雜質(zhì)量少， 在所述I個層內(nèi)，所述第4柱的所述雜質(zhì)擴散層中的所述第4柱的導(dǎo)電類型的總雜質(zhì)量比所述第3柱的所述雜質(zhì)擴散層中的所述總雜質(zhì)量少， 在所述I個層內(nèi)，所述第5柱的所述雜質(zhì)擴散層中的所述第5柱的導(dǎo)電類型的總雜質(zhì)量比所述第3柱的所述雜質(zhì)擴散層中的所述總雜質(zhì)量少，比所述第4柱的所述雜質(zhì)擴散層中的所述總雜質(zhì)量多， 在所述I個層內(nèi)，所述第6柱的雜質(zhì)擴散層中的所述第6柱的導(dǎo)電類型的總雜質(zhì)量以及所述第7柱的雜質(zhì)擴散層中的所述第7柱的導(dǎo)電類型的總雜質(zhì)量比所述第3柱的雜質(zhì)擴散層中的所述總雜質(zhì)量少，比所述第4柱的雜質(zhì)擴散層中的所述總雜質(zhì)量多。
12.根據(jù)權(quán)利要求10所述的功率用半導(dǎo)體裝置，其特征在于 在所述I個層內(nèi)， 所述多個第I柱的所述各雜質(zhì)擴散層和所述多個第2柱的所述各雜質(zhì)擴散層在所述第I方向上相互重疊的部分中，具有第I導(dǎo)電類型雜質(zhì)和第2導(dǎo)電類型雜質(zhì)混合存在的第I雜質(zhì)補償區(qū)域，所述第3柱的所述雜質(zhì)擴散層和所述第5柱的所述雜質(zhì)擴散層在所述第I方向上相互重疊的部分中，具有第I導(dǎo)電類型雜質(zhì)和第2導(dǎo)電類型雜質(zhì)混合存在的第3雜質(zhì)補償區(qū)域，所述第5柱的所述雜質(zhì)擴散層和所述第6柱的所述雜質(zhì)擴散層在所述第I方向上相互重疊的部分中，具有第I導(dǎo)電類型雜質(zhì)和第2導(dǎo)電類型雜質(zhì)混合存在的第4雜質(zhì)補償區(qū)域，所述第6柱的所述雜質(zhì)擴散層和所述第7柱的所述雜質(zhì)擴散層在所述第I方向上相互重疊的部分中，具有第I導(dǎo)電類型雜質(zhì)和第2導(dǎo)電類型雜質(zhì)混合存在的第7雜質(zhì)補償區(qū)域，所述第7柱的所述雜質(zhì)擴散層和所述第4柱的所述雜質(zhì)擴散層在所述第I方向上相互重疊的部分中，具有第I導(dǎo)電類型雜質(zhì)和第2導(dǎo)電類型雜質(zhì)混合存在的第8雜質(zhì)補償區(qū)域，相比于所述第I雜質(zhì)補償區(qū)域在所述第I方向上的寬度，所述第3雜質(zhì)補償區(qū)域、所述第4雜質(zhì)補償區(qū)域、所述第7雜質(zhì)補償區(qū)域以及所述第8雜質(zhì)補償區(qū)域在所述第I方向上的寬度分別更寬。
13.根據(jù)權(quán)利要求9所述的功率用半導(dǎo)體裝置，其特征在于 在所述I個層內(nèi)，所述第3柱的所述雜質(zhì)擴散層中的所述第3柱的導(dǎo)電類型的總雜質(zhì)量比所述多個第I柱的各雜質(zhì)擴散層中的第I導(dǎo)電類型的總雜質(zhì)量以及所述多個第2柱的各雜質(zhì)擴散層中的第2導(dǎo)電類型的總雜質(zhì)量少， 在所述I個層內(nèi)，所述第4柱的所述雜質(zhì)擴散層中的所述第4柱的導(dǎo)電類型的總雜質(zhì)量比所述第3柱的所述雜質(zhì)擴散層中的所述總雜質(zhì)量少， 在所述I個層內(nèi)，所述第5柱的所述雜質(zhì)擴散層中的所述第5柱的導(dǎo)電類型的總雜質(zhì)量比所述第3柱的所述雜質(zhì)擴散層中的所述總雜質(zhì)量少，比所述第4柱的所述雜質(zhì)擴散層中的所述總雜質(zhì)量多。
14.根據(jù)權(quán)利要求13所述的功率用半導(dǎo)體裝置，其特征在于在所述I個層內(nèi)，所述第4柱的所述總雜質(zhì)量比所述多個第I柱的各雜質(zhì)擴散層中的所述總雜質(zhì)量的一半以及所述多個第2柱的各雜質(zhì)擴散層中的所述總雜質(zhì)量的一半少。
15.根據(jù)權(quán)利要求14所述的功率用半導(dǎo)體裝置，其特征在于在所述I個層內(nèi)，所述第4柱的所述總雜質(zhì)量是所述多個第I柱的各雜質(zhì)擴散層中的所述總雜質(zhì)量的一半以及所述多個第2柱的各雜質(zhì)擴散層中的所述總雜質(zhì)量的一半。
16.根據(jù)權(quán)利要求9所述的功率用半導(dǎo)體裝置，其特征在于 在所述I個層內(nèi)， 所述多個第I柱的所述各雜質(zhì)擴散層和所述多個第2柱的所述各雜質(zhì)擴散層在所述第I方向上相互重疊的部分中，具有第I導(dǎo)電類型雜質(zhì)和第2導(dǎo)電類型雜質(zhì)混合存在的第I雜質(zhì)補償區(qū)域， 所述第3柱的所述雜質(zhì)擴散層和所述第5柱的所述雜質(zhì)擴散層在所述第I方向上相互重疊的部分中，具有第I導(dǎo)電類型雜質(zhì)和第2導(dǎo)電類型雜質(zhì)混合存在的第3雜質(zhì)補償區(qū)域， 所述第5柱的所述雜質(zhì)擴散層和所述第4柱的所述雜質(zhì)擴散層在所述第I方向上相互重疊的部分中，具有第I導(dǎo)電類型雜質(zhì)和第2導(dǎo)電類型雜質(zhì)混合存在的第6雜質(zhì)補償區(qū)域， 相比于所述第I雜質(zhì)補償區(qū)域在所述第I方向上的寬度，所述第3雜質(zhì)補償區(qū)域以及所述第6雜質(zhì)補償區(qū)域在所述第I方向上的寬度分別更寬。
全文摘要
本發(fā)明的實施方式的功率用半導(dǎo)體裝置具備第1導(dǎo)電類型的第1半導(dǎo)體層、高電阻的外延層、第2導(dǎo)電類型的第2半導(dǎo)體層、第1導(dǎo)電類型的第3半導(dǎo)體層、柵電極、第1電極、以及第2電極。高電阻的外延層具有第1柱區(qū)域和第2柱區(qū)域。第1柱區(qū)域具有交替排列的多個第1導(dǎo)電類型的第1柱和多個第2導(dǎo)電類型的第2柱。第2柱區(qū)域在第1柱區(qū)域側(cè)的一端中具有第3柱，在另一端中具有第4柱。第3柱的實質(zhì)的雜質(zhì)量比第1柱的實質(zhì)的雜質(zhì)量以及第2柱的實質(zhì)的雜質(zhì)量還少，比第4柱的實質(zhì)的雜質(zhì)量還多。
文檔編號H01L29/06GK103022127SQ20121006835
公開日2013年4月3日 申請日期2012年3月15日 優(yōu)先權(quán)日2011年9月21日
發(fā)明者大田浩史, 角保人, 木村淑, 鈴木純二, 入船裕行, 齋藤涉 申請人:株式會社東芝