專利名稱：一種測試用集成電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路結(jié)構(gòu)，特別是涉及一種可提高空間利用率的測試用集成電路。
背景技術(shù)：
在晶片制作完成后、切割封裝前，常用一種晶片接受度測試(WaferAcc印tance Testing, WAT)的方法，來量測晶片上的半導(dǎo)體元件的成品率。此方法為，在晶片的管芯 (die)周圍，也就是鏡片上具有多個相互平行于垂直的切割道(Scribe line)上，會特別提供多個測試鍵(Testkey)。這些測試鍵會再經(jīng)由焊墊(I^d)來電學(xué)連接至外部的電路或探測卡(Probe card)的探針(I^obe)來進(jìn)行測試工作，以監(jiān)控各階段工藝的優(yōu)劣。通常，一般在管芯上形成的元件結(jié)構(gòu)主要是用來參與邏輯運算或是記憶功能，而在切割道上也會同時形成相似的元件結(jié)構(gòu)，作為測試用途的測試鍵。
一般來說，為保證探測卡探針的最小針間距，切割道的測試電路的測試點的間距相對于生產(chǎn)工藝來說都比較大。由于切割道的測試電路一般都放置于測試焊墊下，現(xiàn)有技術(shù)中測試焊墊的間距也都比較大，如圖1所示。由于測試焊墊(A、B、C)的間距較大，則需要更多的地方來放置測試電路，這樣實際電路的面積就變小了，造成集成電路空間的浪費。
綜上所述，可知先前技術(shù)存在由于測試焊盤間距大造成集成電路空間浪費的問題，因此，實有必要提出改進(jìn)的技術(shù)手段，來解決此一問題。發(fā)明內(nèi)容
為克服上述現(xiàn)有技術(shù)的上述問題，本發(fā)明的主要目的在于提供一種測試用集成電路，其在保證探針的最小間距不變的情況下，將不同組測試焊墊交錯放置，使測試焊墊專用的面積減小，從而使實際電路的空間增多，提高了集成電路的空間利用率。
為達(dá)上述及其它目的，本發(fā)明提供一種測試用集成電路，位于晶片的切割道區(qū)，該測試用集成電路包括多組測試焊墊，其中，不同組測試焊墊交錯放置，每個測試焊墊組的測試焊墊的間距至少為探針的最小間距。
進(jìn)一步地，不同組測試焊墊的測試焊墊之間為等間距。
進(jìn)一步地，不同組測試焊墊的測試焊墊之間的間距至少為集成電路的最小安全距1 O
與現(xiàn)有技術(shù)相比，本發(fā)明一種測試用集成電路，其通過將不同組的測試焊墊交錯放置，在保證探針的最小間距不變的情況下，減小了測試焊墊專用的面積，從而使實際電路的空間增多，提高了集成電路的空間利用率。


圖1為現(xiàn)有技術(shù)中一種測試用集成電路的結(jié)構(gòu)示意圖2為本發(fā)明一種測試用集成電路之一較佳實施例的結(jié)構(gòu)示意圖3為本發(fā)明一種測試用集成電路之另一較佳實施例的結(jié)構(gòu)示意圖。
具體實施方式
以下通過特定的具體實例并結(jié)合

本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點與功效。本發(fā)明亦可通過其它不同的具體實例加以施行或應(yīng)用，本說明書中的各項細(xì)節(jié)亦可基于不同觀點與應(yīng)用，在不背離本發(fā)明的精神下進(jìn)行各種修飾與變更。
圖2為本發(fā)明一種測試用集成電路之第一較佳實施例的結(jié)構(gòu)示意圖。如圖1所示， 本發(fā)明之測試用集成電路位于晶片的切割道區(qū)，其包括多組測試焊墊(Ai，Bi, Ci)，不同組測試焊墊交錯放置，而每組測試焊墊的間距至少為探針的最小間距，探測卡的探針一次性壓在Ai/Bi/Ci測試焊墊上，Ai+1/Bi+l/Ci+l為另一測試焊墊組，Ai與Ai+l，Bi與Bi+l，Ci 與Ci+Ι的間距為集成電路的最小安全距離，測試電路仍然放在測試焊墊下，這樣，測試焊墊所專用的面積就小很多，從而實際電路空間就多一些，集成電路的空間利用率有所提高。 以本發(fā)明第一較佳實施例為例，其包含四組測試焊墊，第一組測試焊墊為A1，B1，C1，第二組測試焊墊為A2，B2, C2，第三組測試焊墊為A3，B3, C3，第四組測試焊墊為A4，B4, C4，測試焊墊A2、A3、A4放置在Al與Bl之間，測試焊墊B2、B3、B4放置在Bl與Cl之間，其中，測試焊墊A1/B1/C1的間距至少為探針的最小間距，測試焊墊A2/B2/C2也即如此，而測試焊墊Al/ A2/A3/A4，B1/B2/B3/B4, C1/C2/C3/C4的間距至少為集成電路的最小安全距離。
當(dāng)然，測試焊墊組的多少并非固定，本發(fā)明可以根據(jù)測試電路的多少將測試焊墊合理安排。圖3為本發(fā)明一種測試用集成電路之第二較佳實施例的結(jié)構(gòu)示意圖。在本發(fā)明第二較佳實施例中，包含兩組測試焊墊，第一組測試焊墊為Al，Bi，Cl，第二組測試焊墊為八2，82丄2，測試焊墊々2放置在Al與Bl之中間，測試焊墊B2放置在Bl與Cl之中間，同樣， 測試焊墊A1/B1/C1的間距至少為探針的最小間距，而測試焊墊A1/A2，B1/B2，C1/C2的間距至少為集成電路的最小安全距離。
在此需說明的是，在本發(fā)明較佳實施例中，不同組測試焊墊之間的距離雖然為等間距，但本發(fā)明不以此為限，等間距或符合集成電路的最小安全距離均可。
綜上所述，本發(fā)明一種測試用集成電路，其通過將不同組的測試焊墊交錯放置，在保證探針的最小間距不變的情況下，減小了測試焊墊專用的面積，從而使實際電路的空間增多，提高了集成電路的空間利用率。
上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進(jìn)行修飾與改變。因此， 本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。
權(quán)利要求
1.一種測試用集成電路，位于晶片的切割道區(qū)，其特征在于該測試用集成電路包括多組測試焊墊，其中，不同組測試焊墊交錯放置，每個測試焊墊組的測試焊墊的間距至少為探針的最小間距。
2.如權(quán)利要求1所述的測試用集成電路，其特征在于不同組測試焊墊的測試焊墊之間為等間距。
3.如權(quán)利要求1所述的測試用集成電路，其特征在于不同組測試焊墊的測試焊墊之間的間距至少為集成電路的最小安全距離。
全文摘要
本發(fā)明公開一種測試用集成電路，其位于晶片的切割道區(qū)，包括多組測試焊墊，其中，不同組測試焊墊交錯放置，每個測試焊墊組的測試焊墊的間距至少為探針的最小間距；可見，本發(fā)明通過將不同組的測試焊墊交錯放置，在保證探針的最小間距不變的情況下，減小了測試焊墊專用的面積，從而使實際電路的空間增多，提高了集成電路的空間利用率。
文檔編號H01L23/544GK102543960SQ20121003044
公開日2012年7月4日 申請日期2012年2月10日 優(yōu)先權(quán)日2012年2月10日
發(fā)明者何軍 申請人:上海宏力半導(dǎo)體制造有限公司