技術編號：7053706
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種集成電路結構，特別是涉及一種可提高空間利用率的測試用集成電路。背景技術在晶片制作完成后、切割封裝前，常用一種晶片接受度測試(WaferAcc印tance Testing, WAT)的方法，來量測晶片上的半導體元件的成品率。此方法為，在晶片的管芯 (die)周圍，也就是鏡片上具有多個相互平行于垂直的切割道(Scribe line)上，會特別提供多個測試鍵(Testkey)。這些測試鍵會再經(jīng)由焊墊(I^d)來電學連接至外部的電路或探測卡(Prob...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。