具有頸狀半導(dǎo)體主體的半導(dǎo)體器件以及形成不同寬度的半導(dǎo)體主體的方法
【專(zhuān)利摘要】本發(fā)明描述了具有頸狀半導(dǎo)體主體的半導(dǎo)體器件以及形成不同寬度的半導(dǎo)體主體的方法。例如，半導(dǎo)體器件包括設(shè)置于襯底之上的半導(dǎo)體主體。柵極電極堆疊體設(shè)置于半導(dǎo)體主體的一部分之上，以限定半導(dǎo)體主體中的位于柵極電極堆疊體下方的溝道區(qū)。在柵極電極堆疊體的兩側(cè)上的半導(dǎo)體主體中限定了源極區(qū)和漏極區(qū)。側(cè)壁間隔體設(shè)置于鄰近柵極電極堆疊體處，并且設(shè)置于源極區(qū)和漏極區(qū)的僅一部分上。相較于半導(dǎo)體主體的溝道區(qū)的高度和寬度，源極區(qū)和漏極區(qū)的位于側(cè)壁間隔體下方的部分具有更大的高度和寬度。
【專(zhuān)利說(shuō)明】具有頸狀半導(dǎo)體主體的半導(dǎo)體器件以及形成不同寬度的半導(dǎo)體主體的方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施例是在半導(dǎo)體器件和加工的領(lǐng)域中，具體而言，是在具有頸狀半導(dǎo)體主體的半導(dǎo)體器件以及形成不同寬度的半導(dǎo)體主體的方法的領(lǐng)域中。

【背景技術(shù)】
[0002]在過(guò)去幾十年中，集成電路中的特征的縮放已經(jīng)成為不斷成長(zhǎng)的半導(dǎo)體產(chǎn)業(yè)背后的驅(qū)動(dòng)力?？s放到越來(lái)越小的特征使得能夠增大在半導(dǎo)體芯片的有限的基板面上的功能單元的密度。例如，縮小晶體管尺寸允許芯片上包含的存儲(chǔ)器設(shè)備或邏輯設(shè)備的數(shù)量增加，從而制造出具有更大的容量的產(chǎn)品。然而，對(duì)于越來(lái)越大容量的追求并不是沒(méi)有問(wèn)題。對(duì)每個(gè)器件的性能進(jìn)行最優(yōu)化的必要性變得越發(fā)顯著。
[0003]在集成電路器件的制造中，諸如fin-FET和三柵極晶體管之類(lèi)的多柵極晶體管已經(jīng)隨著器件尺寸不斷縮小而變得更普遍。在常規(guī)工藝中，通常在體硅襯底或絕緣體上硅襯底上制造fin-FET和三柵極晶體管。在一些實(shí)例中，由于體硅襯底的成本較低并且因?yàn)樗鼈兡軌驅(qū)崿F(xiàn)較不復(fù)雜的fin-FET和三柵極制造工藝，所以體硅襯底是優(yōu)選的。在其它實(shí)例中，由于fin-FET和三柵極晶體管的改進(jìn)的短溝道特性，因而絕緣體上硅襯底是優(yōu)選的。
[0004]然而，對(duì)多柵極晶體管進(jìn)行縮放并不是還沒(méi)有成果。隨著微電子電路的這些基本構(gòu)建塊的尺寸減小，并且隨著在給定區(qū)域中制造的基本構(gòu)建塊的絕對(duì)數(shù)目增加，在這些器件的運(yùn)行期間，對(duì)外部電阻(Rext)的限制已經(jīng)變得至關(guān)重要。已經(jīng)嘗試了許多不同的技術(shù)來(lái)改進(jìn)晶體管的Rrait，所述技術(shù)包括改進(jìn)的接觸金屬、增大的摻雜劑活性以及降低的半導(dǎo)體與接觸金屬之間的勢(shì)壘。然而，在減小Rrait的領(lǐng)域中仍然需要顯著改進(jìn)。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的實(shí)施例包括具有頸狀半導(dǎo)體主體的半導(dǎo)體器件以及形成不同寬度的半導(dǎo)體主體的方法。
[0006]在實(shí)施例中，半導(dǎo)體器件包括設(shè)置于襯底上方的半導(dǎo)體主體。柵極電極堆疊體設(shè)置于半導(dǎo)體主體的一部分上，以限定半導(dǎo)體主體中的位于柵極電極堆疊體下方的溝道區(qū)。在柵極電極堆疊體的兩側(cè)上的半導(dǎo)體主體中限定了源極區(qū)和漏極區(qū)。側(cè)壁間隔體設(shè)置于鄰近柵極電極堆疊體處，并且設(shè)置于源極區(qū)和漏極區(qū)的僅一部分上。相較于半導(dǎo)體主體的溝道區(qū)的高度和寬度，源極區(qū)和漏極區(qū)的位于側(cè)壁間隔體下方的部分具有更大的高度和寬度。
[0007]在另一個(gè)實(shí)施例中，制造半導(dǎo)體器件的方法包括在襯底上方形成半導(dǎo)體主體。柵極電極堆疊體形成于半導(dǎo)體主體的一部分之上，以限定半導(dǎo)體主體中的位于柵極電極堆疊體下方的溝道區(qū)、以及半導(dǎo)體主體中的位于柵極電極堆疊體的兩側(cè)上的源極區(qū)和漏極區(qū)。側(cè)壁間隔體形成于臨界柵極電極堆疊體處，并且形成于源極區(qū)和漏極區(qū)的僅一部分之上。相較于半導(dǎo)體主體的溝道區(qū)的高度和寬度，源極區(qū)和漏極區(qū)的位于側(cè)壁間隔體下方的部分具有更大的高度和寬度。
[0008]在另一個(gè)實(shí)施例中，制造半導(dǎo)體器件的方法包括在襯底上方形成硬掩模圖案。硬掩模圖案包括具有鰭狀物形成特征的第一區(qū)，其中每個(gè)特征具有第一寬度。硬掩模圖案還包括具有鰭狀物形成特征的第二區(qū)，其中每個(gè)特征具有近似等于第一寬度的第二寬度。隨后，形成抗蝕劑層并對(duì)其進(jìn)行構(gòu)圖，以覆蓋第二區(qū)并暴露第一區(qū)。隨后，蝕刻第一區(qū)的鰭狀物形成特征，以形成減薄的鰭狀物形成特征，其中每個(gè)特征具有小于第二寬度的第三寬度。隨后，去除抗蝕劑層。隨后，將硬掩模圖案轉(zhuǎn)移到襯底，以形成具有鰭狀物的第一區(qū)，其中每個(gè)鰭狀物具有第三寬度；并且形成具有鰭狀物的第二區(qū)，其中每個(gè)鰭狀物具有第二寬度。隨后，從第一和第二區(qū)的鰭狀物形成半導(dǎo)體器件。
[0009]在另一個(gè)實(shí)施例中，制造半導(dǎo)體器件的方法包括在襯底上方形成硬掩模圖案。硬掩模圖案包括具有鰭狀物形成特征的第一區(qū)，其中每個(gè)特征具有第一寬度。硬掩模圖案還包括具有鰭狀物形成特征的第二區(qū)，其中每個(gè)特征具有近似等于第一寬度的第二寬度。隨后，將硬掩模圖案轉(zhuǎn)移到襯底，以形成具有鰭狀物的第一區(qū)，其中每個(gè)鰭狀物具有第一寬度；并且形成具有鰭狀物的第二區(qū)，其中每個(gè)鰭狀物具有第二寬度。隨后，形成抗蝕劑層并對(duì)其進(jìn)行構(gòu)圖，以覆蓋具有鰭狀物的第二區(qū)并暴露具有鰭狀物的第一區(qū)。隨后，蝕刻第一區(qū)中的鰭狀物，以形成減薄的鰭狀物，其中每個(gè)減薄的鰭狀物具有小于第二寬度的第三寬度。隨后，去除抗蝕劑層。隨后，從第一和第二區(qū)的鰭狀物形成半導(dǎo)體器件。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0010]圖1A示出根據(jù)本發(fā)明的實(shí)施例的具有頸狀半導(dǎo)體主體的半導(dǎo)體器件的平面視圖。
[0011]圖1B示出根據(jù)本發(fā)明的實(shí)施例的圖1A的半導(dǎo)體器件的沿著a-a’軸截取的截面視圖。
[0012]圖1C示出根據(jù)本發(fā)明的實(shí)施例的圖1A的半導(dǎo)體器件的沿著b-b’軸截取的截面視圖。
[0013]圖2A示出根據(jù)本發(fā)明的實(shí)施例的具有頸狀半導(dǎo)體主體的半導(dǎo)體器件的平面視圖。
[0014]圖2B示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例的具有頸狀半導(dǎo)體主體的另一個(gè)半導(dǎo)體器件的平面視圖。
[0015]圖2C示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例的具有頸狀半導(dǎo)體主體的另一個(gè)半導(dǎo)體器件的平面視圖。
[0016]圖3示出根據(jù)本發(fā)明的實(shí)施例的制造具有頸狀半導(dǎo)體主體的半導(dǎo)體器件的方法中的工藝流程。
[0017]圖4示出根據(jù)本發(fā)明的實(shí)施例的制造具有頸狀半導(dǎo)體主體的半導(dǎo)體器件的方法中的工藝流程。
[0018]圖5A包括根據(jù)本發(fā)明的實(shí)施例的驅(qū)動(dòng)電流增益(如％ Idsat增益)作為具有頸狀半導(dǎo)體主體的半導(dǎo)體器件的硅溝道區(qū)厚度(以微米表示)的函數(shù)與作為沒(méi)有頸狀半導(dǎo)體主體的半導(dǎo)體器件的硅溝道區(qū)厚度的函數(shù)進(jìn)行對(duì)比的曲線。
[0019]圖5B包括根據(jù)本發(fā)明的實(shí)施例的驅(qū)動(dòng)電流增益(如％ Idlin增益)作為具有頸狀半導(dǎo)體主體的半導(dǎo)體器件的硅溝道區(qū)厚度(以微米表示)的函數(shù)與作為沒(méi)有頸狀半導(dǎo)體主體的半導(dǎo)體器件的硅溝道區(qū)厚度的函數(shù)進(jìn)行對(duì)比的曲線。
[0020]圖6示出根據(jù)本發(fā)明的實(shí)施例的制造具有不同寬度的半導(dǎo)體主體的半導(dǎo)體器件的方法中的工藝流程。
[0021]圖7示出根據(jù)本發(fā)明的實(shí)施例的制造具有不同寬度的半導(dǎo)體主體的半導(dǎo)體器件的方法中的工藝流程。
[0022]圖8示出根據(jù)本發(fā)明的一種實(shí)施方式的計(jì)算設(shè)備。

【具體實(shí)施方式】
[0023]描述了具有頸狀半導(dǎo)體主體的半導(dǎo)體器件以及形成不同寬度的半導(dǎo)體主體的方法。在下文的描述中，為提供對(duì)本發(fā)明的實(shí)施例的深入理解而闡述了大量的具體細(xì)節(jié)，例如具體的集成和材料方案(regime)。對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)顯而易見(jiàn)的是，可以在沒(méi)有這些具體細(xì)節(jié)的情況下實(shí)踐本發(fā)明的實(shí)施例。在其它實(shí)例中，為了不非必要地使本發(fā)明的實(shí)施例難以理解，沒(méi)有具體描述諸如集成電路設(shè)計(jì)布局之類(lèi)的公知的特征。此外，應(yīng)該理解的是，附圖中所示的各種實(shí)施例是說(shuō)明性的表示，并且未必是按比例繪制的。
[0024]本發(fā)明的一個(gè)或多個(gè)實(shí)施例針對(duì)具有(I)與間隔體下方的鰭狀物寬度相比的有源溝道區(qū)中的不同的鰭狀物寬度，(2)在同一管芯上的不同有源溝道區(qū)中至少具有兩個(gè)不同的鰭狀物寬度的集成電路，(3)用于在實(shí)際鰭狀物蝕刻之前限定兩個(gè)不同的鰭狀物寬度的構(gòu)圖工藝，(4)用于在犧牲虛設(shè)柵極去除工藝之后限定兩個(gè)不同的鰭狀物寬度的構(gòu)圖工藝，或它們的組合的半導(dǎo)體器件。一個(gè)或多個(gè)實(shí)施例針對(duì)改進(jìn)諸如晶體管之類(lèi)的器件的驅(qū)動(dòng)電流，并且要建立具有低空載功率和高激活性能的電路。
[0025]FinFET中的鰭狀物的寬度影響閾值電壓(Vt)和器件的外部電阻。對(duì)于高性能器件而言，可能有益的是包含具有較高Vt和較低電阻的相對(duì)較寬的鰭狀物。對(duì)于低功率器件而言，情況卻正好相反。目前，必須針對(duì)這些器件的其中之一來(lái)優(yōu)化所述工藝?？赡苡幸娴氖鞘惯@兩種器件都具有最佳性能，以?xún)?yōu)化產(chǎn)品功率性能。例如，利用引起較高的Vt和較高的結(jié)泄漏的附加的適當(dāng)摻雜產(chǎn)生低功率器件，其尤其在低電源電壓下降低了驅(qū)動(dòng)電流。替代地，針對(duì)導(dǎo)致高性能器件的驅(qū)動(dòng)電流降低的低功率器件來(lái)優(yōu)化所述工藝。本發(fā)明的實(shí)施例可以通過(guò)在同一管芯上提供兩個(gè)不同的器件或通過(guò)具有低Vt和低外部電阻二者的器件，使得能夠同時(shí)實(shí)現(xiàn)高性能和低功率器件的優(yōu)化。
[0026]在第一方面，提供了具有頸狀半導(dǎo)體主體的半導(dǎo)體器件和形成具有頸狀半導(dǎo)體主體的半導(dǎo)體器件的方法。這種晶體管結(jié)構(gòu)在溝道中和間隔體下方的鰭狀物區(qū)中具有不同的鰭狀物寬度。隨著鰭狀物CD的縮放，頸狀鰭狀物可以改善短溝道效應(yīng)改進(jìn)與外部電阻之間的權(quán)衡，從而改善了最佳器件的驅(qū)動(dòng)電流。
[0027]在示例中，圖1A示出根據(jù)本發(fā)明的實(shí)施例的具有頸狀半導(dǎo)體主體的半導(dǎo)體器件的平面視圖。圖1B示出根據(jù)本發(fā)明的實(shí)施例的圖1A的半導(dǎo)體器件的沿著a-a’軸截取的截面視圖。圖1C示出根據(jù)本發(fā)明的實(shí)施例的圖1A的半導(dǎo)體器件的沿著b-b’軸截取的截面視圖。
[0028]參考圖1A-1C，半導(dǎo)體器件100包括設(shè)置于襯底102上方的半導(dǎo)體主體104。柵極電極堆疊體106設(shè)置于半導(dǎo)體主體104的一部分上，以限定半導(dǎo)體主體104中的位于柵極電極堆疊體106下方的溝道區(qū)108。在柵極電極堆疊體106的兩側(cè)上的半導(dǎo)體主體104中限定了源極區(qū)和漏極區(qū)110。側(cè)壁間隔體112設(shè)置于鄰近柵極電極堆疊體106處，并且設(shè)置于源極區(qū)和漏極區(qū)110的僅一部分上。
[0029]參考圖1B和1C，相較于半導(dǎo)體主體104的溝道區(qū)108的高度(Hl)和寬度(Wl)，源極區(qū)和漏極區(qū)110的位于側(cè)壁間隔體112下方的部分具有更大的高度(H2)和寬度(W2)。高度Hl和H2被限定為隔離層114上方的半導(dǎo)體主體104的相應(yīng)的部分的高度，如圖1B和IC中所描繪的那樣。
[0030]參考圖1A，在實(shí)施例中，相較于源極區(qū)和漏極區(qū)110的位于側(cè)壁間隔體112下方的部分的高度(H2)和寬度(W2)，源極區(qū)和漏極區(qū)110的不在側(cè)壁間隔體112下方的部分具有更大的高度和寬度(W3)，例如，W3>W2。替代地，在另一個(gè)實(shí)施例中，源極區(qū)和漏極區(qū)110的不在側(cè)壁間隔體112下方的部分的高度和寬度(W3)與源極區(qū)和漏極區(qū)110的位于側(cè)壁間隔體112下方的部分的高度(H2)和寬度(W2)大致相同，例如，W3 = W2。
[0031]在實(shí)施例中，源極區(qū)和漏極區(qū)110的至少一部分是源極區(qū)和漏極區(qū)110的嵌入的部分。也就是，在形成源極區(qū)和漏極區(qū)I1時(shí)，去除最初的半導(dǎo)體主體104的一部分，并且例如通過(guò)外延生長(zhǎng)來(lái)將其替換為半導(dǎo)體主體104的新的部分。例如，在一個(gè)這種實(shí)施例中，源極區(qū)和漏極區(qū)110的嵌入的部分由與溝道區(qū)108的半導(dǎo)體材料不同的半導(dǎo)體材料構(gòu)成。在一個(gè)實(shí)施例中，嵌入的部分并不包括源極區(qū)和漏極區(qū)110的位于側(cè)壁間隔體112下方的部分。在另一個(gè)實(shí)施例中，嵌入的部分包括源極區(qū)和漏極區(qū)110的位于側(cè)壁間隔體112下方的部分中的至少一部分并且可能是全部。
[0032]在實(shí)施例中，參考圖1B和1C，襯底102是晶體襯底，并且半導(dǎo)體主體104(例如，圖1B中的溝道區(qū)108和圖1C中的源極區(qū)和漏極區(qū)110)與晶體襯底102連續(xù)。也就是，從體襯底形成半導(dǎo)體主體104。在替代的實(shí)施例(未示出)中，電介質(zhì)層設(shè)置于半導(dǎo)體主體與襯底之間，并且半導(dǎo)體主體與襯底不連續(xù),例如,如絕緣體上硅(SOI)襯底會(huì)出現(xiàn)的情況一樣。
[0033]在實(shí)施例中，溝道區(qū)108的高度(Hl)近似在30-50納米的范圍中，并且寬度(Wl)近似在10-30納米的范圍中。在該實(shí)施例中，溝道區(qū)108的高度(Hl)比源極區(qū)和漏極區(qū)110的位于側(cè)壁間隔體112下方的部分的高度(H2)小大約1-2納米。同樣，溝道區(qū)108的寬度(Wl)比源極區(qū)和漏極區(qū)110的位于側(cè)壁間隔體112下方的部分的寬度(W2)小大約2-4納米。在實(shí)施例中，源極區(qū)和漏極區(qū)110的位于側(cè)壁間隔體112下方的部分的高度(H2)比溝道區(qū)108的高度(Hl)大大約1-7%。在該實(shí)施例中，源極區(qū)和漏極區(qū)110的位于側(cè)壁間隔體112下方的部分的寬度(W2)比溝道區(qū)108的寬度(Wl)大大約6-40%。
[0034]以下描述了圖1A-1C中的半導(dǎo)體器件100的可能的實(shí)施例。在第一個(gè)示例中，圖2A示出根據(jù)本發(fā)明的實(shí)施例的具有頸狀半導(dǎo)體主體的半導(dǎo)體器件的平面視圖。參考圖2A，溝道區(qū)108通過(guò)臺(tái)階特征120耦合到源極區(qū)和漏極區(qū)110的位于側(cè)壁間隔體112下方的部分。柵極電極堆疊體106被描繪成虛線，從而為下層的溝道區(qū)108提供透明度。同樣，通過(guò)圍繞源極區(qū)和漏極區(qū)110的長(zhǎng)虛線來(lái)描繪包含較大尺寸的不在間隔體112下方的源極區(qū)和漏極區(qū)110的部分的可選方案。
[0035]在第二個(gè)示例中，圖2B示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例的具有頸狀半導(dǎo)體主體的另一個(gè)半導(dǎo)體器件的平面視圖。參考圖2B，溝道區(qū)108通過(guò)刻面(facet)特征130耦合到源極區(qū)和漏極區(qū)I1的位于側(cè)壁間隔體112下方的部分。柵極電極堆疊體106被描繪成虛線，從而為下層的溝道區(qū)108提供透明度。同樣，通過(guò)圍繞源極區(qū)和漏極區(qū)110的長(zhǎng)虛線來(lái)描繪包含較大尺寸的不在間隔體112下方的源極區(qū)和漏極區(qū)110的部分的可選方案。
[0036]在第三個(gè)示例中，圖2C示出根據(jù)本發(fā)明的另一個(gè)實(shí)施例的具有頸狀半導(dǎo)體主體的另一個(gè)半導(dǎo)體器件的平面視圖。參考圖2C，溝道區(qū)108通過(guò)圓化拐角特征140耦合到源極區(qū)和漏極區(qū)110的位于側(cè)壁間隔體112下方的部分。柵極電極堆疊體106被描繪成虛線，從而為下層的溝道區(qū)108提供透明度。同樣，通過(guò)圍繞源極區(qū)和漏極區(qū)110的長(zhǎng)虛線來(lái)描繪包含較大尺寸的不在間隔體112下方的源極區(qū)和漏極區(qū)110的部分的可選方案。
[0037]因此，再次參考圖2B和2C，在實(shí)施例中，溝道區(qū)108通過(guò)緩變(graded)特征(例如，120或140)耦合到源極區(qū)和漏極區(qū)110的位于側(cè)壁間隔體112下方的部分。在實(shí)施例中，緩變特征在半導(dǎo)體器件110的運(yùn)行期間減小了重疊電容和擴(kuò)散電阻。
[0038]在實(shí)施例中，如以下結(jié)合工藝流程600和700所更詳細(xì)地描述的，半導(dǎo)體器件100設(shè)置于與具有溝道區(qū)的第二半導(dǎo)體器件相同的襯底102上方。在該實(shí)施例中，第二半導(dǎo)體器件的溝道區(qū)的最窄寬度大于半導(dǎo)體器件100的溝道區(qū)108的最窄寬度(例如，Wl)。
[0039]半導(dǎo)體器件100可以是包含柵極、溝道區(qū)和源極/漏極區(qū)對(duì)的任何半導(dǎo)體器件。在實(shí)施例中，半導(dǎo)體器件100是例如但不限于MOS-FET或微機(jī)電系統(tǒng)(MEMS)的半導(dǎo)體器件。在一個(gè)實(shí)施例中，半導(dǎo)體器件100是三維的M0S-FET，并且是隔離的器件或者是多個(gè)嵌套的器件中的一個(gè)器件。會(huì)理解，對(duì)于典型的集成電路來(lái)說(shuō)，可以在單個(gè)襯底上制造N溝道和P溝道晶體管二者，以形成CMOS集成電路。
[0040]襯底102可以由能夠承受制造工藝并且電荷能夠在其中遷移的半導(dǎo)體材料構(gòu)成，并且因此半導(dǎo)體主體104也可以由這種半導(dǎo)體材料構(gòu)成。在實(shí)施例中，襯底102是體襯底，并且半導(dǎo)體主體104與體襯底102連續(xù)。在實(shí)施例中，襯底102由晶體硅、硅/鍺或摻雜有電荷載流子的鍺層構(gòu)成，所述電荷載流子例如但不限于磷、砷、硼或它們的組合。在一個(gè)實(shí)施例中，襯底102中的硅原子的濃度大于97%，或者，替代地，摻雜劑原子的濃度小于I %。在另一個(gè)實(shí)施例中，襯底102由生長(zhǎng)在不同的晶體襯底頂上的外延層構(gòu)成，例如，生長(zhǎng)在硼摻雜的體硅單晶襯底頂上的硅外延層。襯底102還可以包括設(shè)置于體晶體襯底與外延層之間的絕緣層，以形成例如絕緣體上硅襯底。在所述示例中，半導(dǎo)體主體104可以是隔離的半導(dǎo)體主體。在實(shí)施例中，絕緣層由例如但不限于二氧化硅、氮化硅、氮氧化硅或高k電介質(zhì)層的材料構(gòu)成。替代地，襯底102可以由II1-V族材料構(gòu)成。在實(shí)施例中，襯底102由例如但不限于氮化鎵、磷化鎵、砷化鎵、磷化銦、銻化銦、砷化銦鎵、砷化鋁鎵、磷化銦鎵、或它們的組合的II1- V族材料構(gòu)成。半導(dǎo)體主體104可以由多種半導(dǎo)體材料構(gòu)成，所述多種半導(dǎo)體材料中的每種半導(dǎo)體材料可以包括附加的摻雜原子。在一個(gè)實(shí)施例中，襯底102由晶體硅構(gòu)成，并且電荷載流子摻雜劑雜質(zhì)原子是例如但不限于硼、砷、銦或磷的原子。在另一個(gè)實(shí)施例中，襯底102由II1- V族材料構(gòu)成，并且電荷載流子摻雜劑雜質(zhì)原子是例如但不限于碳、硅、鍺、氧、硫、硒或碲的原子。在另一個(gè)實(shí)施例中，半導(dǎo)體主體104是未摻雜的或僅輕度摻雜的。另外，在一個(gè)實(shí)施例中，可以在半導(dǎo)體器件100的制造中消除常規(guī)器件制造中通常使用的暈輪(halo)摻雜。應(yīng)該理解的是，在實(shí)施例中，半導(dǎo)體主體104的材料與襯底102的材料不同。
[0041]在另一個(gè)實(shí)施例中，半導(dǎo)體器件100是例如但不限于fin-FET或三柵極器件的非平面器件。在這種實(shí)施例中，半導(dǎo)體主體104由三維主體構(gòu)成，或者從三維主體形成。在一個(gè)這種實(shí)施例中，柵極電極堆疊體106至少包圍三維主體的頂表面和一對(duì)側(cè)壁。在另一個(gè)實(shí)施例中，例如在納米線器件中，將半導(dǎo)體主體104制造為分立的三維主體。在一個(gè)這種實(shí)施例中，柵極電極堆疊體100完全包圍半導(dǎo)體主體104的一部分。
[0042]柵極電極堆疊體106可以包括柵極電極和下層的柵極電介質(zhì)層。在實(shí)施例中，柵極電極堆疊體106的柵極電極由金屬柵極構(gòu)成，并且柵極電介質(zhì)層由高K材料構(gòu)成。例如，在一個(gè)實(shí)施例中，柵極電介質(zhì)層由例如但不限于氧化鉿、氮氧化鉿、硅酸鉿、氧化鑭、氧化錯(cuò)、娃酸錯(cuò)、氧化鉭、鈦酸銀鋇、鈦酸鋇、鈦酸銀、氧化釔、氧化招、鉛鉭鈧氧化物、銀酸鉛鋅、或它們的組合之類(lèi)的材料構(gòu)成。此外，柵極電介質(zhì)層的一部分可以包括由半導(dǎo)體主體104的頂部幾層形成的自然氧化物層。在實(shí)施例中，柵極電介質(zhì)層由頂部高K部分和由半導(dǎo)體材料的氧化物構(gòu)成的下層部分構(gòu)成。在一個(gè)實(shí)施例中，柵極電介質(zhì)層由氧化鉿的頂部部分和二氧化硅或氮氧化硅的底部部分構(gòu)成。
[0043]在一個(gè)實(shí)施例中，柵極電極由例如但不限于金屬氮化物、金屬碳化物、金屬硅化物、金屬鋁化物、鉿、鋯、鈦、鉭、鋁、釕、鈀、鉬、鈷、鎳、或?qū)щ娊饘傺趸镏?lèi)的金屬層構(gòu)成。在具體實(shí)施例中，柵極電極由形成于金屬功函數(shù)設(shè)定層上方的非功函數(shù)設(shè)定填充材料構(gòu)成。在實(shí)施例中，柵極電極由P型材料構(gòu)成。在另一個(gè)實(shí)施例中，柵極電極由N型材料構(gòu)成。在另一個(gè)實(shí)施例中，柵極電極由中間帶隙材料構(gòu)成。在特定的這種實(shí)施例中，相應(yīng)的溝道區(qū)是未摻雜的或僅輕度摻雜的。
[0044]在實(shí)施例中，側(cè)壁間隔體112由例如但不限于二氧化硅、碳化硅、氮氧化硅或氮化硅的絕緣電介質(zhì)材料構(gòu)成。類(lèi)似地，電介質(zhì)層114可以由例如但不限于二氧化硅、碳化硅、氮氧化硅或氮化硅的絕緣電介質(zhì)材料構(gòu)成。
[0045]在本發(fā)明的實(shí)施例的精神和范圍內(nèi)還考慮了形成諸如以上所描述的那些器件之類(lèi)的器件的方法。在第一個(gè)示例中，圖3示出根據(jù)本發(fā)明的實(shí)施例的制造具有頸狀半導(dǎo)體主體的半導(dǎo)體器件的方法中的工藝流程300。
[0046]參考工藝流程300的部分A，形成厚鰭狀物302，對(duì)犧牲柵極304進(jìn)行構(gòu)圖，通過(guò)均厚沉積和隨后的蝕刻來(lái)形成柵極間隔體306，并且形成源極-漏極區(qū)308。另外，可以沉積層間電介質(zhì)膜310并對(duì)其進(jìn)行拋光，以暴露犧牲柵極304。參考工藝流程300的部分B，去除犧牲柵極304，并且蝕刻厚鰭狀物302，以形成具有減小的厚度(例如，減小大約1-5納米范圍內(nèi)的量)的減薄的鰭狀物312。參考工藝流程300的部分C，在減薄的鰭狀物312之上形成永久的柵極堆疊體320。例如，可以形成高k柵極電介質(zhì)層和金屬柵極電極。在實(shí)施例中，減薄的鰭狀物312提供改進(jìn)的短溝道效應(yīng)，而源極區(qū)和漏極區(qū)308的位于間隔體306下方的較寬的部分有助于減小外部電阻。
[0047]在實(shí)施例中，犧牲柵極304由適合于在替換柵極操作時(shí)去除的材料構(gòu)成。在一個(gè)實(shí)施例中，犧牲柵極304由多晶硅、非晶硅、二氧化硅、氮化硅、或它們的組合構(gòu)成。在另一個(gè)實(shí)施例中，在犧牲柵極304上方形成諸如二氧化硅或氮化硅層之類(lèi)的保護(hù)性覆蓋層(未示出)。在實(shí)施例中，包括了下層的虛設(shè)柵極電介質(zhì)層(也未示出)。在實(shí)施例中，犧牲柵極304包括側(cè)壁間隔體306，側(cè)壁間隔體306可由適合于最終將永久柵極結(jié)構(gòu)與鄰近的導(dǎo)電接觸部電隔離的材料構(gòu)成。例如，在一個(gè)實(shí)施例中，間隔體306由例如但不限于二氧化硅、氮氧化硅、氮化硅、或碳摻雜的氮化硅的電介質(zhì)材料構(gòu)成。
[0048]在實(shí)施例中，通過(guò)干法蝕刻或濕法蝕刻工藝來(lái)去除犧牲柵極304。在一個(gè)實(shí)施例中，犧牲柵極304由多晶硅或非晶硅構(gòu)成，并且利用使用SF6的干法蝕刻工藝來(lái)去除犧牲柵極304。在另一個(gè)實(shí)施例中，犧牲柵極304由多晶硅或非晶硅構(gòu)成，并且利用使用NH4OH或四甲胺羥化物的水溶液的濕法蝕刻工藝來(lái)去除犧牲柵極304。在一個(gè)實(shí)施例中，犧牲柵極304由氮化硅構(gòu)成，并且利用使用磷酸水溶液的濕法蝕刻來(lái)去除犧牲柵極304。
[0049]在對(duì)存在的其它半導(dǎo)體特征沒(méi)有不利影響的情況下，可以通過(guò)將鰭狀物302的一部分去除的任何適合的技術(shù)(例如通過(guò)利用干法蝕刻或濕法蝕刻工藝)來(lái)將鰭狀物302減薄，以形成312。在一個(gè)實(shí)施例中，可以通過(guò)利用使用NF3、HBr、SF6/Cl或Cl2的干法等離子體蝕刻來(lái)將鰭狀物302減薄，以形成312。
[0050]在第二個(gè)示例中，圖4示出根據(jù)本發(fā)明的實(shí)施例的制造具有頸狀半導(dǎo)體主體的半導(dǎo)體器件的方法中的工藝流程400。參考工藝流程400的部分A，形成薄鰭狀物412，對(duì)犧牲柵極404進(jìn)行構(gòu)圖，并且形成薄源極-漏極區(qū)408。參考工藝流程400的部分B，通過(guò)均厚沉積和隨后的蝕刻來(lái)形成柵極間隔體406，并且例如通過(guò)外延生長(zhǎng)來(lái)形成厚源極區(qū)和漏極區(qū)418。此外，可以沉積層間電介質(zhì)膜410并對(duì)其進(jìn)行拋光，以暴露犧牲柵極404。然后去除犧牲柵極404，如部分B中所描繪的那樣。參考工藝流程400的部分C，在薄鰭狀物412上形成永久的柵極堆疊體420。例如，可以形成高k柵極電介質(zhì)層和金屬柵極電極。在實(shí)施例中，薄鰭狀物412提供改進(jìn)的短溝道效應(yīng)，而源極區(qū)和漏極區(qū)408/418的位于間隔體406下方的較寬的部分有助于減小外部電阻。可以如以上結(jié)合工藝流程300所描述的那樣來(lái)執(zhí)行犧牲柵極的形成和替換。
[0051]因此，在實(shí)施例中，制造半導(dǎo)體器件的方法包括在襯底上方形成半導(dǎo)體主體。柵極電極堆疊體形成于半導(dǎo)體主體的一部分之上，以限定半導(dǎo)體主體中的位于柵極電極堆疊體下方的溝道區(qū)、以及半導(dǎo)體主體中的位于柵極電極堆疊體的兩側(cè)上的源極區(qū)和漏極區(qū)。側(cè)壁間隔體形成于鄰近柵極電極堆疊體處并且形成于源極區(qū)和漏極區(qū)的僅一部分之上。相較于半導(dǎo)體主體的溝道區(qū)的高度和寬度，源極區(qū)和漏極區(qū)的位于側(cè)壁間隔體下方的部分具有更大的高度和寬度。
[0052]在一個(gè)這種實(shí)施例中，形成柵極電極堆疊體包括:形成犧牲柵極電極堆疊體、去除犧牲柵極電極堆疊體、以及形成永久的柵極電極堆疊體。在該實(shí)施例中，形成溝道區(qū)包括:在去除犧牲柵極電極堆疊體之后并且在形成永久的柵極電極堆疊體之前，將暴露的半導(dǎo)體主體的一部分減薄，例如，如結(jié)合工藝流程300所描述的那樣。在另一個(gè)這種實(shí)施例中，形成柵極電極堆疊體包括:形成犧牲柵極電極堆疊體、去除犧牲柵極電極堆疊體、以及形成永久的柵極電極堆疊體。在該實(shí)施例中，形成源極區(qū)和漏極區(qū)包括:在去除犧牲柵極電極堆疊體之前擴(kuò)展暴露的半導(dǎo)體主體的一部分，例如，如結(jié)合工藝流程400所描述的那樣。
[0053]圖5A包括根據(jù)本發(fā)明的實(shí)施例的驅(qū)動(dòng)電流增益(如％ Idsat增益)作為具有頸狀半導(dǎo)體主體的半導(dǎo)體器件的硅溝道區(qū)厚度(以微米表示)的函數(shù)與作為沒(méi)有頸狀半導(dǎo)體主體的半導(dǎo)體器件的硅溝道區(qū)厚度的函數(shù)進(jìn)行對(duì)比的曲線500A。圖5B包括根據(jù)本發(fā)明的實(shí)施例的驅(qū)動(dòng)電流增益(如％ Idlin增益)作為具有頸狀半導(dǎo)體主體的半導(dǎo)體器件的硅溝道區(qū)厚度(以微米表示)的函數(shù)與作為沒(méi)有頸狀半導(dǎo)體主體的半導(dǎo)體器件的硅溝道區(qū)厚度的函數(shù)進(jìn)行對(duì)比的曲線500B。參考曲線500A和500B，將根據(jù)預(yù)先的硅寬度(Wsi)限定形成的鰭狀物與具有在替換柵極操作期間限定的減薄的硅寬度(Wsi)的鰭狀物(例如，如結(jié)合工藝流程300所描述的那樣)進(jìn)行比較。曲線揭示了減薄的鰭狀物器件的預(yù)期驅(qū)動(dòng)電流增益。
[0054]在第二方面，提供了形成不同寬度的半導(dǎo)體主體的方法。這種工藝可以使得能夠在同一管芯內(nèi)形成不同的鰭狀物寬度。因此，可以在同一管芯上實(shí)現(xiàn)使用用于高性能應(yīng)用的較寬的鰭狀物寬度器件和用于低功率(低待機(jī)泄漏)應(yīng)用的較低的鰭狀物寬度器件。
[0055]在第一個(gè)示例中，圖6示出根據(jù)本發(fā)明的實(shí)施例的制造具有不同寬度的半導(dǎo)體主體的半導(dǎo)體器件的方法中的工藝流程600。
[0056]參考工藝流程600的部分A，襯底602上方(例如，晶體硅襯底上方)的用于最終鰭狀物形成的硬掩模603A/603B的形成包括硬掩模層的沉積和構(gòu)圖。已構(gòu)圖的硬掩模層603A/603B包括用于最終薄鰭狀物形成的區(qū)域604和用于最終厚鰭狀物形成的區(qū)域606。參考工藝流程600的部分B，利用抗蝕劑層608來(lái)遮住將維持較寬的寬度的鰭狀物(例如，在區(qū)域606中)，并且蝕刻暴露的硬掩模603A來(lái)減小線的寬度。參考工藝流程600的部分C，然后去除抗蝕劑層608 (例如包括灰化工藝)，并且將新的硬掩模圖案603A/603B轉(zhuǎn)移到襯底602中，以形成鰭狀物610A和610B。替代地，在實(shí)施例中，可以在鰭狀物被蝕刻到襯底中之后、并且在犧牲柵極的構(gòu)圖之前執(zhí)行附加的光刻鰭狀物減薄。在實(shí)施例中，由間隔體構(gòu)圖流程首先形成硬掩模區(qū)603A/603B，所述間隔體構(gòu)圖流程可以用于有效地使被用于形成特征的光刻工藝的間距加倍。工藝流程600維持了間隔體構(gòu)圖流程的間距。
[0057]因此，在實(shí)施例中，制造半導(dǎo)體器件的方法包括在襯底上方形成硬掩模。硬掩模圖案包括具有鰭狀物形成特征的第一區(qū)，其中每個(gè)特征具有第一寬度。硬掩模圖案還包括具有鰭狀物形成特征的第二區(qū)，其中每個(gè)特征具有近似等于第一寬度的第二寬度。隨后，形成抗蝕劑層并對(duì)其進(jìn)行構(gòu)圖，以覆蓋第二區(qū)并暴露第一區(qū)。隨后，蝕刻第一區(qū)的鰭狀物形成特征，以形成減薄的鰭狀物形成特征，其中每個(gè)特征具有小于第二寬度的第三寬度。隨后，去除抗蝕劑層。隨后，將硬掩模圖案轉(zhuǎn)移到襯底，以形成具有鰭狀物的第一區(qū)，其中每個(gè)鰭狀物具有第三寬度；并且形成具有鰭狀物的第二區(qū)，其中每個(gè)鰭狀物具有第二寬度。隨后，利用第一和第二區(qū)的鰭狀物形成半導(dǎo)體器件。在一個(gè)這種實(shí)施例中，襯底是單晶硅襯底，并且將硬掩模圖案轉(zhuǎn)移到襯底包括形成單晶硅鰭狀物。
[0058]在第二個(gè)示例中，圖7示出根據(jù)本發(fā)明的實(shí)施例的制造具有不同寬度的半導(dǎo)體主體的半導(dǎo)體器件的方法中的工藝流程700。
[0059]參考工藝流程700的部分A，襯底702上方(例如，晶體硅襯底上方)的用于鰭狀物形成的硬掩模703A/703B的形成包括硬掩模層的沉積和構(gòu)圖。已構(gòu)圖的硬掩模層703A/703B包括用于薄鰭狀物形成的區(qū)域704和用于厚鰭狀物形成的區(qū)域706。然后將硬掩模圖案703A/703B轉(zhuǎn)移到襯底702中，以形成對(duì)應(yīng)的鰭狀物。然后可以執(zhí)行犧牲柵極構(gòu)圖以及延伸源極和漏極的形成。同樣，可以沉積層間電介質(zhì)材料并對(duì)其進(jìn)行拋光，以露出犧牲柵極。然后去除犧牲柵極。參考工藝流程700的部分B，利用抗蝕劑層708來(lái)遮住將保持較寬的寬度的鰭狀物710B(例如，在區(qū)域706中)。鰭狀物減薄蝕刻用于減小鰭狀物710A的鰭狀物寬度。參考工藝流程700的部分C，去除抗蝕劑層708 (例如包括灰化工藝)，并且可以利用較薄的鰭狀物710A和較寬的鰭狀物710B來(lái)執(zhí)行標(biāo)準(zhǔn)器件制造技術(shù)。在實(shí)施例中，由間隔體構(gòu)圖流程首先形成硬掩模區(qū)703A/703B，所述間隔體構(gòu)圖流程可以用于有效地使被用于形成特征的光刻工藝的間距加倍。工藝流程700維持了間隔體構(gòu)圖流程的間距。
[0060]因此，在實(shí)施例中，制造半導(dǎo)體器件的方法包括在襯底上方形成硬掩模圖案。硬掩模圖案包括具有鰭狀物形成特征的第一區(qū)，其中每個(gè)特征具有第一寬度。硬掩模圖案還包括具有鰭狀物形成特征的第二區(qū)，其中每個(gè)特征具有近似等于第一寬度的第二寬度。隨后，將硬掩模圖案轉(zhuǎn)移到襯底，以形成具有鰭狀物的第一區(qū)，其中每個(gè)鰭狀物具有第一寬度；并且形成具有鰭狀物的第二區(qū)，其中每個(gè)鰭狀物具有第二寬度。隨后，形成抗蝕劑層并對(duì)其進(jìn)行蝕刻，以覆蓋具有鰭狀物的第二區(qū)并暴露具有鰭狀物的第一區(qū)。隨后，蝕刻第一區(qū)的鰭狀物，以形成減薄的鰭狀物，其中每個(gè)減薄的鰭狀物具有小于第二寬度的第三寬度。隨后，去除抗蝕劑層。隨后，利用第一和第二區(qū)的鰭狀物形成半導(dǎo)體器件。在一個(gè)這種實(shí)施例中，襯底是單晶硅襯底，并且將硬掩模圖案轉(zhuǎn)移到襯底包括形成單晶硅鰭狀物。
[0061]本文中所描述的工藝可以用于制造一個(gè)或多個(gè)半導(dǎo)體器件。半導(dǎo)體器件可以是晶體管或類(lèi)似器件。例如，在實(shí)施例中，半導(dǎo)體器件是用于邏輯或存儲(chǔ)器的金屬氧化物半導(dǎo)體(MOS)晶體管，或是雙極晶體管。同樣，在實(shí)施例中，半導(dǎo)體器件具有三維的架構(gòu)，例如三柵極器件、獨(dú)立訪問(wèn)的雙柵極器件、或FIN-FET。
[0062]圖8示出根據(jù)本發(fā)明的一種實(shí)施方式的計(jì)算設(shè)備800。計(jì)算設(shè)備800容納板802。板802可以包括多個(gè)部件，包括但不限于處理器804和至少一個(gè)通信芯片806。處理器804與板802物理地和電氣地耦合。在一些實(shí)施方式中，至少一個(gè)通信芯片806也與板802物理地和電氣地耦合。在其它實(shí)施方式中，通信芯片806是處理器804的一部分。
[0063]取決于其應(yīng)用，計(jì)算設(shè)備800可以包括其它部件，所述其它部件可以或可以不與板802物理地和電氣地耦合。這些其它部件包括但不限于易失性存儲(chǔ)器(例如，DRAM)、非易失性存儲(chǔ)器(例如，ROM)、閃速存儲(chǔ)器、圖形處理器、數(shù)字信號(hào)處理器、密碼處理器、芯片組、天線、顯示器、觸摸屏顯示器、觸摸屏控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(tǒng)(GPS)設(shè)備、羅盤(pán)、加速度計(jì)、陀螺儀、揚(yáng)聲器、照相機(jī)、以及大容量存儲(chǔ)設(shè)備(例如硬盤(pán)驅(qū)動(dòng)器、光盤(pán)(⑶)、數(shù)字多功能盤(pán)，等等)。
[0064]通信芯片806使得能夠進(jìn)行用于到和來(lái)自計(jì)算設(shè)備800的數(shù)據(jù)的傳送的無(wú)線通信。術(shù)語(yǔ)“無(wú)線”和其衍生詞可以用于描述可以通過(guò)使用調(diào)制的電磁輻射、經(jīng)由非固態(tài)介質(zhì)傳送數(shù)據(jù)的電路、設(shè)備、系統(tǒng)、方法、技術(shù)、通信信道，等等。所述術(shù)語(yǔ)并不暗示相關(guān)聯(lián)的設(shè)備不包含任何線路，盡管在一些實(shí)施例中它們可能不包含。通信芯片806可以實(shí)施多種無(wú)線標(biāo)準(zhǔn)或協(xié)議中的任何一種，所述多種無(wú)線標(biāo)準(zhǔn)或協(xié)議包括但不限于W1-Fi (IEEE802.11族)、WiMAXdEEE 802.16 族)、IEEE 802.20、長(zhǎng)期演進(jìn)(LTE)、Ev-DO, HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍(lán)牙、及它們的衍生物，以及被指定為 3G、4G、5G和更高代的任何其它無(wú)線協(xié)議。計(jì)算設(shè)備800可以包括多個(gè)通信芯片806。例如，第一通信芯片806可以專(zhuān)用于諸如W1-Fi和藍(lán)牙的較短距離的無(wú)線通信，并且第二通信芯片806可以專(zhuān)用于諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE, Ev-DO和其它的較遠(yuǎn)距離的無(wú)線通信。
[0065]計(jì)算設(shè)備800的處理器804包括封裝在處理器804內(nèi)的集成電路管芯。在本發(fā)明的一些實(shí)施方式中，處理器的集成電路管芯包括一個(gè)或多個(gè)器件，例如根據(jù)本發(fā)明的實(shí)施方式所制造的MOS-FET晶體管。術(shù)語(yǔ)“處理器”可以指代處理來(lái)自寄存器和/存儲(chǔ)器的電子數(shù)據(jù)以將該電子數(shù)據(jù)轉(zhuǎn)換成可以在寄存器和/或存儲(chǔ)器中存儲(chǔ)的其它電子數(shù)據(jù)的任何器件或器件的部分。
[0066]通信芯片806還包括封裝在通信芯片806內(nèi)的集成電路管芯。根據(jù)本發(fā)明的另一種實(shí)施方式，通信芯片的集成電路管芯包括一個(gè)或多個(gè)器件，例如根據(jù)本發(fā)明的實(shí)施方式所制造的MOS-FET晶體管。
[0067]在進(jìn)一步的實(shí)施方式中，計(jì)算設(shè)備800內(nèi)容納的另一個(gè)部件可以包含集成電路管芯，該集成電路管芯包括一個(gè)或多個(gè)器件，例如根據(jù)本發(fā)明的實(shí)施方式所制造的MOS-FET
晶體管。
[0068]在各種實(shí)施方式中，計(jì)算設(shè)備800可以是膝上型電腦、上網(wǎng)本、筆記本電腦、超極本、智能手機(jī)、平板電腦、個(gè)人數(shù)字助理(PDA)、超級(jí)移動(dòng)PC、移動(dòng)電話、臺(tái)式計(jì)算機(jī)、服務(wù)器、打印機(jī)、掃描儀、監(jiān)視器、機(jī)頂盒、娛樂(lè)控制單元、數(shù)字相機(jī)、便攜式音樂(lè)播放器、或數(shù)字錄像機(jī)。在進(jìn)一步的實(shí)施方式中，計(jì)算設(shè)備800可以是處理數(shù)據(jù)的任何其它電子設(shè)備。
[0069]因此，已經(jīng)公開(kāi)了具有頸狀半導(dǎo)體主體的半導(dǎo)體器件以及形成不同寬度的半導(dǎo)體主體的方法。在實(shí)施例中，半導(dǎo)體器件包括設(shè)置于襯底上方的半導(dǎo)體主體。柵極電極堆疊體設(shè)置于半導(dǎo)體主體的一部分上，以限定半導(dǎo)體主體中的位于柵極電極堆疊體下方的溝道區(qū)。在柵極電極堆疊體的兩側(cè)上的半導(dǎo)體主體中限定了源極區(qū)和漏極區(qū)。側(cè)壁間隔體設(shè)置于鄰近柵極電極堆疊體處，并且設(shè)置于源極區(qū)和漏極區(qū)的僅一部分上。相較于半導(dǎo)體主體的溝道區(qū)的高度和寬度，源極區(qū)和漏極區(qū)的位于側(cè)壁間隔體下方的部分具有更大的高度和寬度。在一個(gè)實(shí)施例中，半導(dǎo)體器件設(shè)置于與具有溝道區(qū)的第二半導(dǎo)體器件相同的襯底上方，并且第二半導(dǎo)體器件的溝道區(qū)的最窄的寬度大于半導(dǎo)體器件的溝道區(qū)的最窄的寬度。
【權(quán)利要求】
1.一種半導(dǎo)體器件，包括: 半導(dǎo)體主體，其設(shè)置于襯底上方； 柵極電極堆疊體，其設(shè)置于所述半導(dǎo)體主體的一部分之上，以限定所述半導(dǎo)體主體中的位于所述柵極電極堆疊體下方的溝道區(qū)、以及所述半導(dǎo)體主體中的位于所述柵極電極堆疊體的兩側(cè)上的源極區(qū)和漏極區(qū)；以及 側(cè)壁間隔體，其設(shè)置于鄰近所述柵極電極堆疊體處，并且設(shè)置于所述源極區(qū)和漏極區(qū)的僅一部分之上，其中相較于所述半導(dǎo)體主體的所述溝道區(qū)的高度和寬度，所述源極區(qū)和漏極區(qū)的位于所述側(cè)壁間隔體下方的部分具有更大的高度和寬度。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中相較于所述源極區(qū)和漏極區(qū)的位于所述側(cè)壁間隔體下方的部分的高度和寬度，所述源極區(qū)和漏極區(qū)的不在所述側(cè)壁間隔體下方的部分具有更大的高度和寬度。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述源極區(qū)和漏極區(qū)的不在所述側(cè)壁間隔體下方的部分的高度和寬度與所述源極區(qū)和漏極區(qū)的位于所述側(cè)壁間隔體下方的部分的高度和寬度幾乎相同。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述源極區(qū)和漏極區(qū)的至少一部分是所述源極區(qū)和漏極區(qū)的嵌入部分。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中所述源極區(qū)和漏極區(qū)的所述嵌入部分包括與所述溝道區(qū)不同的半導(dǎo)體材料。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述襯底是晶體襯底，并且所述半導(dǎo)體主體與所述晶體襯底連續(xù)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中電介質(zhì)層設(shè)置于所述半導(dǎo)體主體與所述襯底之間，并且所述半導(dǎo)體主體與所述襯底不連續(xù)。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述溝道區(qū)的高度大約在30-50納米的范圍內(nèi)，并且所述溝道區(qū)的寬度大約在10-30納米的范圍內(nèi)，相較于所述源極區(qū)和漏極區(qū)的位于所述側(cè)壁間隔體下方的部分的高度，所述溝道區(qū)的高度小了大約1-2納米，并且相較于所述源極區(qū)和漏極區(qū)的位于所述側(cè)壁間隔體下方的部分的寬度，所述溝道區(qū)的寬度小了大約2-4納米。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中相較于所述溝道區(qū)的高度，所述源極區(qū)和漏極區(qū)的位于所述側(cè)壁間隔體下方的部分的所述高度大了大約1_7%，并且相較于所述溝道區(qū)的寬度，所述源極區(qū)和漏極區(qū)的位于所述側(cè)壁間隔體下方的部分的寬度大了大約6-40%。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述溝道區(qū)通過(guò)臺(tái)階特征耦合到所述源極區(qū)和漏極區(qū)的位于所述側(cè)壁間隔體下方的部分。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述溝道區(qū)通過(guò)緩變特征耦合到所述源極區(qū)和漏極區(qū)的位于所述側(cè)壁間隔體下方的部分。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中所述緩變特征包括刻面。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中所述緩變特征包括圓化拐角。
14.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其中所述緩變特征減小了在所述半導(dǎo)體器件的運(yùn)行期間的重疊電容和擴(kuò)散電阻。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件與具有溝道區(qū)的第二半導(dǎo)體器件設(shè)置于相同的襯底上方，并且其中所述第二半導(dǎo)體器件的所述溝道區(qū)的最窄寬度大于所述半導(dǎo)體器件的所述溝道區(qū)的最窄寬度。
16.一種制造半導(dǎo)體器件的方法，所述方法包括: 在襯底上方形成半導(dǎo)體主體； 在所述半導(dǎo)體主體的一部分之上形成柵極電極堆疊體，以限定所述半導(dǎo)體主體中的位于所述柵極電極堆疊體下方的溝道區(qū)、以及所述半導(dǎo)體主體中的位于所述柵極電極堆疊體的兩側(cè)上的源極區(qū)和漏極區(qū)；以及 在鄰近所述柵極電極堆疊體處、并且在所述源極區(qū)和漏極區(qū)的僅一部分之上形成側(cè)壁間隔體，其中相較于所述半導(dǎo)體主體的所述溝道區(qū)的高度和寬度，所述源極區(qū)和漏極區(qū)的位于所述側(cè)壁間隔體下方的部分具有更大的高度和寬度。
17.根據(jù)權(quán)利要求16所述的方法，其中形成所述柵極電極堆疊體包括:形成犧牲柵極電極堆疊體，去除所述犧牲柵極電極堆疊體，以及形成永久的柵極電極堆疊體，并且其中形成所述溝道區(qū)包括:在去除所述犧牲柵極電極堆疊體之后、并且在形成所述永久的柵極電極堆疊體之前將暴露的所述半導(dǎo)體主體的一部分減薄。
18.根據(jù)權(quán)利要求16所述的方法，其中形成所述柵極電極堆疊體包括:形成犧牲柵極電極堆疊體，去除所述犧牲柵極電極堆疊體，以及形成永久的柵極電極堆疊體，并且其中形成所述源極區(qū)和漏極區(qū)包括:在去除所述犧牲柵極電極堆疊體之前擴(kuò)展暴露的所述半導(dǎo)體主體的部分。
19.一種制造半導(dǎo)體器件的方法，所述方法包括: 在襯底上方形成硬掩模圖案，所述硬掩模圖案包括具有鰭狀物形成特征的第一區(qū)，其中所述第一區(qū)的每個(gè)所述鰭狀物形成特征具有第一寬度，并且所述硬掩模圖案還包括具有鰭狀物形成特征的第二區(qū)，其中所述第二區(qū)的每個(gè)所述鰭狀物形成特征具有近似等于所述第一寬度的第二寬度；以及隨后， 形成抗蝕劑層并對(duì)其進(jìn)行構(gòu)圖，以覆蓋所述第二區(qū)并暴露所述第一區(qū)；以及隨后， 對(duì)所述第一區(qū)的所述形成特征的鰭狀物進(jìn)行蝕刻，以形成減薄的鰭狀物形成特征，其中每個(gè)所述減薄的鰭狀物形成特征具有小于所述第二寬度的第三寬度；以及隨后， 去除所述抗蝕劑層；以及隨后， 將所述硬掩模圖案轉(zhuǎn)移到所述襯底，以形成具有鰭狀物的第一區(qū)，其中所述第一區(qū)的每個(gè)所述鰭狀物具有所述第三寬度；并且形成具有鰭狀物的第二區(qū)，其中所述第二區(qū)的每個(gè)所述鰭狀物具有所述第二寬度；以及隨后， 利用所述第一區(qū)和所述第二區(qū)的所述鰭狀物形成半導(dǎo)體器件。
20.根據(jù)權(quán)利要求19所述的方法，其中所述襯底是單晶硅襯底，并且其中將所述硬掩模圖案轉(zhuǎn)移到所述襯底包括形成單晶硅鰭狀物。
21.一種制造半導(dǎo)體器件的方法，所述方法包括: 在襯底上方形成硬掩模圖案，所述硬掩模圖案包括具有鰭狀物形成特征的第一區(qū)，其中所述第一區(qū)的每個(gè)所述鰭狀物形成特征具有第一寬度，并且所述硬掩模圖案還包括具有鰭狀物形成特征的第二區(qū)，其中所述第二區(qū)的每個(gè)所述鰭狀物形成特征具有近似等于所述第一寬度的第二寬度；以及隨后，將所述硬掩模圖案轉(zhuǎn)移到所述襯底，以形成具有鰭狀物的第一區(qū)，其中所述第一區(qū)的每個(gè)所述鰭狀物具有所述第一寬度；并且形成具有鰭狀物的第二區(qū)，其中所述第二區(qū)的每個(gè)所述鰭狀物具有所述第二寬度；以及隨后， 形成抗蝕劑層并對(duì)其進(jìn)行構(gòu)圖，以覆蓋具有鰭狀物的所述第二區(qū)并暴露具有鰭狀物的所述第一區(qū)；以及隨后， 對(duì)所述第一區(qū)的鰭狀物進(jìn)行蝕刻，以形成減薄的鰭狀物，其中每個(gè)所述減薄的鰭狀物具有小于所述第二寬度的第三寬度；以及隨后， 去除所述抗蝕劑層；以及隨后， 利用所述第一區(qū)和所述第二區(qū)的所述鰭狀物形成半導(dǎo)體器件。
22.根據(jù)權(quán)利要求21所述的方法，其中所述襯底是單晶硅襯底，并且其中將所述硬掩模圖案轉(zhuǎn)移到所述襯底包括形成單晶硅鰭狀物。
【文檔編號(hào)】H01L21/336GK104137265SQ201180076423
【公開(kāi)日】2014年11月5日 申請(qǐng)日期:2011年12月22日 優(yōu)先權(quán)日:2011年12月22日
【發(fā)明者】B·塞爾 申請(qǐng)人:英特爾公司