專利名稱：電子元器件的制作方法
技術領域：
本發(fā)明涉及一種電子元器件，特別涉及一種內置有方向性耦合器的電子元器件。
背景技術：
作為現有的電子元器件，已知例如專利文獻I中記載的芯片型方向性耦合器(以下，僅稱為方向性耦合器)。在該方向性耦合器中，通過層疊長方形的多個電極基板來構成層疊結構體。另外，在電極基板上設有作為主線路的U字形的帶狀線電極(以下，僅稱為主線路)以及作為副線路的U字形的帶狀線電極(以下，僅稱為副線路)。然而，主線路設置在與副線路不同的電極基板上。即，主線路及副線路排列在層疊方向上。而且，在層疊結構體的側面設有與主線路及副線路連接的外部電極。然而，若要使專利文獻I中記載的方向性耦合器小型化，則具有制造困難的問題。更詳細而言，在該方向性耦合器中，在層疊結構體的側面形成有外部電極。因此，在切割母層疊結構體來制得層疊結構體后，通過實施導電糊的涂布來形成外部電極。因此，若方向性耦合器的小型化發(fā)展，則必須對較小的層疊結構體進行導電糊的涂布，因此，形成外部電極變得困難。另外，專利文獻I中記載的方向性耦合器具有主線路與副線路的耦合度低的問題。更詳細而言，主線路及副線路分別設置于一層電極基板，且在層疊方向上彼此耦合。因此，為了提高主線路與副線路的耦合度，將主線路與副線路之間的層形成得較薄，在層疊方向上使主線路與副線路僅可能地接近即可。然而，由于加工上的限制導致能使電介質層變薄的程度有限，因此，無法提高主線路與副線路的耦合度。專利文獻I :日本特開平5 - 152814號公報

發(fā)明內容
因此，本發(fā)明的目的在于提供一種易于形成外部電極且能以高耦合度使主線路與副線路耦合的電子元器件。本發(fā)明一形態(tài)的電子元器件，具備層疊體，系藉由積層復數個絕緣體層而構成；主線路，具有第I螺旋狀部，該第I螺旋狀部具有與積層方向平行的第I中心軸；副線路，系藉由與該主線路電磁耦合構成方向性耦合器，且具有第2螺旋狀部，該第2螺旋狀部具有與積層方向平行的第2中心軸；第I外部電極及第2外部電極，系設在位于積層方向的兩端的該層疊體的至少一方的端面，且分別電氣連接于該主線路的兩端；以及第3外部電極及第4外部電極，系設在位于積層方向的兩端的該層疊體的至少一方的端面，且分別電氣連接于該副線路的兩端；設有該主線路的第I區(qū)域與設有該副線路的第2區(qū)域在積層方向重迭。根據本發(fā)明，易于形成外部電極，且能以高耦合度使主線路與副線路耦合。


圖I是實施方式所涉及的電子元器件的立體圖。
圖2是實施方式所涉及的電子元器件的分解立體圖。圖3是變形例所涉及的電子元器件的外觀立體圖。圖4是第I變形例所涉及的電子元器件的分解立體圖。圖5是第2變形例所涉及的電子元器件的分解立體圖。圖6是第2變形例所涉及的電子元器件的電路圖。圖7是第3變形例所涉及的電子元器件的分解立體圖。圖8是第3變形例所涉及的電子元器件的電路圖。圖9是第4變形例所涉及的電子元器件的分解立體圖。 圖10是第5變形例所涉及的電子元器件的分解立體圖。標號說明Al, A2 區(qū)域Axl, Ax2 中心軸Cl C3 電容器ML主線路Rl, R2 電阻SL 副線路Spl, Sp2 螺旋狀部IOa IOf 電子元器件12 層疊體14a 14f 外部電極Ife 比1 絕緣體層
具體實施例方式
以下，說明本發(fā)明的實施方式所涉及的電子元器件。(電子元器件的結構)以下，參照附圖來說明本發(fā)明的實施方式所涉及的電子元器件的結構。圖I是實施方式所涉及的電子元器件IOa的立體圖。圖2是實施方式所涉及的電子元器件IOa的分解立體圖。以下，將電子元器件IOa的層疊方向定義為z軸方向，當從z軸方向俯視時，將沿著電子元器件IOa的長邊的方向定義為X軸方向，將沿著電子元器件IOa的短邊的方向定義為y軸方向。X軸、y軸、z軸彼此正交。電子元器件IOa如圖I及圖2所示，具備層疊體12、外部電極14(14a 14d)、主線路ML及副線路SL。層疊體12如圖I所示，呈長方體形，內置有主線路ML及副線路SL。在層疊體12中，將分別位于z軸方向的正方向側及負方向側的面設為端面SI，S2。另外，在層疊體12中，將分別位于I軸方向的正方向側及負方向側的面設為上表面S3及下表面S4。另外,在層疊體12中，將分別位于X軸方向的正方向側及負方向側的面設為側面S5，S6。此處，下表面S4為安裝面。即，在將電子元器件IOa安裝于電路基板時，下表面S4與電路基板的安裝面相對。如圖2所示，以從z軸方向的正方向側向負方向側依次排列的方式層疊絕緣體層16 (16a 16h)，由此構成層疊體12。由此，層疊體12以z軸方向與電路基板的安裝面平行的方式被安裝于電路基板。絕緣 體層16分別呈長方形，且利用電介質材料來制作。以下，將絕緣體層16在z軸方向的正方向側的面稱為表面，將絕緣體層16在z軸方向的負方向側的面稱為背面。如圖2所示，外部電極14a，14b分別設置于層疊體12的端面SI。S卩，設置在絕緣體層16a的表面。此夕卜,相較于外部電極14b,外部電極14a位于X軸方向的正方向側。夕卜部電極14a, 14b僅設置于層疊體12的端面SI,并未設置于層疊體12的上表面S3、下表面S4及側面S5, S6。又，如圖2所示，外部電極14c，14d分別設置于層疊體12的端面S2。S卩，設置于絕緣體層16h的背面。此外，相較于外部電極14d,外部電極14c位于X軸方向的正方向側。外部電極14c，14d僅設置于層疊體12的端面S2，并未設置于層疊體12的上表面S3、下表面S4及側面S5, S6。主線路ML連接在外部電極14a，14b之間，如圖2所示，具有螺旋狀部Spl及導通孔導體bl，b7 bl2。螺旋狀部Spl是當從z軸方向的正方向側俯視時繞順時針旋轉、并從z軸方向的正方向側向負方向側行進的螺旋形狀的信號線。即，螺旋狀部Spl具有與z軸方向平行的中心軸Axl。螺旋狀部Spl具有信號導體18 (18a 18f)及導通孔導體b2 b6。信號導體18分別由導電性材料構成，通過將線狀導體彎折來制作。以下，當從z軸方向的正方向側俯視時，將信號導體18順時針方向的上游側的端部稱為上游端，將信號導體18順時針方向的下游側端部稱為下游端。導通孔導體b2 b6分別在z軸方向貫通絕緣體層16b 16f，將信號導體18彼此連接起來。更詳細而言，導通孔導體b2將信號導體18a的下游端與信號導體18b的上游端連接起來。導通孔導體b3將信號導體18b的下游端與信號導體18c的上游端連接起來。導通孔導體b4將信號導體18c的下游端與信號導體18d的上游端連接起來。導通孔導體b5將信號導體18d的下游端與信號導體18e的上游端連接起來。導通孔導體b6將信號導體18e的下游端與信號導體18f的上游端連接起來。如圖2所示，導通孔導體bl在z軸方向上貫通絕緣體層16a，將螺旋狀部Spl在z軸方向的正方向側的端部(亦即，信號導體18a的上游端)與外部電極14a連接起來。如圖2所示，導通孔導體b7 bl2分別在z軸方向上貫通絕緣體層16f, 16e, 16d, 16c, 16b, 16a,將螺旋狀部Spl在z軸方向的負方向側的端部(亦即，信號導體18f 的下游端)與外部電極14b連接起來。導通孔導體b7 bl2通過彼此連接來構成一個導通孔導體。如上所述，主線路ML電連接在外部電極14a，14b之間。此外，如圖2所示，主線路ML設置于區(qū)域Al，該區(qū)域Al中設有絕緣體層16a 16g。副線路SL連接在外部電極14c, 14d之間，并通過與主線路ML電磁耦合來構成方向性耦合器。如圖2所示，副線路SL具有螺旋狀部Sp2及導通孔導體b20，b21，b26 b31。螺旋狀部Sp2是當從z軸方向的正方向側俯視時繞逆時針旋轉、并從z軸方向的負方向側向正方向側行進的螺旋形狀的信號線。即，螺旋狀部Sp2具有與z軸方向平行的中心軸Ax2。如圖2所示，當從z軸方向俯視時，中心軸Ax2與中心軸Axl—致。由此，當從z軸方向俯視時，螺旋狀部Spl與螺旋狀部Sp2以一致的狀態(tài)重疊。螺旋狀部Sp2利用信號導體19 (19a 19e)及導通孔導體b22 b25來構成。
信號導體19分別由導電性材料構成，通過將線狀導體彎折來制作。以下，當從z軸方向的正方向側俯視時，將信號導體19逆時針方向的上游側的端部稱為上游端，將信號導體19逆時針方向的下游側的端部稱為下游端。導通孔導體b22 b25分別在z軸方向上貫通絕緣體層16f，16e，16d，16c，將信號導體19彼此連接起來。更詳細而言，導通孔導體b22將信號導體19a的下游端與信號導體19b的上游端連接起來。導通孔導體b23將信號導體19b的下游端與信號導體19c的上游端連接起來。導通孔導體b24將信號導體19c的下游端與信號導體19d的上游端連接起來。導通孔導體b25將信號導體19d的下游端與信號導體19e的上游端連接起來。如圖2所示，導通孔導體b20，b21在z軸方向上貫通絕緣體層16h，16g，將螺旋狀部Sp2在z軸方向的負方向側的端部(即，信號導體19a的上游端)與外部電極14c連接起來。通過將導通孔導體b20，b21彼此連接來構成一個導通孔導體。如圖2所示，導通孔導體b26 b31分別在z軸方向上貫通絕緣體層 16h, 16g, 16f, 16e, 16d, 16c,將螺旋狀部Sp2在z軸方向的正方向側的端部(SP，信號導體19e的下游端)與外部電極14d連接起來。通過將導通孔導體b26 b31彼此連接來構成一個導通孔導體。如上所述，副線路SL電連接在外部電極14c，14d之間。此外，如圖2所示，副線路SL設置于區(qū)域A2，該區(qū)域A2中設有絕緣體層16c 16h。由此，區(qū)域Al與區(qū)域A2在z軸方向上重疊。另夕卜，在電子元器件IOa中，信號線路18b，18c, 18d, 18e, 18f與信號線路19e, 19d, 19c, 19b, 19a被設置在相同的絕緣體層16上。在如上構成的電子元器件IOa中，外部電極14a被用作為輸入端口，外部電極14b被用作為主輸出端口，夕卜部電極14c被用作為監(jiān)測器輸出端口，夕卜部電極14d被用作為50 Q終％5〗而口。(方向性耦合器的制造方法)以下，參照圖I及圖2來說明電子元器件IOa的制造方法。首先，準備要作為絕緣體層16的陶瓷生片。接著，在要作為絕緣體層16的陶瓷生片上分別形成導通孔導體bl bl2, b20 b31。在形成導通孔導體bl bl2, b20 b31時，對要作為絕緣體層16的陶瓷生片照射激光束來形成導通孔。然后，使用印刷涂布等方法向該導通孔填充Ag、Pd、Cu、Au或它們的合金等的導電糊。接著，在要作為絕緣體層16b 16g的陶瓷生片的表面上，用網版印刷法或光蝕刻微影法等方法涂布將Ag、Pd、Cu、Au或它們的合金等作為主要成分的導電糊，由此形成信號導體18，19。此外，在形成信號導體18，19時，也可對導通孔填充導電糊。又，在要作為絕緣體層16a的陶瓷生片的表面上、以及要作為絕緣體層16h的陶瓷生片的背面上，用網版印刷法或光蝕刻微影法等方法涂布將Ag、Pd、Cu、Au或它們的合金等作為主要成分的導電糊，由此形成外部電極14a 14d。接著，對各陶瓷生片進行層疊。具體而言，以從z軸方向的正方向側向負方向側依次排列的方式對要作為絕緣體層16a 16h的陶瓷生片逐一進行層疊和壓接。通過上述步驟，形成母層疊體。利用靜水壓加壓等對該母層疊體實施該壓接。接著，利用切刀對母層疊體進行切割以獲得規(guī)定尺寸的層疊體12。然后，對未燒成的層疊體12進行脫結合劑處理并進行燒成。
通過以上步驟，獲得燒成后的層疊體12。對層疊體12施加筒式加工，進行去角。最后，對外部電極14的表面實施鍍鎳(Ni) /鍍錫(Sn)。經過以上的步驟，完成圖I所示的電子元器件10a。(效果)在如上構成的電子元器件IOa中，易于形成外部電極14。更詳細而言，在電子元器件IOa中，外部電極14設置于層疊體12的端面SI，S2。因此，能夠利用網版印刷等方法對層疊前的陶瓷生片形成外部電極14。即，無需在切割后的較小的層疊體12上形成外部電極14。因此，易于形成外部電極14。 另外，在電子元器件IOa中，能以高耦合度使主線路ML與副線路SL耦合。更詳細而言，在電子元器件IOa中，如圖2所示，設有主線路ML的區(qū)域Al與設有副線路SL的區(qū)域A2在z軸方向上重疊。因此，主線路ML與副線路SL接近的部分變長。其結果是，能以高耦合度使主線路ML與副線路SL耦合。而且，在電子元器件IOa中，當從z軸方向俯視時，中心軸Axl與中心軸Ax2重疊。因此，由主線路ML所產生的電場或磁場的大部分會通過副線路SL內，由副線路SL所產生的電場或磁場的大部分會通過主線路ML內。其結果是，能以更高的耦合度使主線路ML與副線路SL耦合。而且，在電子元器件IOa中，構成主線路ML的螺旋狀部Spl的信號導體18與構成副線路SL的螺旋狀部Sp2的信號導體19形成在相同的絕緣體層上。由此，能減少信號導體18，19之間的浮游電容。因此，使信號導體18與信號導體19電容性耦合，且能夠防止絕緣特性惡化。(第I變形例)以下，參照附圖來說明第I變形例所涉及的電子元器件10b。圖3是變形例所涉及的電子元器件IOb IOd的外觀立體圖。圖4是第I變形例所涉及的電子元器件IOb的分解立體圖。在電子兀器件IOa中，在層疊體12上設有外部電極14a 14d。另一方面,在電子元器件IOb中，如圖3所示，除了外部電極14a 14d以外，還設有外部電極14e，14f。而且，在電子元器件IOa中，在層疊體12內僅設有主線路ML及副線路SL。另一方面，在電子元器件IOb中，如圖4所示，在層疊體12內，除了主線路ML及副線路SL以外，還設有接地導體22 (22a, 22b)。外部電極14e以被外部電極14a, 14b夾持的方式設置于端面SI。另一方面,夕卜部電極14f以被外部電極14c, 14d夾住的方式設置于端面S2。在絕緣體層16a與絕緣體層16b之間設有絕緣體層16i。在絕緣體層16i上設有導通孔導體b41, b42。導通孔導體b41將導通孔導體bl與導通孔導體b2連接起來。導通孔導體b42將導通孔導體bll與導通孔導體bl2連接起來。另外，接地導體22a呈長方形，且設置于絕緣體層16i的表面。接地導體22a通過設置于絕緣體層16a的導通孔導體b43與外部電極14e連接。但是，該接地導體22a與導通孔導體b41, b42絕緣。在絕緣體層16g與絕緣體層16h之間設有絕緣體層16 j。在絕緣體層16 j上設有導通孔導體b44，b45。導通孔導體b44將導通孔導體b20與導通孔導體b21連接起來。導通孔導體b45將導通孔導體b30與導通孔導體b31連接起來。另外，接地導體22b呈長方形，且設置于絕緣體層16j的表面。接地導體22b通過設置于絕緣體層16j，16h的導通孔導體b46，b47與外部電極14f連接。但是，該接地導體22b與導通孔導體b44，b45絕緣。在如上構成的電子元器件IOb中，外部電極14a用作為輸入端口，外部電極14b用作為主輸出端口，外部電極14c用作為監(jiān)測器輸出端口，外部電極14d用作為50 Q終端端口，外部電極14e，14f用作為接地端口。在如上構成的電子元器件10b，螺旋狀部Spl，Sp2被接地導體22a，22b從z軸方向的兩側夾持。因此，可抑制噪聲侵入至螺旋狀部Spl，Sp2。另外，通過調整接地導體22a與螺旋狀部Spl的距離、以及接地導體22b與螺旋狀部Sp2的距離，能將主線路ML與副線路SL的阻抗分別設定成期望的值。 (第2變形例)以下，參照附圖來說明第2變形例所涉及的電子元器件10c。圖5是第2變形例所涉及的電子元器件IOc的分解立體圖。圖6是第2變形例所涉及的電子元器件IOc的電路圖。在電子元器件IOb中，在層疊體12內僅設有主線路ML、副線路SL以及接地導體22。另一方面，在電子元器件IOc中，如圖5及圖6所示，在層疊體12內，除了主線路ML、副線路SL以及接地導體22以外，還設有電容器Cl C3。在絕緣體層16i與絕緣體層16b之間設有絕緣體層16k, 161。在絕緣體層16k上設有導通孔導體b47，b48。在絕緣體層161上設有導通孔導體b49，b50。導通孔導體b47，b49將導通孔導體b41與導通孔導體b2連接起來。導通孔導體b48，b50將導通孔導體b42與導通孔導體bll連接起來。在絕緣體層16k的表面設有電容器導體24a, 24b。電容器導體24a, 24b分別與接地導體22a相對，由此構成電容器Cl, C2。另外，電容器導體24a, 24b分別連接于導通孔導體b41，b42。由此，電容器Cl，C2分別連接于螺旋狀部Spl的兩端與外部電極14e之間。在絕緣體層161的表面設有電容器導體26。電容器導體26與電容器導體24a, 24b相對，由此構成電容器C3。由此，電容器C3如圖6所示，與螺旋狀部Spl并聯連接。上述的電容器Cl C3構成型低通濾波器。由此，可抑制在主線路ML上產生噪聲。(第3變形例)以下，參照附圖來說明第3變形例所涉及的電子元器件10d。圖7是第3變形例所涉及的電子元器件IOd的分解立體圖。圖8是第3變形例所涉及的電子元器件IOd的電路圖。在電子元器件IOb中，在層疊體12內僅設有主線路ML、副線路SL以及接地導體22。另一方面，在電子元器件IOd中，如圖7及圖8所示，在層疊體12內，除了主線路ML、副線路SL以及接地導體22以外，還設有電阻Rl，R2。在絕緣體層16g與絕緣體層16j之間設有絕緣體層16k, 161。在絕緣體層16k上設有導通孔導體b51，b52以及連接導體30。在絕緣體層161上設有導通孔導體b53，b54。導通孔導體b51，b53將導通孔導體b21與導通孔導體b44連接起來。導通孔導體b52，b54以及連接導體30將導通孔導體b30與導通孔導體b45連接起來。在絕緣體層161的表面設有作為電阻Rl, R2的電阻導體32a, 32b。電阻導體32a, 32b分別利用高電阻材料來構成，形成為蜿蜒狀。電阻導體32a, 32b的一端分別與導通孔導體b51，b52連接。電阻導體32a，32b的另一端彼此連接。此外，電阻導體32a，32b的另一端18通過設置于絕緣體層16k的導通孔導體b55與接地導體22b連接。由此，電阻Rl, R2分別設置于螺旋狀部Sp2的兩端與外部電極14f之間。利用電阻R1，外部電極14c與副線路SL的連接部連接于接地電極14f，利用電阻R2，外部電極14d與副線路SL的連接部連接于接地電極14f。此處，電阻Rl，R2作用為衰減器，能使輸出至監(jiān)測器輸出端口以及50 Q終端端口的信號衰減至規(guī)定的值。(第4變形例)以下，參照附圖來說明第4變形例所涉及的電子元器件10e。圖9是第4變形例所涉及的電子元器件IOe的分解立體圖。在電子元器件IOe中，對電子元器件IOa追加信號導體19f以及導通孔導體b32, b33。信號導體19f構成副線路SL的一部分，是設置于絕緣體層16b上的線狀導體。即，信號導體19f設置在與信號導體18a相同的絕緣體層16b上。以下，當從Z軸方向的正方向側俯視時，將信號導體19的逆時針方向的上游側的端部稱為上游端，將信號導體19的逆時針方向的下游側的端部稱為下游端。導通孔導體b32, b33在z軸方向上貫通絕緣體層16b。導通孔導體b32將信號導體19e的下游端與信號導體19f的上游端連接起來。導通孔導體b33將信號導體19f的下游端與導通孔導體b26連接起來。如上所述，信號導體18a，18b, 18c, 18d, 18e, 18f與信號導體19f, 19e, 19d, 19c, 19b, 19a設置于在相同的絕緣體層16上。即，在電子元器件IOe上，在設 有信號導體18的所有絕緣體層16上，設有信號導體19。根據電子元器件10e，在電子元器件IOe中，在設有信號導體18的所有絕緣體層16上設有信號導體19。因此，能以更高的耦合度使主線路ML與副線路SL耦合。(第5變形例)以下，參照附圖來說明第5變形例所涉及的電子元器件10f。圖10是第5變形例所涉及的電子元器件IOf的分解立體圖。在電子元器件IOf中，主線路ML的兩端分別連接于外部電極14a，14d。另外，副線路SL的兩端分別連接于外部電極14b，14c。即，在電子元器件IOf中，主線路ML、副線路SL的兩端被引出至彼此相對的端面SI，S2。如上所述，通過形成電子元器件IOf的外部電極14a 14d，能在維持高耦合度的狀態(tài)下增加電子元器件IOf連接至電路基板上的類型。因此，電路基板的設計自由度變高。(其它實施方式)上述實施方式所示的電子元器件IOa IOf并不限于上述說明的結構，在其要旨范圍內可以進行變更。在電子元器件IOa IOf中，當從z軸方向俯視時，中心軸Axl, Ax2以一致的狀態(tài)重疊。然而，中心軸Axl, Ax2也可不一致地重迭。例如，當從z軸方向俯視時，使中心軸Axl, Ax2不一致，通過調整中心軸Axl與中心軸Ax2的距離，也可將主線路ML與副線路SL的耦合度自由調整為期望的狀態(tài)。但是，在該情況下，優(yōu)選當從Z軸方向俯視時，螺旋狀部Spl, Sp2 重疊。另外，外部電極14a, 14b設置于端面SI,外部電極14c, 14d設置于端面S2,但是，外部電極14a 14d的配置并不限于此。外部電極14a，14b的至少一方也可設置于端面S2，外部電極14c，14d的至少一方也可設置于端面SI。 如上所述，本發(fā)明可用于電子元器件，特別具有易于形成外部電極、且能以高耦合度使主線路與副線路耦合的優(yōu)異。
權利要求
1.一種電子元器件，其特征在于，具備 層疊體，該層疊體通過層疊多個絕緣體層來構成； 主線路，該主線路具有第I螺旋狀部，該第I螺旋狀部具有與層疊方向平行的第I中心軸； 副線路，該副線路通過與所述主線路電磁耦合來構成方向性耦合器，且該副線路具有第2螺旋狀部，該第2螺旋狀部具有與層疊方向平行的第2中心軸； 第I外部電極及第2外部電極，該第I外部電極及第2外部電極設置在位于層疊方向 的兩端的所述層疊體的至少一方的端面，且分別電連接于所述主線路的兩端；以及 第3外部電極及第4外部電極，該第3外部電極及第4外部電極設置在位于層疊方向的兩端的所述層疊體的至少一方的端面，且分別電連接于所述副線路的兩端； 設有所述主線路的第I區(qū)域與設有所述副線路的第2區(qū)域在層疊方向上重疊。
2.如權利要求I所述的電子元器件，其特征在于， 當從層疊方向俯視時，所述第I螺旋狀部與所述第2螺旋狀部重疊。
3.如權利要求2所述的電子元器件，其特征在于， 當從層疊方向俯視時，所述第I中心軸與所述第2中心軸重疊。
4.如權利要求I至3項中任一項所述的電子元器件，其特征在于， 所述第I外部電極及所述第2外部電極設置于所述層疊體的一方的端面； 所述第3外部電極及所述第4外部電極設置于所述層疊體的另一方的端面。
5.如權利要求I至4項中任一項所述的電子元器件，其特征在于，還具備 第5外部電極，該第5外部電極設置于所述層疊體的端面；以及 第I電容器及第2電容器，該第I電容器及第2電容器分別連接在所述第I螺旋狀部的兩端與所述第5外部電極之間。
6.如權利要求I至4項中任一項所述的電子元器件，其特征在于，還具備 第6外部電極，該第6外部電極設置于所述層疊體的端面；以及 第I電阻器及第2電阻器，該第I電阻器及第2電阻器分別連接在所述第2螺旋狀部的兩端與所述第6外部電極之間。
7.如權利要求I至6項中任一項所述的電子元器件，其特征在于， 所述第I螺旋狀部通過連接第I信號導體及第I導通孔導體來構成， 所述第2螺旋狀部通過連接第2信號導體及第2導通孔導體來構成， 所述第I信號導體的至少一部分與所述第2信號導體的至少一部分設置在相同的所述絕緣體層上。
8.如權利要求I至7項中任一項所述的電子元器件，其特征在于， 以使多個所述絕緣體層的層疊方向與電路基板的安裝面平行的方式將該電子元器件安裝在電路基板上。
全文摘要
提供一種易于形成外部電極且能以高耦合度使主線路與副線路耦合的電子元器件。主線路(ML)具有螺旋狀部(Sp1)，該螺旋狀部(Sp1)具有與z軸方向平行的中心軸(Ax1)。副線路(SL)具有螺旋狀部(Sp2)，該螺旋狀部(Sp2)具有與z軸方向平行的中心軸(Ax2)，且通過使該副線路(SL)與主線路(ML)電磁耦合來構成方向性耦合器。外部電極(14a,14b)設置于層疊體(12)的端面，且與主線路(ML)的兩端分別電連接。外部電極(14c,14d)設置于層疊體(12)的端面，且與副線路(SL)的兩端分別電連接。設有主線路(ML)的區(qū)域(A1)與設有副線路(SL)的區(qū)域(A2)在z軸層疊方向上重疊。
文檔編號H01P5/18GK102971905SQ201180032970
公開日2013年3月13日 申請日期2011年5月12日 優(yōu)先權日2010年7月6日
發(fā)明者森隆浩, 增田博志 申請人:株式會社村田制作所