專利名稱：具有設計的外延區(qū)的器件及其制造方法
技術(shù)領域：
本發(fā)明涉及具有外延區(qū)的器件及其制造方法。
背景技術(shù)：
片上系統(tǒng)(SOC)應用常常需要將CMOS器件與諸如雙極結(jié)型晶體管(BJT)和整流器的器件制造在相同的晶圓上。這類器件中的每一種都具有獨特的性能約束和權(quán)衡。雖然期望同時以及通常采用相同的工藝步驟來制造這些器件，但改進一種類型器件如CMOS晶體管的性能的步驟可能導致其它器件如BJT的性能下降。因此所需要的是制造對于不同類型的器件都具有改進的性能的結(jié)構(gòu)和方法。發(fā)明內(nèi)容
為了解決現(xiàn)有技術(shù)中存在的問題，根據(jù)本發(fā)明的一個方面，提供了一種用于形成器件的方法，包括在襯底中形成具有底部和側(cè)壁的凹槽；在所述凹槽的底部上方形成外延的富摻雜劑層；在所述富摻雜劑層的上方和所述凹槽的側(cè)壁的上方形成外延的阻擋層； 以及用外延的生長材料基本上填充所述凹槽。
在上述方法中，其中，在所述凹槽的底部上形成外延的富摻雜劑層的步驟包括在所述凹槽的底部上和側(cè)壁上外延生長所述富摻雜劑層；以及從所述凹槽的側(cè)壁選擇性地或者各向同性地去除所述富摻雜劑層。
在上述方法中，其中，在所述凹槽的底部上形成外延的富摻雜劑層的步驟包括在所述凹槽的底部上和側(cè)壁上外延生長所述富摻雜劑層；以及從所述凹槽的側(cè)壁選擇性地或者各向同性地去除所述富摻雜劑層，并且其中，從所述凹槽的側(cè)壁選擇性地去除所述富摻雜劑層包括采用蝕刻氣體蝕刻，所述蝕刻氣體選自基本上由GeH4、Cl2及其組合的組。
在上述方法中，其中，在所述凹槽的底部上形成外延的富摻雜劑層的步驟包括采用金屬氧化物化學汽相沉積(MO CVD)形成原位摻雜的硅層。
在上述方法中，其中，形成外延的阻擋層的步驟包括采用MOCVD形成原位碳摻雜的娃層。
在上述方法中，其中，用外延的生長材料基本上填充所述凹槽的步驟包括采用與用于所述富摻雜劑層相同的摻雜劑形成原位摻雜的硅層。
在上述方法中，其中，在相同的腔室中形成所述富摻雜劑層、所述外延的阻擋層和所述外延的生長材料。
在上述方法中，其中，在所述凹槽的底部上形成外延的富摻雜劑層的步驟包括用雜質(zhì)原位摻雜所述富摻雜劑層，所述雜質(zhì)選自基本上由磷、銻、砷、及其組合組成的組。
在上述方法中，其中，形成外延的阻擋層的步驟包括用碳原位摻雜阻擋層。
根據(jù)本發(fā)明的另一方面，還提供了一種器件，包括柵極結(jié)構(gòu)，形成于襯底上；外延的源極/漏極區(qū)，形成于所述襯底中，與所述柵極結(jié)構(gòu)對準，并具有底面和側(cè)面；外延的富摻雜劑層，位于所述外延的源極/漏極區(qū)的底面和所述襯底之間；以及外延的阻擋層，位于所述外延的源極/漏極區(qū)的底面和所述富摻雜劑層之間，并還位于所述外延的源極/漏極區(qū)的側(cè)面和所述襯底之間。
在上述器件中，其中，所述外延的源極/漏極區(qū)和所述外延的富摻雜劑層兩者都包含磷摻雜的娃。
在上述器件中，其中，所述外延的阻擋層包含碳摻雜的硅。
在上述器件中，其中，位于所述外延的源極/漏極區(qū)的底面和所述富摻雜劑層之間的所述阻擋層的厚度為約70A,而位于所述外延的源極/漏極區(qū)的側(cè)面和所述襯底之間的所述阻擋層的厚度為約30 A。
在上述器件中，進一步包括梯度注入?yún)^(qū)，所述梯度注入?yún)^(qū)位于所述外延的源極/ 漏極區(qū)以及所述外延的富摻雜劑層的下面。
在上述器件中，進一步包括外延的發(fā)射器區(qū)，形成于所述襯底中并具有底面和側(cè)面；第二外延的富摻雜劑層，位于所述外延的發(fā)射器區(qū)的底面和所述襯底之間；以及第二外延的阻擋層，位于所述外延的發(fā)射器區(qū)的底面和所述富摻雜劑層之間，并還位于所述外延的發(fā)射器區(qū)的側(cè)面和所述襯底之間。
根據(jù)本發(fā)明的又一方面，還提供了一種形成器件的方法，包括蝕刻半導體襯底以形成至少一個凹槽，所述至少一個凹槽具有底部和側(cè)壁；在所述至少一個凹槽的底部和側(cè)壁的上方外延生長原位摻雜的第一層，所述原位摻雜的第一層摻雜有第一雜質(zhì)；從所述至少一個凹槽的側(cè)壁去除所述原位摻雜的第一層，使所述第一層的剩余部分留在所述至少一個凹槽的底部的上方；在所述第一層的剩余部分的上方以及在所述至少一個凹槽的側(cè)壁的上方外延生長原位摻雜的第二層，所述原位摻雜的第二層摻雜有第二雜質(zhì)；以及外延生長原位摻雜的材料用于填充所述至少一個凹槽，所述原位摻雜的材料摻雜有所述第一雜質(zhì)。
在上述方法中，其中，所述第一雜質(zhì)選自由磷、砷、和銻組成的組，以及所述第二雜質(zhì)選自由碳、鍺、和氙組成的組。
在上述方法中，其中，所述第一雜質(zhì)選自由磷、砷、和銻組成的組，以及所述第二雜質(zhì)選自由碳、鍺、和氙組成的組，并且其中，所述至少一個凹槽包括第一凹槽和第二凹槽，并進一步包括使用所述第一凹槽形成金屬氧化物半導體(MOS)晶體管以及使用所述第二凹槽 形成雙極結(jié)型晶體管(BJT)。
在上述方法中，其中，從所述至少一個凹槽的側(cè)壁去除所述原位摻雜的第一層的步驟包括各向同性蝕刻工藝。
在上述方法中，進一步包括蝕刻所述半導體襯底以在形成所述至少一個凹槽的同時形成第二凹槽；在所述第二凹槽的底部和側(cè)壁上外延生長所述原位摻雜的第一層；從所述第二凹槽的側(cè)壁選擇性地去除所述原位摻雜的第一層，使所述原位摻雜的第一層的剩余部分留在所述第二凹槽的底部上；在所述第一層的剩余部分上和在所述第二凹槽的側(cè)壁上外延生長所述原位摻雜的第二層；以及外延生長原位摻雜的材料以填充所述第二凹槽。


為了更充分地理解本發(fā)明及其優(yōu)點，現(xiàn)在將結(jié)合附圖所進行的以下描述作為參考，其中
圖1至圖5示出了制造本發(fā)明的示例性實施例的步驟；以及
圖6至圖11示出了制造本發(fā)明的示例性片上系統(tǒng)實施例的步驟。
具體實施方式
首先參考圖1，示出了中間制造階段中的示例性器件I。在襯底2中以及在襯底2 上制造器件I。雖然在圖1中僅示出了單個器件1，本領域技術(shù)人員將意識到將在襯底上同時形成多個器件(未示出)。這些器件可以包括一個或多個CMOS晶體管；一個或多個BJT ； 一個或多個整流器；以及其它器件，如集成電容器、電感器、和電阻器等；以及用于電連接各個有源和無源器件的適當?shù)慕饘倩瘜雍?或?qū)w層。在圖1中所示出的實施例中，器件I 是CMOS晶體管(因為示出的器件I處于制造的中間階段，因此沒有包括完成了的CMOS晶體管的全部元件)。
襯底2可以是本體襯底如硅或其它半導體材料晶圓，或者襯底2可以是在復合晶圓如絕緣體上硅(SOI)或類似的這種復合晶圓的頂上形成的半導體層。在圖1中示出的中間階段中，此時已在襯底2的頂面上制造了柵極結(jié)構(gòu)4。采用公知的制造技術(shù)制造柵極結(jié)構(gòu)4，出于清楚和簡潔的目的，在本文中不再重復這些公知的制造技術(shù)。應當注意到柵極結(jié)構(gòu)4可以是運行結(jié)構(gòu)，該運行結(jié)構(gòu)將形成所得器件的一部分，或者可選地，柵極結(jié)構(gòu)4可以是所謂的偽結(jié)構(gòu)，隨后將該偽結(jié)構(gòu)從器件去除并用本領域公知的實際運行柵極結(jié)構(gòu)替換。
在襯底2中形成了凹槽6。對于硅晶圓2，作為實例，可以采用例如Cl2干法蝕刻工藝或者其它已知的可選工藝形成凹槽6。在示例性實施例中，形成凹槽6，使其深度適用于期望的器件幾何結(jié)構(gòu)。作為一個實例，在使用20nm幾何結(jié)構(gòu)制造的器件中，可以形成凹槽 6，其深度為約100人至約300人,以及例如，在一些實施例中，其深度為約200人至約250入。 用于形成凹槽6的其他方法以及凹槽6的其它幾何結(jié)構(gòu)對于本領域技術(shù)人員是顯而易見的，并在本發(fā)明的預期范圍內(nèi)。
圖1a示出了可選的但是優(yōu)選的實施例，其中在襯底2中在凹槽6下方形成梯度注入?yún)^(qū)5。通過離子注入形成梯度注入?yún)^(qū)5以形成具有分級摻雜劑濃度的區(qū)域。這種分級摻雜劑濃度降低了高電場，否則高電場就存在于襯底2和源極-漏極富摻雜劑層之間的突變結(jié)處。鑒于此，梯度注入?yún)^(qū)5減少了所得器件的漏電流。然而，在器件按比例縮放(scaling) 中，梯度注入沒有用于優(yōu)化結(jié)漏和穿透的通用窗口。因此，提出的結(jié)構(gòu)由富摻雜劑層8組成和阻擋層10組成，富摻雜劑層8補償鹵素摻雜劑以減少結(jié)型場，阻擋層10阻滯橫向摻雜劑擴散。因為梯度注入?yún)^(qū)5對于解釋本發(fā)明不是必需的，因此在剩下的附圖中不再示出。
圖2示出了工藝中的后續(xù)步驟，其中沿著凹槽6的側(cè)壁和底部形成富摻雜劑層 8。在其中襯底2是硅的示例性實施例中，富摻雜劑層包含在形成工藝期間原位摻雜的硅。作為實例，富摻雜劑層8可能在原位摻雜磷，名義上的雜質(zhì)濃度在約3E2°atomS/cm3和 8E2°atomS/cm3之間。本領域技術(shù)人員將意識到一旦獲知本發(fā)明的信息可以進行眾多的替換和更改。作為實例而不作為限制，這些更改可以包括富摻雜劑層8包括銻、砷、或其他公 知的摻雜劑。摻雜劑濃度可以改變，取決于期望的用途和器件性能要求。雖然公開的富摻雜劑層8是在硅襯底中形成的摻雜硅層，但本領域技術(shù)人員將意識到襯底2和/或富摻雜劑層8可以包含鍺、SiGe、或II1-V族材料等。
在一個實施例中，富摻雜劑層8可以是原位磷摻雜的硅，其采用金屬有機物化學汽相沉積(MOCVD)工藝沉積?？梢詰闷渌庋由L工藝。富摻雜劑層8的生長速率依賴于下面的襯底的晶向，富摻雜劑層8在該襯底上生長。例如，在一個示例性實施例中，凹槽6 的各個底部可能具有晶向(100)，而側(cè)壁可能具有晶向(111)或(110)。富摻雜劑層8在凹槽6的底部(相對于側(cè)壁)上由于不同的晶向以更快的速率生長，得到圖2中所示的結(jié)構(gòu)， 其中在凹槽6的底部上形成富摻雜劑層8，其厚度可能是約50人至約100A。同時，在凹槽6 的側(cè)壁上形成富摻雜劑層8，其厚度可能僅是20A至約40A。
在后續(xù)步驟中，如由圖3所示出的，從凹槽6的側(cè)壁基本上去除富摻雜劑層8。這例如通過應用濕法或者干法蝕刻工藝使用例如HCl來完成。僅作為一個實例,可以通過例如GeH4或Cl2蝕刻氣體在流速為約70sccm至約700sccm、溫度為約500°C至約700°C、以及壓力為約15至350torr的條件下完成蝕刻。在一些實施例中，GeH4可以包括在蝕刻化學中，用于進一步改進蝕刻特性。本領域技術(shù)人員將意識到蝕刻工藝也依賴于晶向，以及凹槽6的側(cè)壁上的富摻雜劑層8比凹槽6的底部上的富摻雜劑層8更快地蝕刻掉，或者各向同性蝕刻去除位于側(cè)壁和底部上的富摻雜劑層的厚度。結(jié)果，蝕刻步驟后，富摻雜劑層8保留在凹槽6的底部上(因為較厚的底部厚度)，但是被完全或者基本上從凹槽6的側(cè)壁去除了。蝕刻工藝之后，富摻雜劑層8保留在凹槽6的底部，其厚度可能約20A至約50A。在一些實施例中，可以在與外延生長富摻雜劑層8相同的腔室中進行蝕刻步驟。
圖4示出了工藝中的下一步驟，其中沿著凹槽6的側(cè)壁和在凹槽6的底部上保留的富摻雜劑層8的頂上形成阻擋層10。在示例性實施例中，阻擋層10包括外延生長的原位碳摻雜的硅層SiC。SiC是與襯底自身不相匹配的晶格，但是誘導漏電流的缺陷結(jié)果是可以忽略的，尤其是當SiC生長成這種薄層時。到了誘導應力的程度，其將是改進NFET性能 (即使是較小的程度)的張拉力。在示例性實施例中，阻擋層包含約0.5%至約1%的碳。 在一些實施例中，可以采用MOCVD工藝在與用于形成富摻雜劑層8相同的腔室中形成阻擋層10。因為襯底2的晶向?qū)⒃诟粨诫s劑層8中延續(xù)，阻擋層10在富摻雜劑層8 (具有晶向 (100))上的生長快于其在凹槽6的側(cè)壁(具有晶向(111)或(110))上的生。在示例性實施例中，阻擋層10在凹槽6的底部上(即在富摻雜劑層8上)生長至厚度為約70A，以及在凹槽6的側(cè)壁上生長至厚度為約30 A。對于給定用途的適當厚度可以按照常規(guī)實驗法確定。
在一些實施例中，阻擋層10可以摻雜有其他雜質(zhì)。例如，阻擋層10可以在原位摻雜有碳、鍺、和氙等。
圖5示出了在用外延生長的材料12如在所示出的實施例中的原位磷摻雜的硅填充凹槽6之后的器件I。在所示出的實施例中，用外延生長材料12過度填充凹槽6，該外延生長材料12將充當CMOS器件I的源極/漏極區(qū)。外延生長材料12在本文中還可以被稱為源極/漏極區(qū)。在所示出的實施例中，在與用于形成富摻雜劑層8和阻擋層10相同的腔室如MOCVD沉積腔室中形成外延生長材料12。在一些實施例中，源極/漏極區(qū)12摻雜至與富摻雜劑層8相似的濃度，即約3E2°至約8E2°atomS/cm3。對于源極/漏極區(qū)12的其他摻雜劑濃度也在本發(fā)明的預期范圍內(nèi)。
現(xiàn)在轉(zhuǎn)向圖6，公開了另一個實施例，其中采用常用工藝可以同時制造不同的器件。作為實例，圖6示出了襯底2，在襯底2中示出了第一區(qū)域14、第二區(qū)域16和第三區(qū)域 18。第一區(qū)域14可以是例如P-阱，其中將形成η型MOS晶體管。第二區(qū)域16可以是例如其中已形成了 P-阱20的η-阱，其中將形成雙極面結(jié)型晶體管。第三區(qū)域18可以是例如η-阱，其中將形成整流器。如所示，在區(qū)域內(nèi)示出了第四區(qū)域，如例如在η-阱內(nèi)形成的 P-講。
如圖7中所示，分別在區(qū)域14、16和18內(nèi)形成凹槽6。在第一區(qū)域14中形成的凹槽6將用于形成所得MOS晶體管的源極/漏極區(qū)，如將在下面進一步說明的。同樣地，在第二區(qū)域16中形成的凹槽6將用于形成隨后形成的BJT晶體管的η型發(fā)射器區(qū)。進而同樣地，在第三區(qū)域18中形成的凹槽6將用于形成隨后形成的整流器的η型區(qū)。在圖7中還示出了在第一區(qū)域14上方形成柵極結(jié)構(gòu)4。因為形成柵極結(jié)構(gòu)4的步驟的細節(jié)對于理解本發(fā)明不是必要的，因此省略了這些細節(jié)。
如參考圖1至圖5所示出的實施例具體描述的，在區(qū)域14、16和18的每一凹槽內(nèi)都形成富摻雜劑層8。這在圖8中示出。盡管在圖8中沒有示出，應當理解至少在第一區(qū)域 14中形成的凹槽的下方可以形成梯度注入?yún)^(qū)(如圖1a中示出的梯度注入?yún)^(qū)5)。在第二區(qū)域16和/或第三區(qū)域18中形成的凹槽下方同樣可以形成相似的梯度注入?yún)^(qū)5。
可以從凹槽6的側(cè)壁選擇性地或者各向同性地蝕刻富摻雜劑層8，同時使富摻雜劑層8保留在凹槽6的各個底部上，得到圖9中示出的結(jié)構(gòu)。該蝕刻工藝的細節(jié)可以與上面參考圖3提供的細節(jié)相似。加工繼續(xù)到在凹槽中形成阻擋層10，如在圖10中所示出的， 接著在各個凹槽6的剩余部分中形成外延生長材料12。外延生長材料12在第一區(qū)域14中形成源極/漏極區(qū)，在第二區(qū)域16中形成n-p-n BJT晶體管的η型發(fā)射器區(qū)，以及在區(qū)域 18中形成整流器的P-阱中η型區(qū)域，如圖11中所示出的。
優(yōu)選地，阻擋層10減少或者阻止來自源極/漏極區(qū)12 (在第一區(qū)域14中又叫做外延的生長材料12)的磷雜質(zhì)的擴散。這有助于阻止或減少磷(或其他摻雜劑)雜質(zhì)侵占 MOS器件的溝道區(qū)時可能引起的所謂短溝道效應和穿透現(xiàn)象。另一方面，阻擋層10與阻擋層10在其中形成的P-阱引起突變結(jié)。這導致結(jié)處的電場高，其增大所得MOS器件的漏電流。突變結(jié)同樣地增加基底寬度，并因此增加所得BJT器件的基區(qū)復合的量，這降低了器 件的增益。另外地，由(碳摻雜的)阻擋層引起的突變結(jié)由于結(jié)處的高電場將導致所得整流器器件的擊穿電壓較低。
通過應用如上面所述的富摻雜劑層8可以得到阻擋層的優(yōu)選特征，同時減少或者消除不期望的后果。這是因為介于阻擋層10和下面的阱區(qū)之間的富摻雜劑層8有助于形成較少的突變結(jié)。因此降低了 MOS器件的漏電流，基區(qū)寬度變小并因此增大BJT器件的電流增益，以及升高整流器的擊穿電壓，這些全都因為在凹槽6的底部上引入富摻雜劑層8。 同時，通過從凹槽6的側(cè)壁去除富摻雜劑層8，阻擋層10能夠發(fā)揮其消除或者減少摻雜劑原子擴散至MOS器件的溝道區(qū)的功能。
另外地，因為非共形的富摻雜劑層8 (例如僅在底部上而不在側(cè)壁上形成的)與阻擋層10的組合實現(xiàn)了較少的突變結(jié)，所以相對于不能應用上述結(jié)構(gòu)的器件可以降低用于形成梯度注入?yún)^(qū)5所需的能量水平。通過降低用于形成梯度注入?yún)^(qū)5的注入能量，在注入工藝期間在襯底2上引起更少的表面損傷。
所述實施例的另一優(yōu)選特征是通過應用非共形分布的富摻雜劑層8，不同的是，一方面，加工MOS器件是不必要的，另一方面，加工BJT和整流器器件也是不必要的。因此，例如當形成阻擋層10時，保護或掩模區(qū)域16和18是不必要的。這樣，當在單個襯底上集成 MOS和BJT器件時如用于片上系統(tǒng)(SOC)應用，就可以消除額外的掩模步驟。
當獲知本發(fā)明的信息時，各種更改和替換對于本領域技術(shù)人員將是顯而易見的。 例如，雖然所示出的實施例描述了 η型摻雜，但是本發(fā)明也適用于P型摻雜。同樣地，雖然描述了原位摻雜的硅，可以同樣地應用其他半導體材料，包括II1-V族材料和化合物材料。 雖然已經(jīng)描述了 M0S、BJT、和整流器器件，本教導同樣也適用于其 他器件和器件系列。
權(quán)利要求
1.一種用于形成器件的方法，包括在襯底中形成具有底部和側(cè)壁的凹槽；在所述凹槽的底部上方形成外延的富摻雜劑層；在所述富摻雜劑層的上方和所述凹槽的側(cè)壁的上方形成外延的阻擋層；以及用外延的生長材料基本上填充所述凹槽。
2.根據(jù)權(quán)利要求1所述的方法，其中，在所述凹槽的底部上形成外延的富摻雜劑層的步驟包括在所述凹槽的底部上和側(cè)壁上外延生長所述富摻雜劑層；以及從所述凹槽的側(cè)壁選擇性地或者各向同性地去除所述富摻雜劑層。
3.根據(jù)權(quán)利要求2所述的方法，其中，從所述凹槽的側(cè)壁選擇性地去除所述富摻雜劑層包括采用蝕刻氣體蝕刻，所述蝕刻氣體選自基本上由GeH4、Cl2及其組合的組。
4.一種器件，包括柵極結(jié)構(gòu)，形成于襯底上；外延的源極/漏極區(qū)，形成于所述襯底中，與所述柵極結(jié)構(gòu)對準，并具有底面和側(cè)面； 外延的富摻雜劑層，位于所述外延的源極/漏極區(qū)的底面和所述襯底之間；以及外延的阻擋層，位于所述外延的源極/漏極區(qū)的底面和所述富摻雜劑層之間，并還位于所述外延的源極/漏極區(qū)的側(cè)面和所述襯底之間。
5.根據(jù)權(quán)利要求4所述的器件，其中，所述外延的源極/漏極區(qū)和所述外延的富摻雜劑層兩者都包含磷摻雜的硅。
6.根據(jù)權(quán)利要求4所述的器件，其中，所述外延的阻擋層包含碳摻雜的硅。
7.一種形成器件的方法，包括蝕刻半導體襯底以形成至少一個凹槽,所述至少一個凹槽具有底部和側(cè)壁；在所述至少一個凹槽的底部和側(cè)壁的上方外延生長原位摻雜的第一層，所述原位摻雜的第一層摻雜有第一雜質(zhì)；從所述至少一個凹槽的側(cè)壁去除所述原位摻雜的第一層，使所述第一層的剩余部分留在所述至少一個凹槽的底部的上方；在所述第一層的剩余部分的上方以及在所述至少一個凹槽的側(cè)壁的上方外延生長原位摻雜的第二層，所述原位摻雜的第二層摻雜有第二雜質(zhì)；以及外延生長原位摻雜的材料用于填充所述至少一個凹槽，所述原位摻雜的材料摻雜有所述第一雜質(zhì)。
8.根據(jù)權(quán)利要求7所述的方法，其中，所述第一雜質(zhì)選自由磷、砷、和銻組成的組，以及所述第二雜質(zhì)選自由碳、鍺、和氙組成的組。
9.根據(jù)權(quán)利要求7所述的方法，其中，從所述至少一個凹槽的側(cè)壁去除所述原位摻雜的第一層的步驟包括各向同性蝕刻工藝。
10.根據(jù)權(quán)利要求7所述的方法，進一步包括蝕刻所述半導體襯底以在形成所述至少一個凹槽的同時形成第二凹槽；在所述第二凹槽的底部和側(cè)壁上外延生長所述原位摻雜的第一層；從所述第二凹槽的側(cè)壁選擇性地去除所述原位摻雜的第一層，使所述原位摻雜的第一層的剩余部分留在所述第二凹槽的底部上； 在所述第一層的剩余部分上和在所述第二凹槽的側(cè)壁上外延生長所述原位摻雜的第~ 層;以及 外延生長原位摻雜的材料以填充所述第二凹槽。
全文摘要
一種設計的外延區(qū)通過提供用于減少或者阻止摻雜劑擴散的阻擋層來補償MOS器件的短溝道效應，同時減少或者消除阻擋層的副作用如增大BJT器件的漏電流和/或降低整流器的擊穿電壓。通過位于阻擋層和襯底之間的非共形的富摻雜劑層減少或者消除這些副作用，該非共形的富摻雜劑層減緩結(jié)的突變性，因此降低結(jié)區(qū)域的電場。這種方案對于其中期望采用常用工藝步驟同時制造MOS、BJT、和整流器器件的片上系統(tǒng)應用是特別優(yōu)選的。本發(fā)明提供具有設計的外延區(qū)的器件及其制造方法。
文檔編號H01L27/12GK103000566SQ20111039655
公開日2013年3月27日 申請日期2011年11月28日 優(yōu)先權(quán)日2011年9月14日
發(fā)明者黃敬源, 呂嘉裕, 蘇建彰, 林彥君, 白易芳, 林大文 申請人:臺灣積體電路制造股份有限公司